JPH0722396A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0722396A
JPH0722396A JP15195793A JP15195793A JPH0722396A JP H0722396 A JPH0722396 A JP H0722396A JP 15195793 A JP15195793 A JP 15195793A JP 15195793 A JP15195793 A JP 15195793A JP H0722396 A JPH0722396 A JP H0722396A
Authority
JP
Japan
Prior art keywords
etching
film
mask
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15195793A
Other languages
English (en)
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15195793A priority Critical patent/JPH0722396A/ja
Publication of JPH0722396A publication Critical patent/JPH0722396A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 リソグラフィ技術の解像限界を超える微細パ
ターンのドライエッチングを行う。 【構成】 パターン幅w1 のレジスト・マスク6を介し
てW−ポリサイド膜5を異方的にジャストエッチングし
た後、等方的な条件でオーバーエッチングを行ってレジ
スト・マスク6の直下のWSix パターン4aのみを細
らせ、パターン幅w2 (ただし、w2 <w1 )のWSi
x パターン4bを形成する。レジスト・マスク6を除去
し、今度はWSix パターン4bをマスクとしてその下
の多結晶シリコン・パターン3aを異方的にエッチング
する。完成したゲート電極5bのパターン幅(=w2
は、レジスト・マスク6のそれ(=w1 )よりも小さく
なる。 【効果】 現行の最小加工寸法0.5〜0.35μmク
ラスの量産設備を用いて、0.1μmクラス以下の微細
加工が可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造等に適
用されるドライエッチング方法に関し、特に現行のリソ
グラフィ技術の解像限界を超える微細加工を可能とする
技術に関する。
【0002】
【従来の技術】半導体装置の高集積化が加速的に進行す
るに伴い、その最小加工寸法も急速に縮小されている。
たとえば、現状で量産ラインに移行されている16MD
RAMの最小加工寸法は約0.5μmであるが、次世代
の64MDRAMでは0.35μm以下、次々世代の2
56MDRAMでは0.25μm以下に縮小されるとみ
られている。
【0003】この微細化度は、マスク・パターンを形成
するリソグラフィ技術に依存するといっても過言ではな
い。現行の0.5μmクラスの加工は高圧水銀ランプの
g線(波長436nm)やi線(波長365nm)を光
源とするフォトリソグラフィにより行われている。ま
た、0.35μm〜0.25μmクラスでは、KrF
(波長248nm)等を光源とするエキシマ・レーザ・
リソグラフィ、あるいはi線リソグラフィに位相シフト
法や変形照明法等の超解像技術を組み合わせる方法が有
力である。さらに0.2μm以下のクラスでは、電子ビ
ーム・リソグラフィによる直接描画(EB直描写)、X
線リソグラフィ、SOR(シンクロトロン放射光)リソ
グラフィ等が必要となる。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
たリソグラフィ技術のうち、量産レベルで信頼性が実証
されているのは、0.5μmクラスを除いてはほとんど
ない。それ以下のクラスでは、技術上の困難、スループ
ットの低下、コスト増等の多くの問題点を抱えているの
が実情である。
【0005】たとえばエキシマ・レーザ・リソグラフィ
では、化学増幅系レジスト等が一部用いられているもの
の、さらに感光特性に優れるレジスト材料の開発が隘路
となっている。位相シフト法では、フォトマスク製造工
程の複雑さやマスクの欠陥修復の困難さが大きな問題と
なっている。変形照明法では、光量の低下が問題とな
る。
【0006】電子ビーム・リソグラフィでは、細く集束
させたビームをスキャンしながら図形を描く方式が一般
的であるため、スループットの向上が期待できない。現
状では、フォトマスクの製造やHEMTのゲート加工等
への適用にほぼ限られおり、LSIの直接製造は今後の
検討課題である。X線リソグラフィにおいてはX線源、
マスク、レジスト材料、位置合わせ等について解決すべ
き問題点が多く残されている。
【0007】さらに、SORリソグラフィについては、
加速器を備えた稀少な施設でしかプロセスを行うことが
できない。
【0008】このように、従来技術では0.35μmよ
り小さいパターンを形成することは、未だ容易なことで
はない。そこで本発明は、現状の技術および製造装置を
用い、スループットの低下やコスト増等を招くことな
く、0.35μm以下の微細なパターンを簡便かつ正確
に形成する方法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明者は、上述の目的
を達するために鋭意検討を行った結果、多層膜を構成す
る材料膜のうち、エッチング・マスクの直下の材料膜に
等方的なエッチング条件下でアンダカットを入れてパタ
ーン幅を細らせ、エッチング・マスクを除去した後、パ
ターン幅の細った上記材料膜をマスクとしてその下地の
材料膜をエッチングすることを考えた。さらに、このア
ンダカットの形成方法として、(a)多層膜全体をジャ
ストエッチングした後、オーバーエッチングを行って形
成する方法、あるいは(b)始めからエッチング・マス
クの直下の材料膜のみを下地に対して選択性を確保した
条件で等方的にエッチングする方法の2通りを考えた。
【0010】ここで、かかるアンダカットは、通常のド
ライエッチング技術においても過剰にオーバーエッチン
グを行った場合の副作用としてしばしば観察される。し
かし、これでは下地選択性も同時に低下するので、今後
の微細加工の要求には応えることができない。本発明者
はこの点も考慮に入れて、実用的なプロセスを構築する
ための被エッチング材料膜、エッチング・マスク、エッ
チング・ガスの種類等について検討を加え、本発明を提
案するに至ったものである。
【0011】本発明のドライエッチング方法のひとつ
は、上記(a)の考え方にもとづいて提案されるもので
あり、エッチング特性の異なる少なくとも2層の材料膜
が積層されてなる多層膜を、第1のエッチング・マスク
を用いて実質的にその層厚分だけ異方的にエッチングす
る第1のエッチング工程と、前記多層膜を構成する材料
膜のうち最上層側から少なくとも1層の材料膜を等方的
にエッチングし、そのパターン幅を前記エッチング・マ
スクのパターン幅よりも小となす第2のエッチング工程
と、前記第1のエッチング・マスクを除去する工程と、
前記第2のエッチング工程において等方的にエッチング
された材料膜を第2のエッチング・マスクとして下層側
の材料膜を異方的にエッチングする第3のエッチング工
程とを有する。
【0012】ここで、上記第1のエッチング・マスク
は、フォトレジスト材料のような有機材料膜であって
も、あるいはこれを用いてパターニングされたSiO2
膜等の無機材料膜であっても良い。また、その形成方法
としても、0.5〜0.35μmレベルの微細加工に関
して従来公知のあらゆるリソグラフィ技術を用いて構わ
ない。しかし、いずれにしてもこの第1のエッチング・
マスクは、エッチングすべき多層膜の上に最初に形成さ
れるマスクであるから、そのパターン幅は適用されたリ
ソグラフィ技術の解像限界の制約を受けたものとなる。
【0013】なお、前記多層膜としては、まず上層側の
高融点金属シリサイド層と下層側の多結晶シリコン層と
が積層されてなる高融点金属ポリサイド膜が挙げられ
る。この場合、前記第2のエッチング工程で等方的にエ
ッチングされる材料膜は、上層側の高融点金属シリサイ
ド層であり、これは高融点金属のオキシハロゲン化物を
生成させる条件下で除去することができる。以降は、こ
の高融点金属シリサイド層を第2のエッチング・マスク
として、下層側の多結晶シリコン層を異方的にエッチン
グする。
【0014】実用的なプロセスとしては、前記高融点金
属シリサイド層としてタングステン・シリサイド(WS
x )層を用い、前記第3のエッチング工程において臭
素系化合物またはヨウ素系化合物の少なくとも一方を含
むエッチング・ガスを用いるプロセスを挙げることがで
きる。なおこのとき、臭素(Br)系エッチャントある
いはヨウ素(I)系エッチャントと第2のエッチング・
マスクとの反応生成物の蒸気圧を十分に低く保つため
に、ウェハ温度をおおよそ50℃以下に維持しておくこ
とが、マスク選択性の向上を図る観点から特に好まし
い。
【0015】一方、上記(b)の考え方にもとづいて提
案されるドライエッチング方法は、高反射率材料膜と反
射防止膜とがこの順に積層されてなる多層膜をドライエ
ッチングする場合に、前記反射防止膜を第1のエッチン
グ・マスクを用いて等方的にエッチングし、そのパター
ン幅を該第1のエッチング・マスクのパターン幅よりも
小となす第1のエッチング工程と、前記第1のエッチン
グ・マスクを除去する工程と、前記反射防止膜を第2の
エッチング・マスクとして前記高反射率材料膜を異方的
にエッチングする第2のエッチング工程とを経るもので
ある。
【0016】ここで、前記第1のエッチング・マスクを
有機材料膜、前記反射防止膜をシリコン系材料膜でそれ
ぞれ構成した場合には、該有機材料膜をアッシングによ
り除去する際に、前記シリコン系材料膜の少なくとも表
層部を同時に酸化することができる。またこのとき、前
記第2のエッチング工程において臭素系化合物またはヨ
ウ素系化合物の少なくとも一方を含むエッチング・ガス
を用いることが、特に好適である。
【0017】
【作用】本発明のドライエッチング方法には、第1のエ
ッチング・マスクの直下のアンダカットをオーバーエッ
チング時に形成するか、あるいは初めから下地材料膜に
対して選択性を確保しながら形成するかといったバリエ
ーションはあるが、最終的な多層膜のパターン幅がこの
アンダカットにより細った材料膜(すなわち第2のエッ
チング・マスク)のパターン幅で決定される点を共通の
特色としている。ここで、第1のエッチング・マスクの
最小加工寸法は、当然のことながら現行のリソグラフィ
技術の限界解像度を反映したものであるが、上記のアン
ダカットは純粋に化学的なプロセスにより容易に形成す
ることができる。したがって本発明では、現行の量産設
備をそのまま使用しながら、最終的に上記の解像限界を
超える微細加工を行うことができる。
【0018】多層膜を構成する上層側の材料膜にかかる
アンダカットを発生させるためには、特定のラジカルに
対する上層側の材料膜の反応性が、下層側の材料膜のそ
れよりも優れていれば良い。多結晶シリコン層と高融点
金属シリサイド層とがこの順に積層されてなる高融点金
属ポリサイド膜は、かかる多層膜の代表例である。この
場合、高融点金属シリサイド層はO* (酸素ラジカル)
とX* (ハロゲン・ラジカル)の存在する条件下で高融
点金属のオキシハロゲン化物を生成する。この高融点金
属のオキシハロゲン化物は、一般に高融点金属のハロゲ
ン化物よりも蒸気圧が高い。その一方で、下地側の多結
晶シリコン層は、かかる条件に曝されていても蒸気圧の
高いオキシハロゲン化物を生成し難い。この理由によ
り、高融点金属シリサイド層のパターン幅のみを細らせ
ることができる。
【0019】これ以降は、高融点金属シリサイド層がエ
ッチング・マスク(第2のエッチング・マスク)として
働くので、このマスクに対してはもちろん、既に露出し
ている下地材料膜に対しても高い選択性を確保できるエ
ッチング・ガス組成を選択しなければならない。前記高
融点金属シリサイド層がWSix 層である場合に臭素系
化合物またはヨウ素系化合物の少なくとも一方を含むエ
ッチング・ガスを用いるのは、この点を考慮しているか
らである。すなわち、タングステンの臭化物やヨウ化物
は蒸気圧が低いので、WSix 層の表面から脱離し難
く、マスク選択性を確保し易い。また、高融点金属ポリ
サイド膜の下地材料膜は、一般にSiOx(酸化シリコ
ン)からなるゲート酸化膜や層間絶縁膜であるが、これ
らの膜に対してもBr系やI系のエッチャントは高い反
応性を示さないため、下地選択性も確保し易い。
【0020】上述のプロセスの考え方は、高反射率材料
膜と反射防止膜とがこの順に積層されてなる多層膜のド
ライエッチングにおいても基本的には同じである。特
に、上記反射防止膜をシリコン系材料膜を用いて構成
し、また第1のエッチング・マスクを有機材料膜を用い
て構成した場合(いわゆるレジスト・マスク)には、こ
のレジスト・マスクをアッシング除去する際に、プラズ
マ中のO* により上記反射防止膜の少なくとも表層部が
酸化され、SiOx 被膜が形成される。したがって、通
常は膜厚が極めて薄い反射防止膜のエッチング耐性が向
上し、第2のエッチング・マスクとして使用に耐えるよ
うになる。
【0021】これ以降の高反射率材料膜のエッチングを
臭素系化合物またはヨウ素系化合物の少なくとも一方を
含むエッチング・ガスを用いて行うことは、マスク選択
性を確保する上で有利である。すなわち、このときのマ
スク(第2のエッチング・マスク)の表面は上述のよう
にSiOx 被膜で覆われており、Br系やI系のエッチ
ャントでは容易にエッチングされない。
【0022】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0023】実施例1 本実施例は、本発明をレジスト・マスクを用いたタング
ステン・ポリサイド(W−ポリサイド)・ゲート電極加
工に適用した例であり、Cl2 /O2 混合ガスを用いて
オーバーエッチングを行い上層側のWSix 層のパター
ン幅を減じた後、レジスト・マスクを除去し、HBr/
2 混合ガスを用いて下層側の多結晶シリコン層をエッ
チングした。このプロセスを、図1を参照しながら説明
する。
【0024】本実施例においてエッチング・サンプルと
して用いたウェハは、図1(a)に示されるように、単
結晶Si基板1上にゲート酸化膜2を介してW−ポリサ
イド膜5が積層され、さらにその上に所定のパターニン
グを経たパターン幅w1 のレジスト・マスク6が第1の
エッチング・マスクとして形成されたものである。上記
W−ポリサイド膜5は、下層側から順にn型不純物を含
有する多結晶シリコン層3とWSix 層4とが順次積層
されたものである。また、上記レジスト・マスク6は、
一例としてネガ型3成分系化学増幅レジスト材料(シプ
レー社製;商品名SAL−601)を用い、KrFエキ
シマ・レーザ・リソグラフィとアルカリ現像処理によ
り、w1 =0.35μmのパターン幅に形成されてい
る。この値は、ほぼエキシマ・レーザ・リソグラフィの
限界解像レベルである。
【0025】このウェハをRFバイアス印加型有磁場マ
イクロ波プラズマ・エッチング装置にセットし、一例と
して下記の条件でW−ポリサイド膜5をジャスト・エッ
チングした。 Cl2 流量 72 SCCM O2 流量 8 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 0 ℃
【0026】この条件では、W−ポリサイド膜5はWC
x y (オキシ塩化タングステン),SiClx 等の
形で除去された。また、適度のイオン入射エネルギーが
与えられていること、ウェハ冷却によりラジカルの反応
性が抑制されていること等の理由により、エッチングは
異方的に進行した。この結果、図1(b)に示されるよ
うに、レジスト・マスク6のパターン幅w1 に倣ったW
−ポリサイド・パターン5aが形成された。このW−ポ
リサイド・パターン5aは、WSix パターン4aと多
結晶シリコン・パターン3aとの積層パターンである。
【0027】なお、上記ジャスト・エッチングは、ウェ
ハの一部において下地のゲート酸化膜2が露出し始めた
時点で終了させた。
【0028】次に、一例として下記の条件でオーバーエ
ッチングを行った。 Cl2 流量 60 SCCM O2 流量 20 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 5 W(2 MHz) ウェハ載置電極温度 0 ℃ ここではO2 流量が増大され、WClx y が生成され
易い条件となっているため、過剰なCl* ,O* はWS
x 層4の側壁面に集中した。この結果、図1(c)に
示されるように、パターン幅の細ったWSix パターン
4bが形成された。
【0029】なお、フッ素系エッチャントが存在しない
こと、および低バイアス条件が採用されていること等の
理由により、下地のゲート酸化膜2に対する選択性も極
めて良好であった。
【0030】次に、図1(d)に示されるように、上記
レジスト・マスク6をアッシング除去した。この結果、
パターン幅w2 (ただし、w1 >w2 )を有するWSi
x パターン4bがウェハの最上層を構成する状態となっ
た。なお、上記パターン幅w 2 は、オーバーエッチング
時間の制御により約0.1μmに設定した。
【0031】次に、このWSix パターン4bをマスク
(第2のエッチング・マスク)とし、一例として下記の
条件で多結晶シリコン・パターン3aをエッチングし
た。 HBr流量 100 SCCM O2 流量 10 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 20 W(2 MHz) ウェハ載置電極温度 0 ℃ ここでは、Br* が主エッチャントとして寄与する結
果、図1(e)に示されるように、多結晶シリコン・パ
ターン3aがその露出部において異方的にエッチングさ
れ、多結晶シリコン・パターン3bに変換された。これ
により、全体としてパターン幅w2 (=0.1μm)を
有するゲート電極5bが形成された。このとき、WBr
x (臭化タングステン)の蒸気圧が低いことに起因し
て、エッチング・マスクであるWSix パターン4bに
対して高選択性が維持された。また、下地のゲート酸化
膜2に対する選択性も良好であった。
【0032】かかる0.1μmクラスの微細パターン
を、従来の考え方にもとづき最初からこの幅で形成しよ
うとすると、X線リソグラフィ等の特殊な技術に頼らざ
るを得ない。しかし、本発明によれば、上述のように化
学的な過程にもとづいて容易にパターン幅を減ずること
ができるので、従来の量産設備をそのまま用いて0.1
μmクラス、あるいはそれ以下の微細加工を実現するこ
とができる。
【0033】実施例2 本実施例では、実施例1と同様のポリサイド・ゲート電
極加工において、WSix パターン4bをマスクとする
多結晶シリコン・パターン3aのエッチングを、HI
(ヨウ化水素)ガス用いて行った。等方的なオーバーエ
ッチングにより、細いパターン幅w2 を有するWSix
パターン4bを形成し、レジスト・マスク6を除去する
までの工程は、実施例1で上述したとおりである。
【0034】本実施例では次に、一例として下記の条件
で多結晶シリコン・パターン3aをエッチングした。 HI流量 100 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 10 W(2 MHz) ウェハ載置電極温度 0 ℃ ここでは、生成するWIx (ヨウ化タングステン)の蒸
気圧が実施例1で生成したWBrx よりもさらに低いた
め、WSix パターン4bをエッチング・マスクとして
用いる上で一層有利であった。また、I* とSiとの反
応が元来自発的には進行しないため、低バイアス条件下
でもSiの異方性エッチングが進行した。したがって、
下地のゲート酸化膜2に対する選択性も、実施例1の場
合よりもさらに向上した。
【0035】実施例3 本実施例は、本発明をアモルファス・シリコン(a−S
i:H)反射防止膜を表面に有するタングステン(W)
配線層のエッチングに適用し、HBrガスを用いてレジ
スト・マスクよりもパターン幅の小さいa−Si:H反
射防止膜パターンを等方的に形成した後、アッシングに
よりレジスト・マスクの除去とa−Si:H反射防止膜
パターンの表面酸化を行い、さらにこのパターンをマス
クとしてW配線層を異方的にエッチングした例である。
【0036】本実施例においてエッチング・サンプルと
して用いたウェハを、図2(a)に示す。このウェハ
は、SiOx 層間絶縁膜11上にW配線層12、a−S
i:H反射防止膜13が順次形成され、さらにこの上に
所定のパターニングを経たパターン幅w3 のレジスト・
マスク14が第1のエッチング・マスクとして形成され
たものである。ここで、上記レジスト・マスク14のパ
ターン幅w3 は、エキシマ・レーザ・リソグラフィのほ
ぼ解像限界に近い約0.35μmに設定されている。
【0037】このウェハをRFバイアス印加型有磁場マ
イクロ波プラズマ・エッチング装置にセットし、一例と
して下記の条件でまず上記a−Si:H反射防止膜13
をエッチングした。 HBr流量 100 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 10 W(2 MHz) ウェハ載置電極温度 0 ℃ この過程では、低バイアス条件下の採用とWBrx の蒸
気圧の低さに起因して、下地のW配線層12に対して高
選択性が維持されながら、a−Si:H反射防止膜13
のエッチングがある程度等方的に進行した。この結果、
図3(b)に示されるように、パターン幅の細ったa−
Si:H反射防止膜パターン13aが形成された。
【0038】次に、一例として下記の条件でO2 プラズ
マ・アッシングを行い、上記レジスト・マスク14を除
去した。 O2 流量 50 SCCM ガス圧 1.0 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ載置電極温度 0 ℃ このアッシング過程では、図2(c)に示されるよう
に、レジスト・マスク14が除去されると同時にa−S
i:H反射防止膜パターン13aの表層部が酸化され、
SiOx 層15が形成された。かかるSiOx 層15に
被覆されたa−Si:H反射防止膜パターン13aのパ
ターン幅w4 (ただし、w3 >w4 )は、約0.1μm
であった。
【0039】さらに、上記反射防止膜パターン13aと
SiOx 層15とをマスク(第2のエッチング・マス
ク)としてW配線層12の異方性エッチングを行った。 SF6 流量 50 SCCM HBr流量 20 SCCM ガス圧 0.5 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 30 W ウェハ載置電極温度 0 ℃ ここでは、F* が主エッチャントとして寄与することに
よりW配線層12のエッチングが進行する一方で、Br
* の寄与によりマスク表面のSiOx 層15や下地のS
iOx 層間絶縁膜11に対して高い選択性が維持され
た。この結果、図2(d)に示されるように、上記パタ
ーン幅w4 に倣って約0.1μmの微細なW配線パター
ン12aが形成された。
【0040】以上、本発明を3例の実施例にもとづてい
説明したが、本発明はこれらの各実施例に何ら限定され
るものではなく、たとえばリソグラフィの方法、サンプ
ル・ウェハの構成、加工寸法、エッチング条件、アッシ
ング条件、使用するエッチング装置の種類等が適宜変更
可能であることは言うまでもない。
【0041】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、従来のリソグラフィ技術の解像限界に
制約されることなく、既存の製造装置を用いて0.1μ
mあるいはそれ以下の寸法の微細なパターンを形成する
ことが可能となる。すなわち、現行の量産設備で次世代
以降の微細なデザイン・ルールへの対応が可能となり、
スループットや経済性の劣化を招くことがない。たがっ
て本発明は、半導体装置等の超微細化、超高集積化を推
進する技術として、極めて有用である。
【図面の簡単な説明】
【図1】本発明をW−ポリサイド・ゲート電極加工に適
用したプロセス例をその工程順にしたがって示す模式的
断面図であり、(a)はW−ポリサイド膜上にレジスト
・マスクを形成した状態、(b)はW−ポリサイド膜を
異方的にジャストエッチングした状態、(c)はパター
ン幅の細ったWSix パターンを形成した状態、(d)
はレジスト・マスクを除去した状態、(e)はWSix
パターンをマスクとするエッチングにより狭いパターン
幅を有するゲート電極を形成した状態をそれぞれ表す。
【図2】本発明をa−Si:H反射防止膜に被覆された
W配線の微細加工に適用したプロセス例をその工程順に
したがって示す模式的断面図であり、(a)はW配線層
の上にa−Si:H反射防止膜を介してレジスト・マス
クを形成した状態、(b)はパターン幅の細ったa−S
i:H反射防止膜パターン13aを形成した状態、
(c)はレジスト・マスクのアッシング除去と同時にa
−Si:H反射防止膜パターンの表面を酸化した状態、
(d)はa−Si:H反射防止膜パターンをマスクとし
たエッチングによりW配線パターンを形成した状態をそ
れぞれ表す。
【符号の説明】
1 ・・・単結晶Si基板 2 ・・・ゲート酸化膜 3 ・・・多結晶シリコン層 4 ・・・WSix 層 4a ・・・WSix パターン 4b ・・・WSix パターン(第2のエッチング・
マスク) 5 ・・・W−ポリサイド膜 5b ・・・ゲート電極 6,14・・・レジスト・マスク(第1のエッチング・
マスク) 11 ・・・SiOx 層間絶縁膜 12 ・・・W配線層 12a ・・・W配線パターン 13 ・・・a−Si:H反射防止膜 13a ・・・a−Si:H反射防止膜パターン(第2
のエッチング・マスク) 15 ・・・SiOx

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 エッチング特性の異なる少なくとも2層
    の材料膜が積層されてなる多層膜を、第1のエッチング
    ・マスクを用いて実質的にその層厚分だけ異方的にエッ
    チングする第1のエッチング工程と、 前記多層膜を構成する材料膜のうち最上層側から少なく
    とも1層の材料膜を等方的にエッチングし、そのパター
    ン幅を前記エッチング・マスクのパターン幅よりも小と
    なす第2のエッチング工程と、 前記第1のエッチング・マスクを除去する工程と、 前記第2のエッチング工程において等方的にエッチング
    された材料膜を第2のエッチング・マスクとして下層側
    の材料膜を異方的にエッチングする第3のエッチング工
    程とを有することを特徴とするドライエッチング方法。
  2. 【請求項2】 前記多層膜は、上層側の高融点金属シリ
    サイド層と下層側の多結晶シリコン層とが積層されてな
    る高融点金属ポリサイド膜であり、前記第2のエッチン
    グ工程では高融点金属のオキシハロゲン化物を生成させ
    る条件で該高融点金属シリサイド層を等方的にエッチン
    グすることを特徴とする請求項1記載のドライエッチン
    グ方法。
  3. 【請求項3】 前記高融点金属シリサイド層はタングス
    テン・シリサイド層であり、前記第3のエッチング工程
    では臭素系化合物またはヨウ素系化合物の少なくとも一
    方を含むエッチング・ガスを用いることを特徴とする請
    求項2記載のドライエッチング方法。
  4. 【請求項4】 高反射率材料膜と反射防止膜とがこの順
    に積層されてなる多層膜のドライエッチング方法におい
    て、 前記反射防止膜を第1のエッチング・マスクを用いて等
    方的にエッチングし、そのパターン幅を該第1のエッチ
    ング・マスクのパターン幅よりも小となす第1のエッチ
    ング工程と、 前記第1のエッチング・マスクを除去する工程と、 前記反射防止膜を第2のエッチング・マスクとして前記
    高反射率材料膜を異方的にエッチングする第2のエッチ
    ング工程とを有することを特徴とするドライエッチング
    方法。
  5. 【請求項5】 前記第1のエッチング・マスクが有機材
    料膜、前記反射防止膜がシリコン系材料膜からそれぞれ
    構成され、該有機材料膜の除去をアッシングにより行っ
    て該シリコン系材料膜の少なくとも表層部を同時に酸化
    することを特徴とする請求項4記載のドライエッチング
    方法。
  6. 【請求項6】 前記第2のエッチング工程では臭素系化
    合物またはヨウ素系化合物の少なくとも一方を含むエッ
    チング・ガスを用いることを特徴とする請求項5記載の
    ドライエッチング方法。
JP15195793A 1993-06-23 1993-06-23 ドライエッチング方法 Withdrawn JPH0722396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15195793A JPH0722396A (ja) 1993-06-23 1993-06-23 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15195793A JPH0722396A (ja) 1993-06-23 1993-06-23 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0722396A true JPH0722396A (ja) 1995-01-24

Family

ID=15529911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15195793A Withdrawn JPH0722396A (ja) 1993-06-23 1993-06-23 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0722396A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
US7491619B2 (en) 2005-11-08 2009-02-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP2010087086A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd クロム膜のパターニング方法及びクロム電極

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222868A (ja) * 2001-01-29 2002-08-09 Fujitsu Ltd 半導体装置及びその製造方法
US6828634B2 (en) 2001-01-29 2004-12-07 Fujitsu Limited Semiconductor device with two types of FET's having different gate lengths and its manufacture method
JP4530552B2 (ja) * 2001-01-29 2010-08-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7491619B2 (en) 2005-11-08 2009-02-17 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP2010087086A (ja) * 2008-09-30 2010-04-15 Dainippon Printing Co Ltd クロム膜のパターニング方法及びクロム電極

Similar Documents

Publication Publication Date Title
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
JP3003657B2 (ja) 半導体装置の製造方法
JPH0786244A (ja) ドライエッチング方法
US8105950B2 (en) Method for forming fine patterns using etching slope of hard mask layer in semiconductor device
US6171763B1 (en) Ultra-thin resist and oxide/nitride hard mask for metal etch
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JP2003297813A (ja) ArFレーザ光を用いるパターン形成方法
KR100551071B1 (ko) 반도체소자 제조방법
JPH0722396A (ja) ドライエッチング方法
JP3277414B2 (ja) ドライエッチング方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP3258199B2 (ja) 半導体装置のパターン形成方法
JP3118946B2 (ja) ドライエッチング方法
JP3032089B2 (ja) フォトマスク形成方法
JP2001326173A (ja) パターン形成方法
JP3277652B2 (ja) ドライエッチング方法
JPH07226396A (ja) パターン形成方法
JP2002075961A (ja) 半導体装置の製造方法
TW505978B (en) Residue-free bi-layer lithographic process
KR20030049940A (ko) 위상반전 마스크 제작방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
JPH0794476A (ja) ドライエッチング方法
JPH05326503A (ja) 線パターンの形成方法
Marriott et al. A Method For Generating Sloped Contact Holes Using A Cantilever Resist Structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905