CN110783263B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN110783263B
CN110783263B CN201910792475.1A CN201910792475A CN110783263B CN 110783263 B CN110783263 B CN 110783263B CN 201910792475 A CN201910792475 A CN 201910792475A CN 110783263 B CN110783263 B CN 110783263B
Authority
CN
China
Prior art keywords
layer
mask layer
forming
etching target
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910792475.1A
Other languages
English (en)
Other versions
CN110783263A (zh
Inventor
郭贵琦
余自强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201910792475.1A priority Critical patent/CN110783263B/zh
Publication of CN110783263A publication Critical patent/CN110783263A/zh
Application granted granted Critical
Publication of CN110783263B publication Critical patent/CN110783263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开了一种半导体结构的形成方法，包括：在半导体衬底上形成蚀刻目标层；在所述蚀刻目标层上形成图案化的掩膜层；以图案化的掩膜层为掩膜，对所述蚀刻目标层进行蚀刻，使得所述蚀刻目标层形成间隔排列的多条布线，其中，所述掩膜层包括多个凸块，所述凸块的宽度与相应的所述布线的线宽相对应，所述凸块的高度通过所述蚀刻目标层的材料和高度设置。本申请使用灰阶光刻方法、纳米压印方法、灰阶掩模版光刻方法和离子束气体辅助沉积方法形成图案化的掩膜层，并使用干法蚀刻将掩膜层的图案转移到半导体结构的蚀刻目标层中，可以减少半导体结构形成过程中的工艺步骤，降低工艺复杂性，同时得到理想的精细图案。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种半导体结构的形成方法。
背景技术
目前，对于衬底上由相间排列的线(line)和间隔(space)形成的精细图案，一般采用自对准双图案(Self-Aligned Double Patterning，SADP)技术来形成。
现有采用SADP技术形成精细图案的方法包括以下步骤：在半导体衬底上沉积蚀刻目标层，在蚀刻目标层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，图案化得到光阻胶层宽度用于定义精细图案的线宽和间隔宽度；在图案化的光阻胶层表面以及显露出的蚀刻目标层表面沉积氧化层；各向异性蚀刻氧化层，形成位于图案化的光阻胶层两侧的侧壁层，其侧壁层的宽度为精细图案的线宽；相邻侧壁层之间的空隙宽度同样定义了精细图案的间隔；去除图案化的光阻胶层。以侧壁层为掩膜，对蚀刻目标层进行蚀刻，形成精细图案。
基于上述说明，氧化层经过各向异性蚀刻之后形成的侧壁层，需要保持垂直且规则的形状，来定义精细图案的线宽。进一步地，氧化层沉积在图案化的光阻胶层表面以及显露出的蚀刻目标层表面，对于更小尺寸的精细图案，很难得到理想状态的侧壁层。而且，现有的SADP技术需要借助图案化的光阻胶层形成侧壁层，步骤较为复杂，实现起来生产效率较低。
发明内容
鉴于上述问题，本发明的目的在于提供一种半导体结构的形成方法，通过使用灰阶光刻方法、纳米压印方法、灰阶掩膜版光刻方法和离子束气体辅助沉积方法等技术形成图案化的掩膜层，对半导体结构进行蚀刻，从而降低了形成精细图案的工艺步骤和工艺复杂性，并且得到的精细图案较为理想。
根据本发明的一方面，提供一种半导体结构的形成方法，包括：在半导体衬底上形成蚀刻目标层；在所述蚀刻目标层上形成图案化的掩膜层；以图案化的掩膜层为掩膜，对所述蚀刻目标层进行蚀刻，使得所述蚀刻目标层形成间隔排列的多条布线，其中，所述掩膜层包括多个凸块，所述凸块的宽度与相应的所述布线的线宽相对应，所述凸块的高度是根据所述蚀刻目标层的材料和高度设置。
可选地，所述形成图案化的掩膜层的方法包括：灰阶光刻方法、纳米压印方法、灰阶掩模版光刻方法和离子束气体辅助沉积方法。
可选地，使用所述灰阶光刻方法形成所述图案化的掩膜层的步骤包括：在所述蚀刻目标层上形成掩膜层；使用灰阶电子束对所述掩膜层进行分区域曝光；对所述曝光的掩膜层进行显影，其中，通过控制所述电子束的能量，使得所述掩膜层的不同区域的曝光深度不同，从而形成所述图案化的掩膜层。
可选地，使用所述纳米压印方法形成所述图案化的掩膜层的步骤包括：在所述蚀刻目标层上形成掩膜层；使用纳米压印模板对所述掩膜层进行压印；待所述掩膜层固化后移走所述纳米压印模板，其中，所述纳米压印模板具有与所述图案化的掩膜层的多个凸块相匹配的凹槽，通过控制所述纳米压印模板的凹槽高度，宽度和间隔宽度，从而形成所述图案化的掩膜层。
可选地，使用所述灰阶掩模版光刻方法形成所述图案化的掩膜层的步骤包括：在所述蚀刻目标层上形成掩膜层；使用光束通过灰阶掩模版对所述掩膜层进行分区域曝光；对所述曝光的掩膜层进行显影，其中，所述灰阶掩膜版包括透光层和不透光层，通过控制所述不透光层的缝隙数量和/或尺寸控制穿过所述灰阶掩模版的光束能量，使得所述掩膜层的不同区域的曝光深度不同，从而形成所述图案化的掩膜层。
可选地，所述灰阶掩膜版还包括半透光层，通过控制所述半透光层的厚度来控制穿过所述灰阶掩模版的光束能量。
可选地，使用所述离子束气体辅助沉积方法形成所述图案化的掩膜层的步骤包括：将离子束入射在所述蚀刻目标层的表面上；向所述离子束入射的所述蚀刻目标层的表面通入前驱气体；改变所述离子束和前驱气体的位置，形成图案化的掩膜层，其中，所述前驱气体在所述离子束作用下生成挥发性和非挥发性物质，所述非挥发性物质沉积形成掩膜层，通过控制所述前驱气体的流量、所述离子束的能量和直径形成所述图案化的掩膜层。
可选地，所述掩膜层的材料包括：光刻胶或者金属。
可选地，对所述蚀刻目标层进行蚀刻的方法包括：干法蚀刻。
可选地，当所述掩模层与所述蚀刻目标层的蚀刻比为1:1时，所述凸块的高度为所述蚀刻目标层的1.2～1.5倍。
本发明提供的半导体结构的形成方法，采用灰阶光刻方法、纳米压印方法、灰阶掩膜版光刻方法和离子束气体辅助沉积方法等技术形成图案化的掩膜层，并使用干法蚀刻将掩膜层的图案转移到半导体结构的蚀刻目标层中，可以减少半导体结构形成过程中的工艺步骤，降低工艺复杂性，同时得到理想的精细图案。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a至1c示出了本发明实施例半导体结构的形成方法各阶段的截面图；
图2a和2b示出了本发明实施例一灰阶光刻方法形成掩膜层的原理图；
图3a和3b示出了本发明实施例二纳米压印方法形成掩膜层的原理图；
图4a至4c示出了本发明实施例三灰阶掩模版光刻方法形成掩膜层的原理图；
图5a和5b示出了本发明实施例四离子束气体辅助沉积方法形成掩膜层的原理图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中，除非特别指出，“半导体结构”指的是包括晶片及其上形成的栅叠层结构的中间结构。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1a至图1c示出了本发明实施例的半导体结构的形成方法各阶段的截面图，在该实施例中，包括四种形成图案化掩膜层的方法，具体的，四种方法分别为灰阶光刻方法、纳米压印方法、灰阶掩膜版光刻方法和离子束气体辅助沉积方法。
在该实施例中，半导体结构为在衬底上由相间排列的布线(line)和间隔(space)形成的精细图案，线宽和间隔宽度为精细图案的特征尺寸。
该方法开始于半导体衬底，所述半导体衬底可以是单晶、多晶、或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)。或者还可以包括其它材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
如图1a所示，在半导体衬底110上沉积蚀刻目标层120，并在蚀刻目标层120上形成图案化的掩膜层101。
在该步骤中，通过沉积工艺，包括但不限于：电子束蒸发(Electron BeamMachining，EBM)、化学气相沉积工艺(Chemical Vapor Deposition,CVD)、物理气相沉积工艺(Physical Vapor Deposition,PVD)、原子层沉积(Atomic Layer Deposition，ALD)、溅射等，在半导体衬底110的表面沉积材料形成蚀刻目标层120，可选的，在形成蚀刻目标层120后进行化学机械抛光，使该蚀刻目标层120具有平坦的表面。
进一步地，参考图1a，在蚀刻目标层120的表面形成图案化的掩膜层101，该掩膜层101的图案由多个凸块组成，所述多个凸块的宽度和相邻凸块间的间隔宽度用于定义精细图案的布线的线宽和间隔宽度。
在该实施例中，形成的掩膜层101的凸块宽度和相邻凸块的间隔宽度与半导体结构中后续形成的精细图案的布线的宽度与间隔宽度有关。例如，该掩膜层101的图案凸块的宽度为a2，间隔宽度为a1，根据后续形成的精细图案，多个凸块的宽度a2和间隔宽度a1可以相同也可以不同。在该图案中，参考图1a，凸块的高度为h3，掩膜层101的高度h1大于等于凸块的高度h3，相邻凸块间的掩膜层101厚度最小，或者没有掩膜层101，暴露蚀刻目标层120的表面。
在该实施例中，形成的图案化掩膜层101的凸块高度h3根据所述蚀刻目标层120的材料和高度设置。例如，当在后续的蚀刻步骤中，对蚀刻目标层120和掩膜层101的蚀刻选择性比为1:1时，则掩膜层101的凸块的高度h3至少不低于蚀刻目标层120的高度h2。当蚀刻目标层120和掩膜层101的蚀刻选择性比大于1时，掩膜层101的凸块高度h3低于蚀刻目标层120的高度h2；当蚀刻目标层120和掩膜层101的蚀刻选择性比小于1时，掩膜层101的凸块的高度h3高于蚀刻目标层120的高度h2。在该实施例中，图案化掩膜层101的凸块高度为蚀刻选择性和配方协同优化后的最佳高度。
在该实施例中，形成图案化的掩膜层101的方法包括灰阶光刻方法，纳米压印方法、灰阶掩模版光刻方法和离子束气体辅助沉积方法。
图2a和2b示出了本发明实施例一灰阶光刻方法形成图案化掩膜层201的原理图。
如图所示，在该步骤中，通过沉积工艺，包括但不限于：电子束蒸发、化学气相沉积工艺、物理气相沉积工艺、原子层沉积、溅射等，还可以通过旋涂工艺，在蚀刻目标层220的表面沉积形成掩膜层201。
该掩膜层201的材料例如为正性光刻胶，正性光刻胶经曝光后会形成可溶物质，在该实施例中，形成的正性光刻胶掩膜层201具有一定的厚度，便于后续步骤中对掩膜层201图案化。
进一步地，采用灰阶电子束202对上述形成的掩膜层201进行图案化。
灰阶光刻方法是一种利用不同强度的电子束曝光不同区域的曝光胶的曝光技术，通过控制电子束的入射能量，使得不同区域的曝光高度不同。当电子束的入射能量较低时，曝光胶的曝光高度较小，当电子束的入射能量较高时，曝光胶的曝光高度较大。
在该实施例中，可以根据蚀刻目标层120的材料及其高度、蚀刻目标层120和掩膜层201的蚀刻比设置掩模层201需要曝光的各区域范围及图案的高度，进而计算出各区域的电子束入射能量大小(例如各区域的曝光直径、曝光计量、和/或曝光时间)。在该实施例中，所述图案由宽度相同、间隔宽度相同的多个凸块组成。
在该步骤中，可以通过控制掩膜层201不同区域的灰阶电子束的入射能量，对掩膜层201进行曝光，控制如图1b所示的相邻凸块的间隔区域的灰阶电子束能量最大，凸块区域的灰阶电子束能量次之。将曝光后的半导体结构放到相应的溶液中，在给定的显影时间内，曝光胶图案化。举例说明，图案化的掩模层201与图1b中掩模层101具有相同的图案宽度区域和图案高度。
图3a和3b示出了本发明实施例二纳米压印方法形成图案化掩膜层301的原理图。
如图所示，在该步骤中，通过沉积工艺，包括但不限于：电子束蒸发、化学气相沉积工艺、物理气相沉积工艺、原子层沉积、溅射等，还可以通过旋涂工艺，在蚀刻目标层120的表面沉积形成掩膜层301。
该掩膜层301的材料例如为光刻胶，光刻胶在成膜性能、压印性能(包括硬度和黏度，固化速度，界面性质等)、抗蚀刻能力等方面具有良好的性能，在该实施例中，形成的光刻胶掩膜层301具有一定的厚度，便于后续步骤中对掩膜层301图案化。
进一步地，采用纳米压印模板302对上述形成的掩膜层301进行图案化。
纳米压印方法，是通过光刻胶辅助，将模板上的微纳结构转移到待加工材料上的技术。纳米压印方法具有高精度、高分辨率、成本低、可重复多次利用的优点。
在该实施例中，可以根据蚀刻目标层120的材料及其高度、蚀刻目标层120和掩膜层301的蚀刻比设置掩模层301需要压印的各区域范围及图案的高度，根据掩模层301的图案计算纳米压印模板302的各区域范围及图案的高度，进而定制纳米压印模板302，纳米压印模板302的图案与所述掩膜层301的图案相匹配。在该实施例中，所述掩膜层301的图案由宽度相同、间隔宽度相同的多个凸块组成。参考图3b，纳米压印模板302与掩膜层301的凸块相对应的区域，具有与凸块宽度a2和高度h3相同的凹槽，而与掩膜层301中凸块之间的间隔相对应的区域，则具有与间隔宽度和高度相同的凸起。
在该步骤中，在形成掩膜层301后，趁掩膜层301还未固化，将定制的纳米压印模板302压在掩膜层301表面的相应位置，采用加压的方式使纳米压印模板302的图案转移到掩膜层301上，再使用紫外光或其他方式使掩膜层301固化，最后移走纳米压印模板302，形成图案化的掩膜层301。举例说明，掩膜层301与图1b中掩模层101具有相同的图案宽度区域和图案高度。
图4a，4b和4c示出了本发明实施例三灰阶掩模版光刻方法形成掩膜层的原理图，其中，图4c仅示出了灰阶掩模版另一实施例的示意图。
如图所示，在该步骤中，通过沉积工艺，包括但不限于：电子束蒸发、化学气相沉积工艺、物理气相沉积工艺、原子层沉积、溅射等，还可以通过旋涂工艺，在蚀刻目标层420的表面沉积形成掩膜层401。
该掩膜层401的材料例如为正性光刻胶，正性光刻胶经曝光后会形成可溶物质，在该实施例中，形成的正性光刻胶掩膜层401具有一定的厚度，便于后续步骤中对掩膜层401图案化。
进一步地，采用通过灰阶掩膜版402的光束对上述形成的掩膜层401进行图案化。
在该步骤中，使用通过灰阶掩膜版402的光束对所述掩膜层401进行分区域曝光；对所述曝光的掩膜层401进行显影，通过控制灰阶掩模版402的缝隙尺寸控制穿过灰阶掩模版402的光束能量，使得所述掩膜层401的不同区域的曝光高度不同，从而形成所述图案化的掩膜层401。
在该实施例中，可以根据蚀刻目标层420的材料及其高度、蚀刻目标层420和掩膜层401的蚀刻比设置掩模层401需要曝光的各区域范围及图案的高度，进而计算出灰阶掩模版402的各区域的缝隙尺寸(包括不透光层和或/半透光层的缝隙的数量、缝隙的大小、厚度)，进而定制灰阶掩模版402。光束通过定制的灰阶掩模版402对掩模层401进行曝光、显影即可生成具有不同高度图案的掩模层401，光束可以为深紫光或者极紫外光。在该实施例中，所述图案由宽度相同、间隔宽度相同的多个凸块组成，灰阶掩模版402与凸块对应的区域透光率小，例如可以设置该区域的缝隙数量少和/或尺寸小；与相邻凸块之间对应的间隔区域透光率大，例如可以设置该区域的缝隙数量多和/或尺寸大。
在该实施例中，灰阶掩模版402的原本透光层为光束通过率100％,通过改变不透光层的缝隙尺寸、数量和半透光层的厚度来改变光束的通过率。例如，可以通过调整不透光层的缝隙尺寸、数量和/或半透光层的厚度使灰阶掩模版402的透光率为30％-70％。
在该实施例中，可以设定灰阶掩模版402不同区域的透光率(包括设置不透光层和或/半透光层的缝隙尺寸的宽度、厚度)，光束通过灰阶掩模版402对掩膜层401进行曝光，控制如图1b所示的相邻凸块的间隔区域光束通过率最大，凸块区域的光束通过率最小。
在该实施例中，如图4b所示，例如当灰阶掩模版402由上至下依次由透光层4021和不透光层4022组成，材料例如依次为石英层和Cr层时，所有区域的不透光层4022的厚度相同，但不透光层4022在需要光束通过的区域设置有缝隙，通过设定不同曝光区域对应的缝隙的数量、缝隙的大小使得光束的通过率达到相应图案高度的要求。在该实施例中，在光束通过率较高的曝光区域，如掩膜层401凸块之间的间隔区域缝隙数量多，在光束通过率较低的区域，如掩膜层401的凸块区域缝隙数量少；或在掩膜层401凸块之间的间隔区域缝隙数尺寸大，在掩膜层401的凸块区域缝隙尺寸小；或者在掩膜层401凸块之间的间隔区域缝隙数量多，尺寸大，在掩膜层401的凸块区域缝隙数量少，尺寸小。
在另一个实施例中，如图4c所示，例如当灰阶掩模版402由上至下依次由透光层4021，不透光层4022和半透光层4023组成，材料例如依次为石英层，Cr层和钼化硅(MoSi)层时，所有区域的不透光层4022的厚度相同，但不透光层4022在需要光束通过的区域设置有缝隙，该缝隙的尺寸由不透光层4022和/或半透光层4023共同决定，通过设定不同曝光区域对应的不透光层4022的缝隙的大小、半透光层4023的厚度使得光束的通过率达到相应图案高度的要求。例如，要使光束在掩膜层401的凸块区域的通过率为30％，可以设置不透光层4022的缝隙的光束的通过率刚好为30％，然后在该缝隙对应的位置不设置半透光层4023，也可以设置不透光层4022的缝隙的光束在掩膜层401的凸块区域的通过率为40％，然后在该缝隙对应的位置设置使光束通过率降低10％的相应厚度的半透光层4023，使光束的最终通过率刚好为30％。要使光束在掩膜层401的间隔区域的通过率为70％，可以设置不透光层4022的缝隙的光束的通过率刚好为和半透光层4023的光束通过率总和为70％，具体不透光层4022和半透光层4023的透光率可以根据需要进行调节。
进一步地，将曝光后的半导体结构放到相应的溶液中，在给定的显影时间内，曝光胶图案化。举例说明，图案化的掩模层401与图1b中掩模层101具有相同的图案宽度区域和图案高度。
图5a和5b示出了本发明实施例四离子束气体辅助沉积方法形成图案化掩膜层的原理图。
离子束气体辅助沉积方法是一种利用精细控制的电子束或聚焦离子束激活的气相反应来沉积所需的纳米级硬掩膜的方法。它可以沉积介电和导电遮蔽材料，这取决于不同的前驱气体和应用。在沉积过程中，气体被引入到靠近电离子束或电子束的位置，通过适当的气体流量控制、电子束或聚焦离子束能量和直径选择，再现性地制备了高分辨率和高宽高比的图案化硬掩模。
在该实施例中，可以根据蚀刻目标层520的材料及其高度、蚀刻目标层520和掩膜层501的蚀刻比设置需要辅助沉积的各区域范围及图案的高度，进而计算出需要辅助沉积的各区域的离子束的直径、能量、前驱气体的大小和反应时间。在该实施例中，所述图案由宽度相同、间隔宽度相同的多个凸块组成。
在该步骤中，将精细控制的聚焦离子束502入射到蚀刻目标层520的表面，然后通入前驱气体503。前驱气体503由分子504组成，分子504在离子束502的作用下分解，形成挥发性物质5041和非挥发性物质5042，其中，非挥发性物质5042在蚀刻目标层520的表面沉积，形成掩膜层501。在替代的实施例中，离子束502还可以由其他可以诱导前驱气体503分解成挥发性物质5041和非挥发性物质5042的电子束替代。
在该实施例中，移动离子束502和前驱气体503在蚀刻目标层520表面的位置，通过控制离子束502与前驱气体503在蚀刻目标层520表面的反应时间、气体的流量、离子束的能量和直径等，可以使得形成的掩膜层501为具有一定高宽比的图案化掩膜层。在该实施例中，由于掩膜层501的凸块区域高度较大，因此可以控制离子束502与前驱气体503在凸块对应区域反应时间较长、气体的流量较大、离子束的能量较大等；控制在相邻凸块之间的间隔区域的反应时间较短、前驱气体的流量较小、离子束的能量较少等。举例说明，离子束气体辅助沉积的掩模层501为金属掩模层，且与图1b中掩模层101具有相同的图案宽度区域和图案高度。
进一步地，如图1b和1c所示，通过图案化的掩膜层101对蚀刻目标层120进行蚀刻，形成具有多个布线精细图案。
在该步骤中，采用干法蚀刻，包括但不限于：离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀等工艺，对半导体结构进行蚀刻。在蚀刻开始时，由于相邻凸块的间隔区域掩膜层101最薄，因此，该间隔区域的掩膜层101最先被蚀刻完，暴露掩膜层101下方的蚀刻目标层120的表面，而掩膜层101的凸块区域还有掩膜层101，下方的蚀刻目标层120表面未暴露，如图1b所示。
进一步地，继续采用干法蚀刻对半导体结构进行蚀刻，蚀刻目标层120表面暴露的区域被蚀刻，表面未暴露的区域未被蚀刻，蚀刻结束后，得到具有很好特征尺寸均匀性的多个布线，如图1c所示。
在该实施例中，通过控制蚀刻时间，使得蚀刻在半导体衬底110的表面停止。若还有剩余的掩膜层101，可以采用溶剂溶解或灰化去除。
在该实施例中，掩膜层101的图案高度经过提前的计算，以保证在掩膜层101的凸块被蚀刻完之前，蚀刻目标层120相应位置形成相应的多个布线，布线间隔区域的蚀刻目标层120被蚀刻，暴露半导体衬底110的表面。当蚀刻对掩膜层101和蚀刻目标层120的选择性为1:1时，则掩膜层101的凸块高度h1至少为蚀刻目标层120高度h2的1.2～1.5倍。
本申请公开的半导体结构的形成方法，采用自对准双图案(SADP)技术形成精细图案，其中使用灰阶光刻方法、纳米压印方法、灰阶掩模版光刻方法和气体辅助沉积方法来形成图案化的掩膜层，并使用干法蚀刻将掩膜层的图案转移到蚀刻目标层中，形成精细图案，减少了SADP技术的工艺步骤，降低了工艺复杂性。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种半导体结构的形成方法，包括：
在半导体衬底上形成蚀刻目标层；
在所述蚀刻目标层上形成图案化的掩膜层；
以图案化的掩膜层为掩膜，采用干法蚀刻对所述蚀刻目标层进行蚀刻，使得所述蚀刻目标层形成间隔排列的多条布线，
其中，所述掩膜层包括多个凸块，所述凸块的宽度与相应的所述布线的线宽相对应，所述凸块的高度是根据所述蚀刻目标层的材料和高度设置，所述形成图案化的掩膜层的方法包括：灰阶光刻方法、纳米压印方法、灰阶掩模版光刻方法和离子束气体辅助沉积方法；
所述掩膜层的材料包括：光刻胶或者金属；
当所述掩膜层与所述蚀刻目标层的蚀刻比为1:1时，所述凸块的高度为所述蚀刻目标层的1.2～1.5倍。
2.根据权利要求1所述的形成方法，其中，使用所述灰阶光刻方法形成所述图案化的掩膜层的步骤包括：
在所述蚀刻目标层上形成掩膜层；
使用灰阶电子束对所述掩膜层进行分区域曝光；
对所述曝光的掩膜层进行显影，
其中，通过控制所述电子束的能量，使得所述掩膜层的不同区域的曝光深度不同，从而形成所述图案化的掩膜层。
3.根据权利要求1所述的形成方法，其中，使用所述纳米压印方法形成所述图案化的掩膜层的步骤包括：
在所述蚀刻目标层上形成掩膜层；
使用纳米压印模板对所述掩膜层进行压印；
待所述掩膜层固化后移走所述纳米压印模板，
其中，所述纳米压印模板具有与所述图案化的掩膜层的多个凸块相匹配的凹槽，通过控制所述纳米压印模板的凹槽高度，宽度和间隔宽度，从而形成所述图案化的掩膜层。
4.根据权利要求1所述的形成方法，其中，使用所述灰阶掩模版光刻方法形成所述图案化的掩膜层的步骤包括：
在所述蚀刻目标层上形成掩膜层；
使用光束通过灰阶掩模版对所述掩膜层进行分区域曝光；
对所述曝光的掩膜层进行显影，
其中，所述灰阶掩模版包括透光层和不透光层，通过控制所述不透光层的缝隙数量和/或尺寸控制穿过所述灰阶掩模版的光束能量，使得所述掩膜层的不同区域的曝光深度不同，从而形成所述图案化的掩膜层。
5.根据权利要求4所述的形成方法，其中，所述灰阶掩模版还包括半透光层，通过控制所述半透光层的厚度来控制穿过所述灰阶掩模版的光束能量。
6.根据权利要求1所述的形成方法，其中，使用所述离子束气体辅助沉积方法形成所述图案化的掩膜层的步骤包括：
将离子束入射在所述蚀刻目标层的表面上；
向所述离子束入射的所述蚀刻目标层的表面通入前驱气体；
改变所述离子束和前驱气体的位置，形成图案化的掩膜层，
其中，所述前驱气体在所述离子束作用下生成挥发性和非挥发性物质，所述非挥发性物质沉积形成掩膜层，通过控制所述前驱气体的流量、所述离子束的能量和直径形成所述图案化的掩膜层。
CN201910792475.1A 2019-08-26 2019-08-26 半导体结构的形成方法 Active CN110783263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910792475.1A CN110783263B (zh) 2019-08-26 2019-08-26 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910792475.1A CN110783263B (zh) 2019-08-26 2019-08-26 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN110783263A CN110783263A (zh) 2020-02-11
CN110783263B true CN110783263B (zh) 2022-12-16

Family

ID=69383348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910792475.1A Active CN110783263B (zh) 2019-08-26 2019-08-26 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN110783263B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458449A (zh) * 2007-09-29 2009-06-17 Hoya株式会社 灰阶掩模坯料,灰阶掩模的制造方法和灰阶掩模及图案转写方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置
CN103715141A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN104170056A (zh) * 2012-03-12 2014-11-26 旭化成电子材料株式会社 模具、抗蚀剂积层体及其制造方法以及凹凸结构体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725811B2 (ja) * 2001-10-11 2005-12-14 ローム株式会社 半導体装置の製造方法
KR100823847B1 (ko) * 2006-12-20 2008-04-21 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
US20150270144A1 (en) * 2014-03-20 2015-09-24 Inotera Memories, Inc. Patterned structure of semiconductor device and method for fabricating the same
US10859744B2 (en) * 2017-12-25 2020-12-08 Seiko Epson Corporation Method of manufacturing wire grid polarization element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458449A (zh) * 2007-09-29 2009-06-17 Hoya株式会社 灰阶掩模坯料,灰阶掩模的制造方法和灰阶掩模及图案转写方法
CN102683191A (zh) * 2011-03-17 2012-09-19 中芯国际集成电路制造(上海)有限公司 形成栅极图案的方法以及半导体装置
CN104170056A (zh) * 2012-03-12 2014-11-26 旭化成电子材料株式会社 模具、抗蚀剂积层体及其制造方法以及凹凸结构体
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN103715141A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
CN110783263A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US9684234B2 (en) Sequential infiltration synthesis for enhancing multiple-patterning lithography
US7432120B2 (en) Method for realizing a hosting structure of nanometric elements
JP6028384B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
US7838205B2 (en) Utilization of electric field with isotropic development in photolithography
US20100086877A1 (en) Pattern forming method and pattern form
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
US20150031207A1 (en) Forming multiple gate length transistor gates using sidewall spacers
US20110049680A1 (en) Dual exposure track only pitch split process
CN102446703A (zh) 双重图形化方法
WO2008097278A2 (en) Etch-enhanced technique for lift-off patterning
CN110729295B (zh) 3d存储器件栅叠层的形成方法
CN106158597A (zh) 形成用于半导体元件的目标图案的方法
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
CN110544671A (zh) 半导体结构的形成方法
CN110783263B (zh) 半导体结构的形成方法
US7678626B2 (en) Method and system for forming a thin film device
KR100884811B1 (ko) 임프린트 리소그래피를 이용한 대면적 스탬프의 제조방법
CN102881567B (zh) 一种双重图形化方法
US20100078855A1 (en) Methods for fabricating large area nanoimprint molds
US8679728B2 (en) Method for fabricating patterned layer
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP6015140B2 (ja) ナノインプリントモールドおよびその製造方法
CN1489184A (zh) 干光刻法及用其形成栅图案的方法
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant