CN1263096C - 干光刻法及用其形成栅图案的方法 - Google Patents
干光刻法及用其形成栅图案的方法 Download PDFInfo
- Publication number
- CN1263096C CN1263096C CNB021542643A CN02154264A CN1263096C CN 1263096 C CN1263096 C CN 1263096C CN B021542643 A CNB021542643 A CN B021542643A CN 02154264 A CN02154264 A CN 02154264A CN 1263096 C CN1263096 C CN 1263096C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- electron beam
- dried
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000001259 photo etching Methods 0.000 title claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 54
- 238000010894 electron beam technology Methods 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 238000005516 engineering process Methods 0.000 claims description 33
- 238000012940 design transfer Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 150000003376 silicon Chemical class 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract description 8
- 238000011109 contamination Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 238000001035 drying Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001352 electron-beam projection lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明涉及无抗蚀剂的干光刻法以及用其形成栅图案的方法。本发明利用暴露在高能电子束下的硅层部分的干法蚀刻敏感性发生改变的现象。干光刻法包括步骤：制备硅的图案转移目的物，将图案转移目的物上的需要部分在电子束下曝光，并实施活性离子蚀刻工艺以便选择性地蚀刻未被曝光的部分，从而留下图案转移目的物的曝光过的部分。本发明是一种全干法工艺，而且全部光刻工艺过程可以在受控环境中的一台群集设备上完成，该方法消除了晶片的人工操作并要求不暴露于大气环境，从而将加工过程中的污染最小化。
Description
技术领域
本发明总的来说涉及干光刻法及用其形成栅图案的方法，特别涉及无抗蚀剂(resistless)的干光刻法和在不需要湿法工艺的情况下用该法形成栅图案的方法。
背景技术
半导体工业已使集成电路小型化技术获得显著进步。集成电路一般集成数千万晶体管，并在一块半导体晶片中采用多级器件互连的构造。通过包括产生集成图案的光刻加工的多重工艺，在一块半导体晶片上依次形成不同的器件层。本领域技术人员已知，目前的光刻技术可以制造约0.1微米(100nm)大小的器件，但是不足以制造小于50nm的器件。首先，制造超小规模的电子器件要求更有效的高分辨率光刻工具，而且为了把污染源减到最小，随后的集成图案工艺不能用湿法工艺。
“光刻”工艺是指在底层区域例如半导体晶片的表面上生成图案化掩膜的一种工艺，使得可以在随后实施图案成形工艺。随后的图案成形工艺包括沉积工艺(deposition process)、注入掺杂工艺(implant doping)，等离子体蚀刻工艺(plasma etching process)等。通常，使用光刻胶和光学光刻曝光工具(例如步进投影曝光机(stepper))将图案由掩膜转移到底层区域(即，图案转移目的物)上。
图1是传统光刻法的流程图。
如图1所示，制备半导体基材(图案转移目的物)S10。用湿法工艺S20在其上旋涂光刻胶层，然后实施预烘烤工艺以驱除溶剂并固化该光刻胶层S30。接着，实施曝光工艺S40，并实施湿显影工艺(wet develop process)，以便除去光刻胶层S50上的选定部分，然后可实施后烘烤工艺S60。此后，一般通过等离子体蚀刻工艺S70将该图案转移到底层区域(基材)。最后，采用湿法工艺或等离子体剥离工艺S80除去该光刻胶。
常规的光刻工艺的问题或局限是，基于液体的湿法工艺被用于沉积该光刻胶层并用于图案显影等等。由于这些原因，在整个图案加工工艺流程中，晶体被反复暴露在大气和液体化学品中。这些反复暴露会导致晶片表面上的各种污染。此外，包括光刻胶的湿化学品本身可能在该表面留下金属和有机污染，导致器件性能和可靠性下降。
同时，传统光刻工艺采用不同工艺步骤的组合，例如旋涂工艺、预/后烘烤工艺、显影工艺和光刻胶的清除工艺，而使得整个光刻工艺太复杂，以至于不能用于构造小于50nm的图案。
因此，开发采用不包括湿化学品的简单工艺步骤的替代性光刻技术是非常重要。
发明内容
因此，本发明的一个目的是克服现有技术的上述缺点。
本发明的另一目的是提供能够取代传统光刻工艺的无需湿法工艺(wetprocess)的干光刻法。
本发明的另一目的是提供能够取代传统光刻法且减少工艺步骤的干光刻法。
本发明的另一目的是提供一种干光刻法并提供用该干光刻法形成栅图案的方法，该干光刻法能取代传统的光刻法，同时无需湿法工艺。
为了完成上述任务，根据本发明的干光刻法，其特征在于包括如下步骤：制备硅晶片图案转移目的物，将该图案转移目的物中需要的部分在电子束下曝光以改变硅的曝光部分的敏感性，实施活性离子蚀刻工艺以确定图案，其中需要部分(在电子束下曝光的部分)和其它部分(没有在电子束下曝光的部分)之间的蚀刻速率差异导致除去图案转移目的物的其它部分。
最好是以2-200kV的电压加速电子束且其剂量为0.01-10库仑/cm2。该图案转移目的物在70-600℃的温度下加热后可以在电子束下曝光。此外，该电子束的曝光可通过e-束直接光刻和e-束投影光刻工具进行。
这种活性离子蚀刻工艺包括：在3-300mTorr的压力下由Cl2反应气体产生等离子体，并通过施加电场使离子撞击在图案转移目的物(硅晶片)上，由此在硅晶片、即图案转移目的物上需要的区域进行选择性蚀刻。最好在70-1000℃的温度下加热图案转移目的物来实施该活性离子蚀刻工艺。
该图案转移目的物可以是硅基材、沉积在半导体基材上的硅层或沉积在半导体基材的绝缘层上的硅层。
为了完成另一目的，一种根据本发明的硅图案形成方法，其特征在于，该方法包括步骤：在半导体基材上沉积绝缘层，在该绝缘层上沉积硅层，将该硅层的需要部分在电子束下曝光以改变硅的曝光部分的敏感性，并实施活性离子蚀刻工艺，该工艺利用所需要的部分(在电子束下曝光的部分)和其它部分(没有在电子束下曝光的部分)之间的蚀刻速率差异从而除去该硅层的其它部分，并形成硅图案。
所述硅图案可以是电极。该电极可以是栅电极。
附图说明
以下描述将结合附图解释本发明的前述方面及其它特征。其中：
图1是说明传统光刻法的流程图；
图2是说明根据本发明一优选实施方案的干光刻法的流程图；且
图3-图5是半导体器件的截面图，用来说明使用本发明干光刻法形成栅图案的方法。
具体实施方式
参考附图用优选实施方案详述本发明，附图中用相同的附图标记代表相同或类似的部分。
图2是说明根据本发明一优选实施方案的干光刻法的流程图。与图1的工艺步骤相比，图2的工艺步骤明显简化。
参考图2，该优选实施方案的干光刻法基于以下事实：当部分硅层在电子束下曝光时，硅层曝光部分的蚀刻敏感性(susceptibility)与未曝光部分相比发生了变化。这意味着对于特定活性蚀刻工艺而言，曝光部分和未曝光部分相互间具有不同的蚀刻速率。换句话说，当一部分硅层曝光在高能电子束下，硅层的曝光部分与其它部分(没有曝光部分)相比蚀刻敏感性明显降低，因此，后续的活性离子蚀刻工艺能选择性地除去硅层。
这种干光刻法包括制备由硅形成的图案转移目的物S100，将硅层的选定区域在电子束下曝光S110，并且利用曝光部分与未曝光部分之间蚀刻速率不同的事实实施活性离子蚀刻(RIE)工艺，以便将需要的图案(例如，掩模图案)转移至图案转移目的物上S120。
该图案转移目的物可以是硅基材，沉积在半导体基材上的硅层和沉积在半导体基材上绝缘体层上的硅层。
在曝光(exposure)工艺中，可采用图案掩模或采用直接刻写法使用该电子束。换句话说，曝光工艺可以采用未使用掩模的电子束光刻工具或使用掩模的电子束投射光刻(EPL)工具。最好可为此目的使用加速电压为2-200kV(电子束加速电压)的电子束，且该电子束的剂量为0.01-10库仑/cm2。该晶片最好在其被加热到70-600℃后在电子束下曝光。
活性离子蚀刻工艺(RIE)如下。由约3-300mTorr的Cl2活性气体产生等离子体并且接着离子化。用其有选择地除去硅层。最好可在半导体晶片保持或加热到0-1000℃时实施RIE工艺。例如，当使用Cl2气等离子体在50mTorr的压力下蚀刻未曝光的无定形硅层时，测得未曝光部分的蚀刻速率为30-40nm/min，其中该无定形硅层是通过化学气相沉积(CVD)法制备的，并且在高能电子束(以20kV加速，剂量为0.2库仑/cm2)下曝光。发现未曝光部分的蚀刻速率(30-40nm/min)比曝光部分的10倍还高。
由于本发明的图案转移目的物由硅形成，所以未蚀刻部分(严格说，低蚀刻部分)可以直接作为器件的组件。而且，干光刻法未基于以湿液体为基础的工艺，且整个工艺可在受控环境(例如真空)下实施，这是因为该图案可以使用e-束直接光刻系统或使用电子束投影光刻法(EPL)系统进行转移。因此，该图案转移法适于大批量生产，因为消除湿法工艺步骤能使用集成的群集工具。在一台群集(cluster)设备上就能实施全部光刻工艺，该设备处于受控环境中，消除了晶片的人工操作并不暴露于大气环境，从而使加工过程中的污染最小。其提高了生产效率，改善了生产器件的可靠性。例如，通过本发明的干光刻法可制造的半导体纳米结构具有高的可靠性和最小的污染。
而且，因为硅(图案转移目的物)可以直接作为组件如沟道或栅门，所以可以简化制造过程。
图3-图5示出了使用本发明干光刻法使半导体器件的栅图案化的例子。
图3显示了具有绝缘层140和硅层150的半导体晶片横断面。该绝缘层140可以是氧化硅(SiO2)层、氮化硅(Si3N4)层、LaAlO3层、HfSiO4层、HfO2层、ZrO2层、ZrSiO4层或Al2O3层等，在这种情况下，绝缘层140的厚度最好在1-100nm左右。
该硅层150通过例如化学气相沉积的方法沉积。在沉积硅层150时，该半导体基材130可以加热到300-700℃。该硅层150的厚度依赖于图案的最小尺寸。例如，硅层150的厚度可以为约10-500nm。
图4显示了撞击到硅层150上的电子束170。该曝光工艺可以使用掩模160或不使用掩模(直接刻写法)。最好电子束170用2-200kV的电压加速，剂量为约0.01-10库仑/cm2。在加热到约70-600℃后，半导体基材130可以曝光于电子束170。
参照图5，硅层150被选择性地蚀刻以便使用活性离子蚀刻(RIE)来进行图案转移。换句话说，由约3-300mTorr的活性Cl2气体产生等离子体然后将其离子化。其被加速到硅层上以进行选择性蚀刻。在这种情况下，当半导体基材130维持在0-600℃的条件下进行该活性离子蚀刻(RIE)。与传统的光刻法相比，本发明使用简化和直接的方法进行图案转移。
在上述的解释中，所描述的是一层位于另外一层上。然而，要注意的是，某一层可正好在另外一层上面，而第三层可介于它们之间。此外，为了便于解释和理解而夸大了每一层的厚度和尺寸。
如上所述，本发明具有如下优点，与传统光刻法相比，它能通过明显减少工艺步骤以及减少所省略工艺步骤的相关附加成本，从而减少生产时间并降低成本。其原因是，使用硅层代替传统方法中的光刻胶膜作为图案掩模。这意味着，在显影工艺后，作为掩模的残留硅结构可直接作为例如沟道或栅门等元件使用。因此，本发明可以简化工艺步骤并实现无抗蚀剂光刻法。
另外，该无抗蚀剂光刻法能减少各种污染物，因为该晶片没有暴露在大气中或湿化学品中。本发明采用全干法工艺，完全排除了以湿液体为基础的各种工艺。
整个光刻工艺可以在受控环境中的一台群集设备上实施，消除了对晶体的人工操作并不暴露于大气环境，从而把加工过程中的污染降到最小。本方法提高生产率，改善了制造器件的可靠性。
已经联系具体应用参照具体的实施例描述了本发明。本领域的普通技术人员和领会本发明的人们会辨别出在其范围内的另外改变和应用。因此所附权利要求书意欲覆盖属于本发明范围内的任何和所有的这种应用、改变和实施方案。
Claims (22)
1.一种干光刻法，包括如下步骤：
在半导体基底上形成硅图案转移目的物；
将该图案转移目的物的需要部分在电子束下曝光以改变硅的曝光部分的敏感性；并且
实施活性离子蚀刻工艺，以便选择性蚀刻未曝光部分，从而留下图案转移目的物上的曝光部分。
2.如权利要求1所述的干光刻法，其中该活性离子蚀刻工艺采用在3-300mTorr的压力下由Cl2反应气所生成的等离子体。
3.如权利要求2所述的干光刻法，其中当该图案转移目的物在0-1000℃下加热时实施该活性离子蚀刻工艺。
4.如权利要求1所述的干光刻法，其中电子束的剂量范围是0.01-10库仑/cm2，且电子束的能量范围为2-200keV。
5.如权利要求1所述的干光刻法，其中当该图案转移目的物在70-600℃加热时，将该图案转移目的物在电子束下曝光。
6.如权利要求1所述的干光刻法，其中用e-束直接蚀刻工具或用e-束投影蚀刻工具进行该电子束曝光。
7.如权利要求1所述的干光刻法，其中该图案转移目的物是硅晶片。
8.如权利要求1所述的干光刻法，其中该图案转移目的物是沉积在半导体基材上的硅层。
9.如权利要求8所述的干光刻法，其中该硅层是通过化学气相沉积法沉积的，而且沉积厚度为10-500nm。
10.如权利要求1所述的干光刻法，其中该图案转移目的物是沉积在绝缘层上的硅层。
11.如权利要求10所述的干光刻法，其中该硅层是通过化学气相沉积法沉积的，而且沉积厚度为10-500nm。
12.一种形成硅图案的方法，包括步骤：
在半导体基材上沉积绝缘层；
在绝缘层上沉积硅层；
使该硅层的所需部分在电子束下曝光以改变硅层的曝光部分的敏感性；并且
实施活性离子蚀刻工艺，以便选择性蚀刻未曝光部分，从而留下硅层的曝光部分。
13.如权利要求12所述的形成硅图案的方法，其中该活性离子蚀刻工艺采用在3-300mTorr压力下由Cl2活性气体产生的等离子体。
14.如权利要求13所述的形成硅图案的方法，其中当该硅层在0-1000℃下加热时实施该活性离子蚀刻工艺。
15.如权利要求12所述的形成硅图案的方法，其中电子束的剂量范围是0.01-10库仑/cm2，并且电子束的能量范围是2-200keV。
16.如权利要求12所述的形成硅图案的方法，其中当硅层在70-600℃下加热时将其在电子束下曝光。
17.如权利要求12所述的形成硅图案的方法，其中用e-束直接蚀刻工具或用e-束投影蚀刻工具进行该电子束曝光。
18.如权利要求12所述的形成硅图案的方法，其中绝缘层是氧化硅层、氮化硅层、LaAlO3层、HfSiO4层、HfO2层、ZrO2层、ZrSiO4层或Al2O3层。
19.如权利要求12所述的形成硅图案的方法，其中绝缘层的厚度是1-100nm。
20.如权利要求12所述的形成硅图案的方法，其中该硅层是通过化学气相沉积法形成的，沉积厚度为10-500nm。
21.如权利要求12所述的形成硅图案的方法，其中所述硅图案为电极。
22.如权利要求21所述的形成硅图案的方法，其中所述电极为栅电极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0061073A KR100523839B1 (ko) | 2002-10-07 | 2002-10-07 | 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 |
| KR61073/2002 | 2002-10-07 | ||
| KR61073/02 | 2002-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1489184A CN1489184A (zh) | 2004-04-14 |
| CN1263096C true CN1263096C (zh) | 2006-07-05 |
Family
ID=32040993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021542643A Expired - Fee Related CN1263096C (zh) | 2002-10-07 | 2002-12-31 | 干光刻法及用其形成栅图案的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040067627A1 (zh) |
| JP (1) | JP2004134720A (zh) |
| KR (1) | KR100523839B1 (zh) |
| CN (1) | CN1263096C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501227B2 (en) * | 2005-08-31 | 2009-03-10 | Taiwan Semiconductor Manufacturing Company | System and method for photolithography in semiconductor manufacturing |
| JP5951753B2 (ja) * | 2011-04-22 | 2016-07-13 | マッパー・リソグラフィー・アイピー・ビー．ブイ． | リソグラフィ機のクラスタのためのネットワークアーキテクチャおよびプロトコル |
| JP5516557B2 (ja) * | 2011-12-06 | 2014-06-11 | 信越化学工業株式会社 | レジスト保護膜材料及びパターン形成方法 |
| JP5846046B2 (ja) * | 2011-12-06 | 2016-01-20 | 信越化学工業株式会社 | レジスト保護膜材料及びパターン形成方法 |
| CN106299123B (zh) * | 2016-10-11 | 2019-03-15 | 北京科技大学 | 一种图案化有机电极pedot:pss的方法 |
| CN111308867A (zh) * | 2020-02-25 | 2020-06-19 | 上海华力集成电路制造有限公司 | 光刻胶剥离去除方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397432A (en) * | 1990-06-27 | 1995-03-14 | Fujitsu Limited | Method for producing semiconductor integrated circuits and apparatus used in such method |
| KR920010433B1 (ko) * | 1990-07-10 | 1992-11-27 | 금성일렉트론 주식회사 | 자기정렬 방식에 의한 전하 촬상소자의 제조방법 |
| JPH0697522A (ja) * | 1990-11-30 | 1994-04-08 | Internatl Business Mach Corp <Ibm> | 超伝導材料の薄膜の製造方法 |
| US5460693A (en) * | 1994-05-31 | 1995-10-24 | Texas Instruments Incorporated | Dry microlithography process |
| US5756154A (en) * | 1996-01-05 | 1998-05-26 | Motorola, Inc. | Masking methods during semiconductor device fabrication |
| US5780362A (en) * | 1996-06-04 | 1998-07-14 | Wang; Qingfeng | CoSi2 salicide method |
| US6261938B1 (en) * | 1997-02-12 | 2001-07-17 | Quantiscript, Inc. | Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography |
| US5924000A (en) * | 1997-09-19 | 1999-07-13 | Vanguard International Semiconductor Corporation | Method for forming residue free patterned polysilicon layer containing integrated circuit structures |
| KR100270908B1 (ko) * | 1998-02-19 | 2000-12-01 | 노건일 | 진공리소그래피공정및레지스트박막 |
| KR100272517B1 (ko) * | 1998-02-25 | 2000-12-01 | 김영환 | 반도체 소자의 마스크 제조 방법 |
| US6258732B1 (en) * | 1999-02-04 | 2001-07-10 | International Business Machines Corporation | Method of forming a patterned organic dielectric layer on a substrate |
| KR100477386B1 (ko) * | 1999-02-26 | 2005-03-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 심층 자외선 노출용 개선된 건식 사진평판 공정 처리방법 |
| US6284637B1 (en) * | 1999-03-29 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a floating gate with a sloping sidewall for a flash memory |
| JP4834897B2 (ja) * | 2000-05-02 | 2011-12-14 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| JP2002198525A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-10-07 KR KR10-2002-0061073A patent/KR100523839B1/ko not_active IP Right Cessation
- 2002-12-27 US US10/329,545 patent/US20040067627A1/en not_active Abandoned
- 2002-12-27 JP JP2002382013A patent/JP2004134720A/ja active Pending
- 2002-12-31 CN CNB021542643A patent/CN1263096C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1489184A (zh) | 2004-04-14 |
| KR20040031933A (ko) | 2004-04-14 |
| JP2004134720A (ja) | 2004-04-30 |
| KR100523839B1 (ko) | 2005-10-27 |
| US20040067627A1 (en) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1256764C (zh) | 缩小间距的半导体元件的制造方法 | |
| US7659208B2 (en) | Method for forming high density patterns | |
| CN1090815C (zh) | 形成凹穴和接触窗的方法 | |
| US4919749A (en) | Method for making high resolution silicon shadow masks | |
| KR101391863B1 (ko) | 탄소계 하드마스크를 이용한 이중 노광 패터닝 | |
| CN1453638A (zh) | 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法 | |
| US5700628A (en) | Dry microlithography process | |
| US6579809B1 (en) | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric | |
| CN1263096C (zh) | 干光刻法及用其形成栅图案的方法 | |
| JPH0543287B2 (zh) | ||
| KR100425856B1 (ko) | 피식각막식각방법 | |
| US6171940B1 (en) | Method for fabricating semiconductor devices having small dimension gate structures | |
| JPH0466345B2 (zh) | ||
| JPH1145863A (ja) | 基板にイオンインプラントする方法 | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| JP3446244B2 (ja) | マイクロマシンの製造方法 | |
| CN110783263B (zh) | 半导体结构的形成方法 | |
| KR100404477B1 (ko) | 티타늄과 백금의 멀티레이어를 매스킹 물질로 이용한다공질 실리콘 형성방법 | |
| KR100272517B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| EP3660884A1 (en) | Method for fabricating dielectric micro-spacers on different substrates | |
| KR20240036477A (ko) | 맨드릴과 스페이서를 형성하기 위한 방법, 관련 구조체, 및 시스템 | |
| WO2021187982A1 (en) | A method of manufacturing a semi-conducting thin film device | |
| JPS6240723A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060705 Termination date: 20121231 |