KR20040031933A - 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 - Google Patents

건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 Download PDF

Info

Publication number
KR20040031933A
KR20040031933A KR1020020061073A KR20020061073A KR20040031933A KR 20040031933 A KR20040031933 A KR 20040031933A KR 1020020061073 A KR1020020061073 A KR 1020020061073A KR 20020061073 A KR20020061073 A KR 20020061073A KR 20040031933 A KR20040031933 A KR 20040031933A
Authority
KR
South Korea
Prior art keywords
electron beam
film
lithography method
irradiated
silicon
Prior art date
Application number
KR1020020061073A
Other languages
English (en)
Other versions
KR100523839B1 (ko
Inventor
이성재
박경완
조원주
장문규
정우석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0061073A priority Critical patent/KR100523839B1/ko
Priority to US10/329,545 priority patent/US20040067627A1/en
Priority to JP2002382013A priority patent/JP2004134720A/ja
Priority to CNB021542643A priority patent/CN1263096C/zh
Publication of KR20040031933A publication Critical patent/KR20040031933A/ko
Application granted granted Critical
Publication of KR100523839B1 publication Critical patent/KR100523839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법을 제시한다. 본 발명은, 실리콘으로 이루어진 패턴전사 대상물을 준비하는 단계와, 상기 패턴전사 대상물에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계 및 상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 패턴전사 대상물을 제거하는 단계를 포함하는 건식 리소그라피 방법을 제공한다. 본 발명에 의하면, 습식 공정을 하나도 포함하지 않는 건식 공정이기 때문에 리소그라피를 포함하는 다수의 공정을 통합한 클러스터 시스템의 구성을 가능하게 하고, 공정 도중 웨이퍼를 대기에 노출시키지 않음으로서 차후 나노 크기의 신뢰도가 높은 가공 공정 및 생산 비용 절감에 유리하다.

Description

건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법{Dry lithography process and method of forming gate pattern using the same}
본 발명은 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법에 관한 것으로, 더욱 상세하게는 포토레지스트가 사용되지 않는 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법에 관한 것이다.
반도체 산업의 발달은 집적회로를 이루는 소자 및 회로의 소형화 기술에 크게 의존하고 있다. 현재의 기술 수준은 최소 선폭을 0.1 마이크론(100 나노미터)에 육박하게 하는 수준으로서, 머지않아 수 십 나노미터의 반도체 미세 구조 가공 기술이 요구되는 시점에 있다. 실제 집적회로 칩(IC)은 단위소자로서 많은 수의 트랜지스터와 이들을 연결시키는 여러 층의 배선을 실리콘 기판 위에 적층하여 제작한다. 따라서, 이러한 여러 층의 각 공정에 있어서 소형화 기술의 핵심 공정은 미세 패턴을 전사(transfer)시키는 리소그라피 공정이다.
'리소그라피'란 평평한 반도체 기판의 표면 위에 패턴을 형성하는 공정을 지칭하는 것으로서, 박막 증착, 이온도핑 또는 플라즈마 에칭 등의 후공정을 위한 것이다. 기존의 리소그라피 기술은 별도로 준비된 마스크의 패턴을 광학 리소그라피 툴(예컨대, 스테퍼(stepper))에 의하여 유기물 기반의 포토레지스트 박막에 전사시키는 방법을 사용한다. 습식 공정인 현상(develop) 공정 후에, 박막 증착, 식각 또는 이온도핑 등의 공정을 진행하고, 유기 용매나 산 용액에 담가 리프트-오프(Lift-Off) 공정을 수행하거나 산소의 플라즈마에 의한 애슁(ashing) 공정으로 잔여 포토레지스트를 제거(strip)해야 한다.
도 1은 종래의 리소그라피 방법의 공정흐름도이다.
도 1을 참조하면, 반도체 기판, 즉 패턴전사 대상물을 준비한다(S10). 다음에, 포토레지스트를 스핀 도포한다(S20). 이어서, 프리-베이크(pre-bake) 공정을 통하여 상기 포토레지스트에 함유된 용제를 제거한 뒤(S30), 노광(exposure) 공정에 들어간다(S40). 이어서, 습식 공정인 현상(development) 공정을 거쳐 빛이 조사된 부분과 그렇지 않은 부분의 포토레지스트를 선택적으로 제거한다(S50). 이어서, 남아있는 포토레지스트를 더욱 단단하게 하는 포스트-베이크(post-bake) 공정을 거친다(S60). 다음에, 플라즈마 식각법 등으로 패턴전사 대상물을 식각하여 패턴 전사(pattern transfer)을 수행한다(S70). 마지막으로, 습식 또는 건식 공정을 통하여 포토레지스트를 제거한다(S80).
이와같은 종래의 리소그라피 방법은 현상 공정 등에 필연적으로 습식 공정을 수반하므로, 수시로 대기나 액체 화학물질에 노출되어 결국 웨이퍼 표면에 오염을 유발한다. 뿐만 아니라 포토레지스트 물질 자체도 여러 가지의 금속 또는 유기적인 오염원을 표면에 남기기 때문에 이로 인한 소자 성능 저하나 신뢰성 손실 등을 야기시킬 수 있다. 이와 같이 포토레지스트의 도포 공정, 열처리 공정, 현상 공정 또는 포토레지스트 제거 공정 등과 같은 여러 공정이 복합적으로 사용되기 때문에 전체의 공정이 복잡해지고, 웨이퍼의 이동 횟수가 잦아질 뿐 아니라, 웨이퍼의 오염에 따른 수율의 감소 및 생산 시간의 증가 등의 문제가 발생한다. 그러나 이보다 더 중요한 것은 차 후 소형화 기술이 더 발달될수록 나노 크기의 신뢰도가 높은 가공 공정이 요구된다는 점이고, 이런 관점에서 볼 때 현재의 습식 공정을 포함하는 리소그라피 방법은 기술적 한계에 부딪칠 수 있다.
본 발명이 이루고자 하는 기술적 과제는 종래의 리소그라피 방법을 대체할 수 있으면서 습식 공정을 전혀 사용하지 않는 건식 리소그라피 방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 건식 리소그라피 방법을 이용한 게이트 패턴 형성방법을 제공함에 있다.
도 1은 종래의 리소그라피 방법을 설명하기 위한 공정흐름도이다.
도 2는 본 발명의 바람직한 실시예에 따른 건식 리소그라피 방법을 설명하기 위한 공정흐름도이다.
도 3 내지 도 5는 본 발명의 건식 리소그라피 방법을 이용한 게이트 패턴 형성방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 부호의 설명>
130: 반도체 기판140: 절연막
150: 실리콘막160: 마스크
170: 전자선
상기 기술적 과제를 달성하기 위하여 본 발명은, 실리콘으로 이루어진 패턴전사 대상물을 준비하는 단계와, 상기 패턴전사 대상물에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계 및 상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 패턴전사 대상물을 제거하는 단계를 포함하는 것을 특징으로 하는 건식 리소그라피 방법을 제공한다.
상기 반응이온식각 공정은 3∼300 mTorr 압력의 Cl2반응 기체를 바탕으로 플라즈마를 생성하여 이온화한 후 상기 패턴전사 대상물에 입사시켜 선택적으로 식각하는 것이다. 상기 반응이온식각 공정은 상기 패턴전사 대상물을 70∼1000℃의 온도로 가열하면서 수행하는 것이 바람직하다.
상기 전자선은 가속 전압을 2∼200 kV 범위로, 조사량을 0.01∼10 Coulomb/㎠ 범위로 하여 조사하는 것이 바람직하다. 상기 전자선은 상기 패턴전사 대상물을 70∼600℃로 가열한 후 조사하는 것이 바람직하다. 상기 전자선의 조사는 전자선 직접 묘화법(e-beam direct lithography) 또는 전자선 투영 묘화법(e-beam projection lithography)을 사용할 수 있다.
상기 패턴전사 대상물은 실리콘 기판이거나, 반도체 기판 상에 증착된 실리콘막이거나, 반도체 기판 상의 절연막 상에 증착된 실리콘막일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판 상에 절연막을 증착하는 단계와, 상기 절연막 상에 실리콘막을 증착하는 단계와, 상기 실리콘막에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계 및 상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 실리콘막을 제거하는 단계를 포함하는 것을 특징으로 하는 게이트 패턴 형성방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 건식 리소그라피 방법의 공정흐름도를 보여주고 있는데, 도 1과 비교하면 공정 단계가 훨씬 단순화 되었음을 알 수 있다.
도 2를 참조하면, 본 발명에 따른 건식 리소그라피 방법은 실리콘막이 전자선(electron-beam)에 조사될 경우 실리콘막의 성질이 변하여 특수한 반응 식각에대한 식각 감도가 변하는 점을 이용한다. 즉, 실리콘막에 에너지원으로 전자선이 조사될 경우 조사된 부분과 조사되지 않은 부분의 식각 속도가 차이가 나게 되며, 이를 이용하여 반응이온식각할 경우 선택적으로 실리콘막을 제거할 수 있는 점을 이용한다. 본 발명에 따른 건식 리소그라피 방법은 실리콘으로 이루어진 패턴전사 대상물을 준비하고(S100), 실리콘막에 선택적으로 전자선을 조사하여 노광 공정을 수행한 다음(S110), 반응이온식각(Reactive Ion Etching; RIE)하여 전자선이 조사된 부분과 조사되지 않은 부분의 실리콘막의 식각 속도(etching rate)가 다른 점을 이용하여 패턴 전사를 수행한다(S120). 상기 패턴전사 대상물은 실리콘 기판이거나, 반도체 기판 상에 증착된 실리콘막이거나, 반도체 기판 상의 절연막 상에 증착된 실리콘막 등 일 수 있다.
실리콘막에 전자선을 조사하는 상기 노광 공정은 마스크를 사용하거나 마스크 없이 전자선으로 직접 긋는 방법을 사용할 수 있다. 즉, 마스크를 사용하지 않는 전자선 직접 묘화법(electron-beam direct lithography)을 사용할 수도 있고, 마스크를 사용하는 전자선 투영 묘화법(electron-beam projection lithography; EPL)을 사용할 수 있다. 상기 전자선은 가속 전압을 2∼200 kV 범위로 하고, 조사량을 0.01∼10 Coulomb/㎠ 범위로 하여 조사하는 것이 바람직하다. 상기 전자선은 웨이퍼의 온도를 70∼600℃로 가열한 후 조사하는 것이 바람직하다.
상기 반응이온식각(RIE)은 3∼300 mTorr 정도 압력의 Cl2반응 기체를 바탕으로 플라즈마를 생성하여 이온화한 뒤 실리콘막에 입사시켜 선택적으로 식각을 수행하는 공정이다. 이때, 상기 반응이온식각은 반도체 기판을 0∼1000℃의 온도로 가열하면서 수행하는 것이 바람직하다. 한 예로서, 20 kV로 가속된 전자선을 0.2 Coulomb/㎠의 도우즈(dose)로 화학기상증착(Chemical Vapor Deposition; CVD) 방법으로 형성한 비정질 실리콘막에 조사시킨 후, 50 mTorr의 Cl2기체 분위기의 플라즈마를 형성시킨 이온에 의한 식각을 할 경우, 조사되지 않은 부분의 식각율은 30 ~ 40 nm/min로서 조사된 부분의 식각율에 비하여 10:1 이상의 선택비를 갖는다.
본 발명의 건식 리소그라피 방법에 따라 형성된 패턴은 실리콘으로 이루어져 있기 때문에 직접 필요한 소자의 구성 요소로서 사용할 수 있다. 또한, 본 발명의 건식 리소그라피 방법은 습식 공정이 없으며 진공과 같은 일정한 환경을 유지시키며 전체 리소그라피 공정을 진행할 수 있어서 전자선 직접 리소그라피(e-beam direct lithography)나 대량생산에 유리한 전자선 투영 묘화법(electron-beam projection lithography; EPL) 시스템을 사용하여 패턴을 그리는 것부터 시작하여, 식각 등의 후 공정을 수행하는 통합된 클러스터(cluster) 공정 및 장비를 구성할 수 있어 제작 공정의 신뢰도 향상에 크게 이바지 할 수 있다. 이와 같이 본 발명에 따른 건식 리소그라피 방법은 종래의 포토레지스트를 사용한 리소그라피 공정을 대체 활용함으로서 오염 정도가 최소화된 신뢰도가 높은 반도체 나노 구조 가공을 가능케 하고, 형성된 패턴의 구조가 실리콘으로 이루어져서 이를 채널이나 게이트와 같은 소자의 구성 요소로서 직접 사용할 수 있어 공정을 단순화시킬 수 있다. 즉, 본 발명의 건식 리소그라피 방법은 웨이퍼를 대기중에 노출시키지 않고 진공 챔버안에서 여러 공정을 차례로 수행할 수 있는 장점으로 말미암아 공정들을 집적화된 클러스터가 가능하고, 웨이퍼의 오염을 최소화할 수 있어서 나노소자 초고집적 회로의 제작상 신뢰도를 크게 증대시킬 수 있다.
도 3 내지 도 5는 본 발명의 리소그라피 방법을 이용한 게이트 패턴 형성 공정을 설명하기 위하여 도시한 단면도들이다.
도 3을 참조하면, 반도체 기판(130) 상에 절연막(140)이 형성된 웨이퍼를 준비한다. 절연막(140)으로는 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), LaAlO3막, HfSiO4막, HfO2막, ZrO2막, ZrSiO4막 또는 Al2O3막 등을 사용할 수 있다. 절연막(140)은 1∼100 nm 정도의 두께로 형성하는 것이 바람직하다.
이어서, 화학기상증착 방법 등을 이용하여 실리콘막(150)을 증착한다. 실리콘막(150) 증착시 반도체 기판(130)을 300∼700 ℃ 정도의 온도로 가열하는 것이 바람직하다. 실리콘막(150)의 두께는 형성하고자 하는 패턴의 최소 크기에 따라 결정된다. 예컨대, 실리콘막(150)은 10∼500 nm 정도의 두께로 증착한다.
도 4를 참조하면, 실리콘막(150)에 전자선(170)을 조사하여 노광 공정을 수행한다. 상기 노광 공정은 마스크(160)를 사용하거나 마스크(160) 없이 에너지 빔으로 직접 긋는 방법을 사용할 수 있다. 전자선(190)은 가속 전압을 2∼200 kV 범위로 하고, 조사량을 0.01∼10 Coulomb/㎠ 범위로 하여 조사하는 것이 바람직하다. 전자선(190)은 반도체 기판(130)을 70∼600 ℃ 정도의 온도로 가열한 후 조사하는 것이 바람직하다.
도 5를 참조하면, 반응이온식각(RIE)을 이용하여 실리콘막(150)을 선택적으로 식각하여 패턴 전사를 수행한다. 즉, 3∼300 mTorr 정도 압력의 Cl2반응 기체를 바탕으로 플라즈마를 생성하여 이온화한 뒤 실리콘막(150)에 입사시켜 선택적으로 식각을 수행한다. 이때, 상기 반응이온식각은 반도체 기판(130)을 0∼600℃의 온도로 가열하면서 수행한다. 본 발명에 의할 경우, 종래의 리소그라피 방법에 비하여 훨씬 간단하고 직접적인 방법으로 패턴을 전사시킬 수 있다.
본 발명에 의하면, 종래의 리소그라피 기술에 비하여 공정 단계를 대폭 줄이고, 생략된 공정들과 관련한 부대 비용을 대폭 줄임으로서 생산 시간 및 비용을 줄일 수 있다.
또한, 본 발명은 리소그라피 공정에 있어서 종래의 비실리콘 재료의 포토레지스트 대신에 실리콘막을 사용함으로서, 현상 후 남아있는 실리콘 구조를 마스크로 하여 후속 공정을 수행할 수도 있을 뿐 아니라, 이를 직접 채널이나 게이트와 같은 소자의 부분으로 사용할 수 있기 때문에 레지스트가 필요없는 직접 패턴 전사(direct pattern transfer) 기술로서 공정 단계의 축소 및 공정의 유연성을 제공한다.
또한, 본 발명은 포토레지스트를 사용하는 리소그라피 공정에 필수적으로 요구되는 다수의 습식 공정들로 말미암아 포토레지스트 물질 자체뿐 아니라 수시로 대기나 액체 화학물질에 노출되어 금속 또는 유기적인 오염원을 웨이퍼 표면에 남기는 종래의 공정에 비하여, 공정 단계가 간단하고 오염을 최소로 줄일 수 있다.
또한, 본 발명은 습식 공정을 하나도 포함하지 않는 건식 공정이기 때문에 리소그라피를 포함하는 다수의 공정을 통합한 클러스터 시스템의 구성을 가능하게 함으로서, 공정 도중 웨이퍼를 대기에 노출시키지 않음으로서 차후 나노 크기의 신뢰도가 높은 가공 공정 및 생산 비용 감소에 매우 유리하다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (15)

  1. 실리콘으로 이루어진 패턴전사 대상물을 준비하는 단계;
    상기 패턴전사 대상물에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계; 및
    상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 패턴전사 대상물을 제거하는 단계를 포함하는 것을 특징으로 하는 건식 리소그라피 방법.
  2. 제1항에 있어서, 상기 반응이온식각 공정은 3∼300 mTorr 압력의 Cl2반응 기체를 바탕으로 플라즈마를 생성하여 이온화한 후 상기 패턴전사 대상물에 입사시켜 선택적으로 식각하는 것임을 특징으로 하는 건식 리소그라피 방법.
  3. 제2항에 있어서, 상기 반응이온식각 공정은 상기 패턴전사 대상물을 0∼1000℃의 온도로 가열하면서 수행하는 것을 특징으로 하는 건식 리소그라피 방법.
  4. 제1항에 있어서, 상기 전자선은 가속 전압을 2∼200 kV 범위로, 조사량을 0.01∼10 Coulomb/㎠ 범위로 하여 조사하는 것을 특징으로 하는 건식 리소그라피방법.
  5. 제1항에 있어서, 상기 전자선은 상기 패턴전사 대상물을 70∼600℃로 가열한 후 조사하는 것을 특징으로 하는 건식 리소그라피 방법.
  6. 제1항에 있어서, 상기 전자선의 조사는 전자선 직접 묘화법(e-beam direct lithography) 또는 전자선 투영 묘화법(e-beam projection lithography)을 사용하는 것을 특징으로 하는 건식 리소그라피 방법.
  7. 제1항에 있어서, 상기 패턴전사 대상물은 실리콘 기판인 것을 특징으로 하는 건식 리소그라피 방법.
  8. 제1항에 있어서, 상기 패턴전사 대상물은 반도체 기판 상에 증착된 실리콘막인 것을 특징으로 하는 건식 리소그라피 방법.
  9. 제8항에 있어서, 상기 실리콘막은 화학기상증착 방법으로 형성하고, 1∼500 nm 두께로 증착하는 것을 특징으로 하는 건식 리소그라피 방법.
  10. 제1항에 있어서, 상기 패턴전사 대상물은 반도체 기판 상의 절연막 상에 증착된 실리콘막인 것을 특징으로 하는 건식 리소그라피 방법.
  11. 제10항에 있어서, 상기 실리콘막은 화학기상증착 방법으로 형성하고, 10∼500 nm 두께로 증착하는 것을 특징으로 하는 건식 리소그라피 방법.
  12. 반도체 기판 상에 절연막을 증착하는 단계;
    상기 절연막 상에 실리콘막을 증착하는 단계;
    상기 실리콘막에 대하여 남아 있기를 원하는 부분에 전자선을 선택적으로 조사하는 단계; 및
    상기 전자선이 조사된 부분과 상기 전자선이 조사되지 않은 부분의 식각 속도차를 이용한 반응이온식각 공정을 실시하여 전자선이 조사되지 않은 부분의 상기 실리콘막을 제거하는 단계를 포함하는 것을 특징으로 하는 게이트 패턴 형성방법.
  13. 제12항에 있어서, 상기 실리콘막은 화학기상증착 방법으로 형성하고, 10∼500 nm 두께로 증착하는 것을 특징으로 하는 게이트 패턴 형성방법.
  14. 제12항에 있어서, 상기 절연막으로 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), LaAlO3막, HfSiO4막, HfO2막, ZrO2막, ZrSiO4막 또는 Al2O3막을 사용하는 것을 특징으로 하는 게이트 패턴 형성방법.
  15. 제12항에 있어서, 상기 절연막은 1∼100 nm의 두께로 형성하는 것을 특징으로 하는 게이트 패턴 형성방법.
KR10-2002-0061073A 2002-10-07 2002-10-07 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 KR100523839B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0061073A KR100523839B1 (ko) 2002-10-07 2002-10-07 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
US10/329,545 US20040067627A1 (en) 2002-10-07 2002-12-27 Dry lithograpy method and method of forming gate pattern using the same
JP2002382013A JP2004134720A (ja) 2002-10-07 2002-12-27 ドライリソグラフィ法およびこれを用いたゲートパターン形成方法
CNB021542643A CN1263096C (zh) 2002-10-07 2002-12-31 干光刻法及用其形成栅图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0061073A KR100523839B1 (ko) 2002-10-07 2002-10-07 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20040031933A true KR20040031933A (ko) 2004-04-14
KR100523839B1 KR100523839B1 (ko) 2005-10-27

Family

ID=32040993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0061073A KR100523839B1 (ko) 2002-10-07 2002-10-07 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법

Country Status (4)

Country Link
US (1) US20040067627A1 (ko)
JP (1) JP2004134720A (ko)
KR (1) KR100523839B1 (ko)
CN (1) CN1263096C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747625B1 (ko) * 2005-08-31 2007-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 제조시 포토리소그래피 방법 및 패턴 생성 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791252B1 (ko) 2011-04-22 2017-10-27 마퍼 리쏘그라피 아이피 비.브이. 리소그래피 머신들의 클러스터를 위한 네트워크 아키텍처 및 프로토콜
JP5846046B2 (ja) * 2011-12-06 2016-01-20 信越化学工業株式会社 レジスト保護膜材料及びパターン形成方法
JP5516557B2 (ja) * 2011-12-06 2014-06-11 信越化学工業株式会社 レジスト保護膜材料及びパターン形成方法
CN106299123B (zh) * 2016-10-11 2019-03-15 北京科技大学 一种图案化有机电极pedot:pss的方法
CN111308867A (zh) * 2020-02-25 2020-06-19 上海华力集成电路制造有限公司 光刻胶剥离去除方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992000601A1 (en) * 1990-06-27 1992-01-09 Fujitsu Limited Method of manufacturing semiconductor integrated circuit and equipment for the manufacture
KR920010433B1 (ko) * 1990-07-10 1992-11-27 금성일렉트론 주식회사 자기정렬 방식에 의한 전하 촬상소자의 제조방법
JPH0697522A (ja) * 1990-11-30 1994-04-08 Internatl Business Mach Corp <Ibm> 超伝導材料の薄膜の製造方法
US5460693A (en) * 1994-05-31 1995-10-24 Texas Instruments Incorporated Dry microlithography process
US5756154A (en) * 1996-01-05 1998-05-26 Motorola, Inc. Masking methods during semiconductor device fabrication
US5780362A (en) * 1996-06-04 1998-07-14 Wang; Qingfeng CoSi2 salicide method
US6261938B1 (en) * 1997-02-12 2001-07-17 Quantiscript, Inc. Fabrication of sub-micron etch-resistant metal/semiconductor structures using resistless electron beam lithography
US5924000A (en) * 1997-09-19 1999-07-13 Vanguard International Semiconductor Corporation Method for forming residue free patterned polysilicon layer containing integrated circuit structures
KR100270908B1 (ko) * 1998-02-19 2000-12-01 노건일 진공리소그래피공정및레지스트박막
KR100272517B1 (ko) * 1998-02-25 2000-12-01 김영환 반도체 소자의 마스크 제조 방법
US6258732B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Method of forming a patterned organic dielectric layer on a substrate
TW478033B (en) * 1999-02-26 2002-03-01 Applied Materials Inc Improved dry photolithography process for deep ultraviolet exposure
US6284637B1 (en) * 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
JP4834897B2 (ja) * 2000-05-02 2011-12-14 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
JP2002198525A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747625B1 (ko) * 2005-08-31 2007-08-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 제조시 포토리소그래피 방법 및 패턴 생성 방법

Also Published As

Publication number Publication date
KR100523839B1 (ko) 2005-10-27
CN1489184A (zh) 2004-04-14
JP2004134720A (ja) 2004-04-30
US20040067627A1 (en) 2004-04-08
CN1263096C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
US4919749A (en) Method for making high resolution silicon shadow masks
EP0686999B1 (en) Pattern formation in the fabrication of microelectronic devices
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
JP2016541119A (ja) 直流重ね合わせフリーズ
US6579809B1 (en) In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
JP2000091318A (ja) 半導体装置の製造方法
US20030165747A1 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
US6218084B1 (en) Method for removing photoresist layer
US6566269B1 (en) Removal of post etch residuals on wafer surface
TW200305064A (en) Mask and its manufacturing method, manufacturing method of semiconductor device
US6171940B1 (en) Method for fabricating semiconductor devices having small dimension gate structures
US5310621A (en) Semiconductor photolithography with superficial plasma etch
WO2007116362A1 (en) Method of manufacturing a semiconductor device
US5904552A (en) Method of resistless patterning of a substrate for implantation
JPH0281426A (ja) 半導体装置の製造方法
US6492278B2 (en) Method of manufacturing semiconductor device
JPS63133629A (ja) 集積回路装置の製造方法
CN106206284B (zh) 改进型蚀刻工艺
US20160049605A1 (en) Method for manufacturing an organic electronic device and organic electronic device
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR19990045457A (ko) 이온 충격 공정을 견디기 위해 화학 처리된포토레지스트
JP2003068615A (ja) 転写マスクブランクス、その製造方法、転写マスク、その製造方法及び露光方法
KR100383762B1 (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee