CN107112212B - 使用接枝聚合物材料图案化基底 - Google Patents

使用接枝聚合物材料图案化基底 Download PDF

Info

Publication number
CN107112212B
CN107112212B CN201580070433.7A CN201580070433A CN107112212B CN 107112212 B CN107112212 B CN 107112212B CN 201580070433 A CN201580070433 A CN 201580070433A CN 107112212 B CN107112212 B CN 107112212B
Authority
CN
China
Prior art keywords
spacers
spacer
substrate
mandrels
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580070433.7A
Other languages
English (en)
Other versions
CN107112212A (zh
Inventor
安东·J·德维利耶
杰弗里·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107112212A publication Critical patent/CN107112212A/zh
Application granted granted Critical
Publication of CN107112212B publication Critical patent/CN107112212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Abstract

与使用常规自对准多重图案化和顺序光蚀刻沉积图案化方法相比的用于在较小尺寸下产生子分辨率沟槽、接触开口、线和其他结构的图案化方法。本文中的技术包括使用已经被改性以提供几乎没有或没有蚀刻抗性(快速蚀刻)的接枝聚合物材料的图案化。接枝聚合物材料作为间隔物材料沉积在具有心轴的基底上。间隔物材料选择性地附着至心轴表面，而不附着至下层的露出部分。间隔物材料也附着到特定长度使得形成侧壁间隔物。用填充材料填充间隔物之间的开口，然后蚀刻由接枝材料制成的侧壁间隔物，由此产生反间隔物。可以结合蚀刻转移到记忆层和/或使用额外的浮雕图案来产生多种特征。

Description

使用接枝聚合物材料图案化基底
相关申请的交叉引用
本申请要求于2014年12月22日提交的题为“Patterning a Substrate UsingGrafting Polymer Material”的美国临时专利申请号62/095,365的权益，其通过引用整体并入本文。
背景技术
本发明涉及包括集成电路的微制造以及使半导体基底图案化中所涉及的过程的微制造。
在材料加工方法(例如光刻)中，产生图案化层通常涉及将辐射敏感性材料(例如光致抗蚀剂)的薄层施加到基底的上表面上。将该辐射敏感性材料转化为可用于将图案蚀刻或转移至基底上的下层中的图案化掩模。辐射敏感性材料的图案化通常涉及使用例如光刻系统通过辐射源通过中间掩模(reticle)(和相关的光学器件)曝光到辐射敏感性材料上。这种曝光在辐射敏感性材料内产生可随后显影的潜在图案(latent pattern)。显影是指溶解和移除部分辐射敏感性材料以产生拓扑(topographic)图案或浮雕图案。例如，显影可以包括使用显影溶剂移除辐射敏感性材料的辐照区域(如在正性光致抗蚀剂的情况下)或未辐照区域(如在负性抗蚀剂的情况下)。然后，浮雕图案可以作为掩模层起作用。
发明内容
用于将辐射或光的图案露出于基底上的常规光刻技术具有限制所露出的特征的尺寸和限制所露出的特征之间的间距(pitch)或间隔的多种挑战。由于使用光刻曝光可行的有限分辨率，已引入多种方法来以超过曝光工具可以可靠地提供的分辨率图案化膜。这些技术被称为双重图案化、间距倍增(间距密度倍增精确)或子分辨率(sub-resolution)图案化。这些方法可以允许以间距比常规光刻技术目前可能的更小的间距图案化较小特征。
图案化用于推进集成电路(IC)制造节点的相对小沟槽、接触孔和狭缝接触结构正在变得依赖自对准多重图案化(SAMP)方案、通过并入多个单独图案化工艺(包括光刻、蚀刻和沉积单元处理步骤)和/或通过并入EUV(远紫外)光刻的引入。
对于制造相对小沟槽的示例情况而言，SAMP应用可以具有多个单元处理步骤，包括：抗蚀剂线结构的光刻图案化，可选地将图像转移到下面的硬掩模，使间隔物材料沉积在心轴上方，执行离开沿着心轴的侧壁延伸的间隔物的选择性间隔物打开(spacer-open)蚀刻以及用被选择为对间隔物具有指定蚀刻选择性(或蚀刻抗性)的材料填充被间隔物覆盖的心轴，回蚀刻或使覆盖材料平坦化以露出间隔物材料，然后进行移除间隔物材料但将心轴和填充材料留在基底上的选择性蚀刻，由此留下通过间隔物材料的沉积所限定的沟槽图案。
本文公开的技术包括用于产生相对于常规自对准多重图案化(SAMP)和顺序光刻蚀沉积(LELE......)多重图案化方法具有显著改进的子分辨率沟槽、接触开口、线和其他结构的图案化方法。本文中的技术包括使用接枝聚合物材料的图案化，所述接枝聚合物材料被选择为与其它材料相比几乎没有或没有蚀刻抗性的组合物。该材料可用于产生具有快速和选择性蚀刻的经沉积的间隔物，并且可以并入反间隔物(anti-spacer)流程中。常规地，或者通过使用选择性附着至心轴而不附着至下层或底层(floor)材料的组合物的旋涂工艺沉积间隔物材料。可以通过聚合物长度控制附着至心轴的间隔物材料的厚度，由此控制CD。然后可以将外涂(overcoat)材料旋涂或以其他方式沉积。移除间隔物材料之后，基底限定了用于继续加工或转移成为下面目标层的图案。
一个实施方案包括在基底上形成图案的方法。该方法包括提供具有位于在目标层上的心轴的基底。心轴包含第一材料，目标层包含第二材料。选择第二材料以与第一材料化学上不同。将间隔物材料沉积在基底上。间隔物材料选择性地附着至心轴的露出表面而不附着至目标层的露出表面。结果是产生至少形成在心轴的侧壁上具有基本均匀厚度的间隔物。然后将填充材料沉积在基底上。填充材料填充由心轴的侧壁上的间隔物材料所限定的空间。填充材料通过所限定的空间接触目标层。填充材料与间隔物的侧壁上的间隔物形成垂直界面。填充材料包括第三材料。然后移除间隔物，导致填充材料和心轴一起限定组合的图案。然后，该组合的图案可作为图案转移的掩模起作用，或用于连续图案化工艺和结构形成。
当然，为了清楚起见，已经呈现了如本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序进行。另外，尽管本文中的各个不同特征、技术、构造等可在本公开内容的不同地方中进行讨论，但其意图是，每个概念可彼此独立或彼此组合地执行。因此，本发明可以以许多不同的方式实施和考虑。
注意，该发明内容部分不详细说明本公开内容或要求保护的发明的每个实施方案和/或增加的新方面。相反，该发明内容仅提供不同实施方案的初步讨论和与常规技术相比具有新颖性的相应点。对于本发明和实施方案的另外细节和/或可能的观点，读者可以参考如下进一步讨论的本公开内容的详细内容部分和相应的附图。
附图说明
通过参照结合附图考虑的以下详细说明，本发明的多个实施方案及其许多伴随优点的更全面的理解将变得显而易见。附图不必按比例绘制，而是将重点放在示出特征、原理和概念上。
图1至图7是示出根据本文的实施方案的用于图案化基底的工艺步骤的基底段的截面示意图。
图8至图11是示出根据本文的实施方案的用于图案化基底的工艺步骤的基底段的截面示意图。
图12至图17是示出根据本文的实施方案的用于图案化基底的工艺步骤的基底段的截面示意图。
具体实施方式
本文公开的技术包括用于产生相对于常规自对准多重图案化(SAMP)和顺序光蚀刻沉积(LE重复)多重图案化方法具有显著改进的子分辨率沟槽、接触开口、线和其他结构的图案化方法。本文中的技术包括使用已被改性以提供几乎没有或没有蚀刻抗性的接枝聚合物材料的图案化。这种材料可以描述为快速蚀刻接枝聚合物。该材料可用于产生包括选择性蚀刻沉积的反间隔物的一种或更多种新工艺。这种反间隔物应用提供了图案化工艺，其中可以在成本、时间和粗糙度显著降低的情况下产生子分辨率沟槽、接触和狭槽接触结构。在边缘布置误差、线边缘粗糙度和局部/全局临界尺寸均匀性方面的最终图案化性能与SAMP相一致，但总体复杂度和成本较低。与常规的EUV曝光工艺相比，与这种快速蚀刻接枝聚合物和反间隔物方法相关的这些性能指标极大地改进了加工能力。
本文中的方法可以应用于多种图案化方案，包括“反间隔物”图案化流程。通常，当在心轴的侧壁上形成间隔物时，移除心轴并且然后将侧壁间隔物用作将图案转移到下层中的掩模，从而在下层中形成线。在反间隔物流程中，在心轴上形成侧壁间隔物(一般通过酸扩散(acid diffusion)至填充材料或心轴材料中或者酸从填充材料或心轴材料中扩散出来的去保护)，填充材料位于间隔物的非心轴侧，并且然后在将图案转移到下层之前移除间隔物本身。因此，之前由间隔物占据的空间现在限定了转移至下层中的图案，因此是术语反间隔物。该反间隔物流程至少用于在下层中产生相对较窄的沟槽。本文中的技术包括选择性附着至心轴(例如预先图案化的心轴)的蚀刻选择性间隔物材料的接枝和/或沉积(反间隔物流程)。具有间隔物材料的基底选择性附着至心轴—而不附着至下层材料—然后用填充材料外涂覆或者使填充材料沉积在其上，所述填充材料的蚀刻选择性(蚀刻抗性)不同于间隔物材料(反间隔物材料)，但不一定不同于心轴材料的蚀刻选择性。示例性间隔物材料可以包括可以对光致抗蚀剂、有机平面化层、无定形碳等具有高选择性的旋涂聚合物组合物。这种旋涂聚合物组合物可以包括将接枝或附着至心轴材料的表面而不形成与目标层材料类似的附着的官能团。
然后可以对基底进行蚀刻以剥离覆盖间隔物和心轴图案的任何覆盖层(over-burden)直到至少间隔物材料被露出。因为间隔物材料相对于心轴和填充材料的蚀刻速率显著更大，一旦间隔物材料被露出，则间隔物材料被快速移除，导致具有由现在移除的间隔物材料所限定的图案的图案化层。这种图案通常是沟槽，这种沟槽可以产生在位于图案下方的目标层中。在该过程中所产生的沟槽导致由间隔物材料的聚合物长度和/或用于间隔物材料的沉积方法(例如，如果通过化学气相沉积(CVD)或原子层沉积(ALD)沉积)控制的临界尺寸(CD)。剩余的心轴和填充材料仅需要具有相对于彼此的蚀刻抗性，以便可选地将沟槽图案转移到更合适的硬掩模材料或下面记忆层中用于后续重新组合和/或图案逆转。可以扩展反间隔物工艺以便通过并入如上所述的类似方法、使用俯视图中的交叉图案(elevationally crossed pattern)和/或使用下面描述的附加加工技术来产生接触和狭槽接触图案。
为了方便描述本文中的实施方案，以下描述将主要描述狭槽接触结构的图案化。本领域技术人员将容易地理解其他结构的应用以及对于其他图案化方案的所附修改。现在参照图1，示意图示出了与本文中的方法一起使用的示例性基底100的截面段。基底100包括位于目标层107上的心轴110，所述目标层107反过来位于一个或更多个下层105上。基底100可包括硅晶片，例如微制造中使用的那些，用于制造集成电路、数字显示器等。使用多种技术可以对心轴110进行图案化或制造。选择心轴材料使得心轴包含第一材料并且目标层107包含第二材料，其中第二材料与第一材料化学上不同。换言之，如果目标层107被当作“底层”，则与目标层相比，底层上的心轴结构具有不同的化学组成使得某些材料与心轴不同反应。选择使得心轴向可以选择性附着特定间隔物材料提供接枝或附着表面。因此，心轴将提供狭槽接触结构的内侧。注意，在本文中化学上不同不需要不同的原子组成，而是可以包括提供不同表面特性的不同结合或晶体结构。
心轴可以由各种各样的材料构成。心轴可以由氧化物、氮化物、金属、氧化物覆盖的光致抗蚀剂、硬化光致抗蚀剂和硅构成。心轴材料可以是硬度值大于基于聚合物的光致抗蚀剂材料的硬度值的材料。如果选择光致抗蚀剂用作心轴材料，则可以包括一些附加的加工以改进有效性，例如通过使光致抗蚀剂材料对任何后续光刻曝光不敏感。可以在具有交叉图案的实施方案中执行后续光刻曝光。存在多种技术来处理光致抗蚀剂材料以硬化、脱敏或以其他方式制备用于后续处理。例如，向上部含硅电极施加负电流直流电力可以产生用于光致抗蚀剂硬化的弹道电子(ballistic electron)束，并且还沉积氧化膜用于额外的保护。这种电子束固化可以使光致抗蚀剂交联以防止额外的酸生成。其他处理可以包括用于交联的真空紫外线(VUV)曝光。另一种选择是化学外涂或渗透以使光致抗蚀剂不受去保护的影响。
如果心轴材料与目标层材料相似或相同，则可以进行心轴的表面处理以产生不同于目标层表面的附着表面。例如，心轴可以具有溅射到表面上的薄氧化物沉积。或者，可以进行原子层沉积(ALD)以改变表面性质。可以使用其他基于等离子体的处理来改变露出的心轴材料的表面能，以便后续选择性附着。
在提供、产生或以其他方式接收基底之后，间隔物材料沉积在基底上，结果是间隔物材料选择性地附着至心轴的露出的表面，而不附着至目标层的露出(未被覆盖)的表面。这种选择性沉积导致形成在心轴表面(包括心轴的侧壁)上的基本均匀厚度的间隔物。图2是示出附着至心轴110的间隔物材料的示例性结果。表面117指示附着表面，其也可以标记为接枝表面。在表面117上，间隔物材料附着至心轴。注意，表面117不出现在间隔物和目标层107的界面处。在界面位置处间隔物可以与目标层117的一部分接触，但是与在表面117处附着至心轴110相比不具有与目标层107的化学附着。
存在使间隔物材料沉积在基底上的几种选择。一种选择包括使间隔物材料作为液体沉积在基底上。这可以是旋涂沉积。例如，给定基底可以在涂覆室中旋涂同时间隔物材料沉积在基底上。旋转作用使间隔物材料跨越基底表面以覆盖基底。与心轴相接触的间隔物材料附着至心轴表面。仅将保留附着至心轴表面的聚合物，而剩余的间隔物材料可以使用湿法移除例如溶剂剥离和湿法显影除去。这种旋涂聚合物沉积可以被称为定向化学外涂，其是施用旨在选择性地附着至一种材料而不附着至另一种材料的组合物。用于使间隔物材料沉积的替代技术包括化学气相沉积(CVD)和原子层沉积(ALD)。选择对心轴和后续填充材料具有蚀刻选择性的经ALD或CVD沉积的材料。ALD和CVD材料几乎不能选择性接枝，因此使用这些材料可以涉及共形沉积，之后是间隔物打开蚀刻。
在一些实施方案中，间隔物材料的沉积可以包括选择聚合物大小和回转半径，从而导致预定厚度的间隔物材料附着至心轴。可以选择聚合物长度为1.0纳米至20纳米的这种间隔物材料。换言之，给定间隔物材料的聚合物长度可以直接确定选择性地附着至心轴的间隔物的厚度。也可以使用大于20纳米的聚合物长度，尽管这样的长度会导致聚合物彼此折叠，由此产生不均匀或可变的厚度。
间隔物材料可以具有蚀刻抗性值小于心轴和填充材料的蚀刻抗性值的组合物。换言之，当执行蚀刻过程时，将以心轴和填充材料移除的速率的至少两倍的速率蚀刻(移除)间隔物或间隔物材料。在一些实施方案中，选择大西(Ohnishi)参数值大于心轴和填充材料两者的大西参数的间隔物材料。大西参数是给定材料的蚀刻抗性的量度。可以通过抗蚀剂组合物的大西参数来估计湿法蚀刻抗性或干法蚀刻抗性。大西参数可以定义为：(N/(Nc-No))，其中N表示原子总数，Nc表示碳原子数，并且No表示氧原子数。因此，具有高碳含量的光致抗蚀剂在氧等离子体反应离子蚀刻(RIE)下较具有高氧含量的光致抗蚀剂用作更好的蚀刻掩模。当大西参数小时，获得优异的干法蚀刻能力，例如，大西参数等于或小于4.0的抗蚀剂组合物具有好的蚀刻抗性，而小于2.5的值表示高蚀刻抗性。例如，高碳含量聚合物如聚(羟基-苯乙烯)的大西参数(蚀刻速率)为约2.5，而含氧聚合物如聚(甲基丙烯酸甲酯)的大西参数为约5.0。存在的任何环结构也可有助于高蚀刻抗性，因此，大西参数为约3.0和更大的材料几乎没有或没有蚀刻抗性。
在下一步骤中，将填充材料沉积在基材上，结果是填充材料填充由在心轴的侧壁上的间隔物材料限定的空间。换言之，侧壁间隔物与任何其他开口之间的空间填充有填充材料。填充材料通过所限定的空间，即在具有进入目标层的开口内接触目标层(或可以与目标层相接触)。填充材料与隔离物的侧壁上的间隔物形成垂直界面(与附着至心轴的间隔物侧壁相对)。填充材料包括第三材料，图3示出了填充材料130沉积的示例性结果。注意填充材料至少填充间隔物之间的空间132。在大多数实施方案中，特别是当使用旋涂沉积沉积时，填充材料可以覆盖间隔物和心轴。在一些实施方案中，有机旋涂硬掩模材料如聚苯乙烯型聚合物可以作为填充材料(覆盖层膜)沉积。
其他实施方案可以包括含硅抗反射涂层或无定形碳材料。填充材料可以在间隔物材料被移除之后限定狭槽接触结构的外边缘，仅留下心轴和填充材料。填充材料对间隔物材料和对心轴结构之间的目标层具有蚀刻选择性。使填充材料沉积可导致基底上的平坦表面，如图3所示。控制沉积导致该平表面有益于后续的加工例如将光致抗蚀剂膜施加在平坦表面上。在一些实施方案中，填充材料选择可以基于将来自次级曝光步骤的光最小化反射回到上覆光致抗蚀剂中，和/或可以向上覆光致抗蚀剂提供抗反射特性。
在下一步骤中，间隔物从基底中移除，导致填充材料和心轴一起限定组合的图案(浮雕图案)。移除间隔物可以包括以大于心轴材料和填充材料的蚀刻速率两倍的蚀刻速率刻蚀间隔物材料使用蚀刻化学品执行蚀刻。注意，蚀刻速率可以取决于材料选择而高于该量。在典型的流程中，在移除间隔物之前一些覆盖层填充材料被移除。因此，移除间隔物可以包括执行至少在间隔物的上表面上方从基底中移除材料的平坦化过程。该移除可以将材料移除下到心轴的上表面，例如，如果心轴作为化学机械抛光(CMP)停止材料起作用。对于非研磨平面化处理而言，毯式蚀刻(blanket etch)过程可以将填充材料蚀刻下到间隔物或者间隔物的顶部表面。或者，平面化过程包括执行将填充材料从填充材料的顶部表面至少溶解下到间隔物材料的顶部表面的酸扩散过程。换言之，可以执行苗条过程(slim-backprocess)以将填充材料拉下来至少与间隔物齐平或甚至凹进间隔物的下方。在一个替代实例中，可以使用365nm光致抗蚀剂作为填充材料(导致覆盖层)然后将其在365nm波长下整片曝光(flood expose)，以选择性地显影掉填充材料的覆盖层部分。该平面化步骤的示例性结果示于图4中。
利用露出在基底上的间隔物，然后可以选择性地移除间隔物，例如通过使用基于等离子体的蚀刻过程，其使用对间隔物有选择性的化学物质以比心轴和剩余填充材料的任何蚀刻更高的速率移除间隔物材料。这导致组合的图案，图5显示了这种组合的图案与所移除的间隔物的描述。注意在这种组合的图案化中，由心轴和填充材料限定的空间具有相对窄的CD，其可以由间隔物材料的聚合物长度控制，因此，用于图案转移的沟槽可以从约1纳米至20纳米的长度产生，其尺寸小于常规光刻扫描仪系统的分辨率。
在产生该组合的图案之后，然后组合的图案可被转移到目标层107中，如图6所示。然后，可以移除心轴110和填充材料130。示例性结果如图7所示。图7可以表示一组最终经图案化的结构、用于后续蚀刻的硬掩模、待与后续图案组合的记忆图案等等。
因此，在移除间隔物之后，组合的图案可以用于图案转移。在另一些实施方案中，然而，组合的图案可用于化合物图案化。图8和图9示出了移除间隔物120以产生前述组合的图案。此时，技术可以包括在组合的图案上沉积平坦化层，将光致抗蚀剂膜沉积在平坦化层上，以及执行形成具有组合的图案的俯视图中的交叉图案的光刻图案化工艺。通常，第二或上部图案中的线或特征通常垂直于第一图案(组合的图案)中的沟槽或线延伸。通过俯视图中互相交叉，每个图案可以在基底的不同水平/层上，但是从垂直视图或基底的工作表面的方向性蚀刻透视图看，图案具有看起来彼此交叉并且在后续定向蚀刻期间组合的特征。因此，即使两个图案没有物理相交，从垂直于基底的工作表面的透视图可以看出相交。例如，与线性开口装置相交的矩形开口意味着下层或目标层只能被看作是待蚀刻的线段。在另一个实例中，如果两个沟槽俯视图中相互交叉，则会产生方形的相交。
因此，后续步骤可以包括用辐射敏感性材料(例如光致抗蚀剂)的层覆盖组合的图案，然后在辐射敏感性材料的层中使曝光图案显影。图10示出了辐射敏感性材料140覆盖基底的结果。曝光图案可以通过光刻法产生，其中使曝光图案显影产生露出(暴露)组合的图案的部分的第二掩模。然后第二掩模和组合的图案一起限定俯视图中的交叉图案。示例性结果示于图11中。
因此，例如，次级光致抗蚀剂可以涂覆在剩余的填充材料的顶上并成像以形成垂直于先前由间隔物占据的空间延伸的沟槽。这种附加的曝光(辐射)步骤强调通过以下方式处理任何光致抗蚀剂心轴的益处：电子束固化、离子注入、VUV曝光、等离子体处理、化学浸渗过程等，以使心轴对这种后续曝光步骤不敏感/不受影响。例如，当通过显影可溶性材料打开垂直沟槽时，该显影可以露出填充材料和心轴材料的一部分。
可以使用蚀刻步骤来选择性地清除间隔物(间隔物材料)，同时使剩余填充材料最小蚀刻并且使心轴最小蚀刻。如果间隔物材料本质上是有机的(与填料和心轴材料一起)，例如定向自组装(DSA)的定向化学外涂形式，则间隔物材料的大西参数可以被定义为具有相对于常规有机膜例如光致抗蚀剂或有机平面化层(OPL)旋涂硬掩模膜的快速蚀刻特性。蚀刻到目标层的图案的面积可以是反间隔物“跑道”和由第二光致抗蚀剂涂层所限定的沟槽的相交区域。然后这种相交区域可以限定一对具有高度可控的临界清晰度(definition)的狭槽接触形状的结构。例如，可以通过第二光刻步骤的沟槽宽度来限定主轴。对于常规193nm光刻而言，示例性沟槽的用于单个曝光过程的大小可以为40nm，但是可以通过干法蚀刻修整和/或后续化学处理进一步降低到20nm。除了第二曝光以外，通过并入SAMP过程可以将主轴进一步调整更低。次轴可以通过间隔物材料本身的聚合物大小和回转半径来限定，其对于旋涂型应用可以范围小至约1.0nm，并且对于原子层沉积加工而言低于1.0nm。
如图11所示，例如用于狭缝接触的俯视图中组合的图案然后可以被转移到下面的目标层(其可以是硬掩模)，并且然后转移到剩余的心轴，填充材料和第二光致抗蚀剂可以被选择性地剥离掉，在记忆硬掩模膜中暴露精确限定的狭槽接触结构。
图12至图17示出了与图8-图11所示的相似的流程。两个流程之间的差异是在图8至图11中，在沉积用于后续图案化的光致抗蚀剂或其他平坦化层之前，移除间隔物。因此，在图8至图11的实施方案中，平面化材料基本上填充了以前由间隔物材料所占据的空间。相比之下，图12至图17描绘了其中在移除间隔物材料之前施加辐射敏感性层的工艺流程(图13)。在该流程中，使露出的图案显影从而露出下面基底的一部分，包括露出间隔物120的段，如图14所示。此时，可以蚀刻露出的间隔物(同时经覆盖的间隔物保留在基底上)，从而产生俯视图中组合的图案，其可以限定狭槽、接触和其他掩模结构，如图15所示。然后可以将该组合的图案转移到目标层107(图16)中，然后可以移除掩模层(图17)。
因此，本文中的技术可以提供显著优点，例如，与常规地通过SAMP加工和通过顺序单个光刻蚀沉积过程形成子分辨率狭槽接触、接触和沟槽结构相比，这样的技术改进了总体处理复杂性和成本。其他益处包括降低边缘布置误差，改进改进线边缘粗糙度，与EUV光刻能力相比改进临界尺寸控制以及顺序单个光刻蚀刻沉积工艺。并入可以选择性地附着或附接到心轴材料但是不附着到心轴所在的目标层的快速蚀刻的聚合物膜，能移除用于间隔物材料的间隔物打开蚀刻步骤。此外，可以限定给定的反间隔图案直到单元处理结束，因此允许使用任何类型的填充膜。本文中的技术可以通过可以控制为约1.0nm的物理聚合物大小来限定沟槽、接触或狭槽接触特征的临界尺寸、大小。这转化为最终图案的总体临界尺寸均匀性。另外，聚合物尺寸不会对其上形成的心轴的尺寸和间距产生影响，因此也不存在最终沟槽或接触图案的掩模误差因素、通程间距(through-pitch)和线性效应。
在前述说明书中，已陈述了具体细节，例如处理系统的具体几何结构和其中使用的各种组分和过程的描述。然而，应当理解，本文的技术可以在偏离这些具体细节的其他实施方案中实践，并且这样的细节是出于解释而不是限制的目的。已参照附图对本文公开的实施方案进行了描述。类似地，出于解释的目的，已陈述了具体的数字、材料和构造以提供全面的理解。尽管如此，实施方案可以在没有这些具体细节的情况下实施。具有基本上相同的功能结构的部件以相同的附图标记表示，因此可省略任何冗余的描述。
各种技术已被描述为多个独立的操作以帮助理解各个实施方案。描述的顺序不应解释为暗示这些操作必须依赖顺序。实际上，这些操作无需以呈现的顺序进行。所描述的操作可以以不同于所述实施方案的顺序进行。在另外的实施方案中可以进行各种附加的操作和/或可以省略所描述的操作。
如本文使用的“基底”或“目标基底”一般是指根据本发明被加工的对象。基底可包括器件，特别是半导体或其他电子器件的任何材料部分或结构，并且可以是例如基础基底结构，如半导体晶片、中间掩模，或者基础基底结构(例如薄膜)上或上覆的层。因此，基底不限于图案化或未图案化的任何特定的基础结构、下层或上覆层，而在于预期包括任何这样的层或基础结构以及层和/或基础结构的任意组合。本说明书可参照特定类型的基底，但这只为了说明的目的。
本领域技术人员还应理解，可以对上述技术的操作做出许多改变但仍实现本发明的相同目的。这样的改变旨在被本公开内容的范围所涵盖。因此，本发明的实施方案的前述说明不旨在限制。而是，对本发明的实施方案的任何限制均在以下权利要求书中给出。

Claims (19)

1.一种在基底上形成图案的方法，所述方法包括：
提供具有位于目标层上的心轴的基底，所述心轴包含第一材料，所述目标层包含第二材料，所述第二材料与所述第一材料化学上不同；
使间隔物材料沉积在所述基底上，所述间隔物材料选择性地附着至所述心轴的露出表面而不附着至所述目标层的露出表面，致使间隔物至少形成在所述心轴的侧壁上，其中所述间隔物具有均匀的厚度；
使填充材料沉积在所述基底上，所述填充材料填充由所述心轴的侧壁上的所述间隔物所限定的空间，所述填充材料通过所述限定的空间接触所述目标层，所述填充材料在所述间隔物的侧壁上形成与所述间隔物的垂直界面，所述填充材料包含第三材料；以及
移除所述间隔物，导致所述填充材料和所述心轴保留在所述基底上并且一起限定组合的图案，
其中选择大西参数值大于所述心轴和所述填充材料两者的大西参数的所述间隔物材料，其中所述大西参数被定义为：(N/(Nc-No))，其中N表示原子总数，Nc表示碳原子数，No表示氧原子数。
2.根据权利要求1所述的方法，其中使所述间隔物材料沉积包括使所述间隔物材料作为液体材料沉积在所述基底上。
3.根据权利要求2所述的方法，其中使所述间隔物材料沉积包括旋转所述基底使得所述间隔物材料覆盖所述基底。
4.根据权利要求1所述的方法，其中使所述间隔物材料沉积包括通过原子层沉积(ALD)或化学气相沉积(CVD)使所述间隔物材料沉积。
5.根据权利要求1所述的方法，其中使所述间隔物材料沉积包括选择聚合物大小和回转半径，导致预定厚度的间隔物材料附着至所述心轴。
6.根据权利要求5所述的方法，其中使所述间隔物材料沉积包括选择聚合物长度为1纳米至20纳米的间隔物材料。
7.根据权利要求1所述的方法，其中选择蚀刻抗性值小于第一材料和所述填充材料的蚀刻抗性值的所述间隔物材料。
8.根据权利要求1所述的方法，其中所述填充材料是含硅抗反射涂层材料或无定形碳。
9.根据权利要求1所述的方法，其中移除所述间隔物包括以大于所述第一材料和所述填充材料的蚀刻速率两倍的蚀刻速率蚀刻所述间隔物，使用蚀刻化学品执行蚀刻过程。
10.根据权利要求1所述的方法，其中移除所述间隔物包括执行至少在所述间隔物的上表面的上方从所述基底中移除材料的平坦化过程。
11.根据权利要求10所述的方法，其中执行所述平坦化过程包括执行将填充材料从所述填充材料的顶部表面溶解至至少所述间隔物的顶部表面的酸扩散过程。
12.根据权利要求1所述的方法，还包括：将所述组合的图案转移至所述目标层。
13.根据权利要求1所述的方法，还包括：使平坦化层沉积在所述组合的图案上、使光致抗蚀剂膜沉积在所述平坦化层上以及执行形成具有所述组合的图案的俯视图中的交叉图案的光刻图案化工艺。
14.根据权利要求1所述的方法，还包括：
用辐射敏感性材料的层覆盖所述组合的图案；以及
使辐射敏感性材料的层中的曝光图案显影，所述曝光图案已通过光刻产生，其中使所述曝光图案显影产生露出所述组合的图案的部分的第二掩模，所述第二掩模和所述组合的图案一起限定俯视图中的交叉图案。
15.根据权利要求1所述的方法，还包括在使间隔物材料沉积之前，用导致所述间隔物材料在与所述心轴的露出表面接触时附着至所述心轴的所述露出表面的处理对所述心轴的所述露出表面进行改性。
16.根据权利要求1所述的方法，其中所述第一材料的硬度值大于基于聚合物的光致抗蚀剂材料的硬度值。
17.根据权利要求1所述的方法，其中所述第一材料选自氧化物、氮化物、金属、氧化物覆盖的光致抗蚀剂、硬化光致抗蚀剂和硅。
18.根据权利要求1所述的方法，其中所述第一材料是图案化的光致抗蚀剂材料。
19.根据权利要求18所述的方法，其中提供具有心轴的所述基底包括使光致抗蚀剂材料的层光刻曝光并显影，接着弹道电子处理和硅溅射沉积，导致氧化物层形成在所述光致抗蚀剂的露出表面上。
CN201580070433.7A 2014-12-22 2015-12-17 使用接枝聚合物材料图案化基底 Active CN107112212B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462095365P 2014-12-22 2014-12-22
US62/095,365 2014-12-22
PCT/US2015/066462 WO2016106092A1 (en) 2014-12-22 2015-12-17 Patterning a substrate using grafting polymer material

Publications (2)

Publication Number Publication Date
CN107112212A CN107112212A (zh) 2017-08-29
CN107112212B true CN107112212B (zh) 2021-03-12

Family

ID=56130279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580070433.7A Active CN107112212B (zh) 2014-12-22 2015-12-17 使用接枝聚合物材料图案化基底

Country Status (5)

Country Link
US (1) US9595441B2 (zh)
KR (1) KR102310834B1 (zh)
CN (1) CN107112212B (zh)
TW (1) TWI608292B (zh)
WO (1) WO2016106092A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056265B2 (en) 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
EP3539154A4 (en) 2016-11-08 2020-06-03 Applied Materials, Inc. GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS
US10340135B2 (en) * 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US9881794B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
TW201839897A (zh) 2017-02-22 2018-11-01 美商應用材料股份有限公司 自對準接觸圖案化之臨界尺寸控制
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US11022886B2 (en) * 2017-05-17 2021-06-01 Taiwan Semiconductor Manufacturing Co,, Ltd. Bottom-up material formation for planarization
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10795270B2 (en) * 2017-08-25 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of defect inspection
US10770293B2 (en) * 2017-08-29 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
CN110034017A (zh) 2017-12-07 2019-07-19 微材料有限责任公司 用于使金属和阻挡层-衬垫可控凹陷的方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
US20190198325A1 (en) 2017-12-22 2019-06-27 International Business Machines Corporation Extreme ultraviolet (euv) lithography patterning methods utilizing euv resist hardening
TW201939628A (zh) 2018-03-02 2019-10-01 美商微材料有限責任公司 移除金屬氧化物的方法
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
EP3618103A1 (en) * 2018-08-30 2020-03-04 IMEC vzw A patterning method
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11355442B2 (en) 2019-05-10 2022-06-07 International Business Machines Corporation Forming self-aligned multi-metal interconnects
US11841617B2 (en) * 2019-09-19 2023-12-12 Tokyo Electron Limited Method of forming a narrow trench
US20210294148A1 (en) * 2020-03-17 2021-09-23 Tokyo Electron Limited Planarizing Organic Films
US11562908B2 (en) 2020-04-28 2023-01-24 International Business Machines Corporation Dielectric structure to prevent hard mask erosion
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法
US11747733B2 (en) 2021-01-08 2023-09-05 Tokyo Electron Limited Freeze-less methods for self-aligned double patterning
US20220334482A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist top coating material for etching rate control
US11875994B2 (en) * 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels
CN116741626A (zh) * 2022-03-04 2023-09-12 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构
US20230290676A1 (en) * 2022-03-10 2023-09-14 Tokyo Electron Limited Self Aligned Multiple Patterning Method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120282751A1 (en) * 2011-05-04 2012-11-08 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including fine patterns
US20140138800A1 (en) * 2012-11-21 2014-05-22 Semiconductor Manufacturing International Corp. Small pitch patterns and fabrication method
CN105589299A (zh) * 2014-11-07 2016-05-18 罗门哈斯电子材料有限责任公司 用于形成浮雕图像的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065745A (ko) * 2003-12-23 2005-06-30 동부아남반도체 주식회사 반도체 소자의 패턴 형성 방법
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR100994715B1 (ko) * 2008-12-31 2010-11-17 주식회사 하이닉스반도체 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
CN106662816B (zh) * 2014-07-08 2020-10-23 东京毅力科创株式会社 负性显影剂相容性的光致抗蚀剂组合物及使用方法
US10276380B2 (en) * 2014-10-17 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor device fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120282751A1 (en) * 2011-05-04 2012-11-08 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including fine patterns
US20140138800A1 (en) * 2012-11-21 2014-05-22 Semiconductor Manufacturing International Corp. Small pitch patterns and fabrication method
CN105589299A (zh) * 2014-11-07 2016-05-18 罗门哈斯电子材料有限责任公司 用于形成浮雕图像的方法

Also Published As

Publication number Publication date
KR102310834B1 (ko) 2021-10-07
TW201636729A (zh) 2016-10-16
CN107112212A (zh) 2017-08-29
KR20170096195A (ko) 2017-08-23
TWI608292B (zh) 2017-12-11
US9595441B2 (en) 2017-03-14
US20160181100A1 (en) 2016-06-23
WO2016106092A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US9911646B2 (en) Self-aligned double spacer patterning process
US9831117B2 (en) Self-aligned double spacer patterning process
US10103032B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US10347501B2 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
US11107682B2 (en) Method for patterning a substrate using a layer with multiple materials
KR20180049101A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
JP2019514042A (ja) 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
JP6196739B2 (ja) 原子層堆積を用いずに自己整合ダブルパターニングを行う方法
WO2017205136A1 (en) Method for patterning a substrate using a layer with multiple materials
US10083842B2 (en) Methods of sub-resolution substrate patterning
WO2021025806A1 (en) Method for increasing pattern density on a wafer
CN112670168B (zh) 半导体结构的形成方法、晶体管
CN117546271A (zh) 经由使用双层系统的增强无冻结反间隔物形成去除材料覆盖层的方法
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant