TWI585822B - 基板上之接觸窗開口的圖案化方法 - Google Patents

基板上之接觸窗開口的圖案化方法 Download PDF

Info

Publication number
TWI585822B
TWI585822B TW104111574A TW104111574A TWI585822B TW I585822 B TWI585822 B TW I585822B TW 104111574 A TW104111574 A TW 104111574A TW 104111574 A TW104111574 A TW 104111574A TW I585822 B TWI585822 B TW I585822B
Authority
TW
Taiwan
Prior art keywords
layer
patterning
photoresist
substrate
patterned
Prior art date
Application number
TW104111574A
Other languages
English (en)
Other versions
TW201604932A (zh
Inventor
安東Ｊ 德維利耶
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201604932A publication Critical patent/TW201604932A/zh
Application granted granted Critical
Publication of TWI585822B publication Critical patent/TWI585822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

基板上之接觸窗開口的圖案化方法
【相關技術之交互參照】
本申請案主張美國臨時專利申請案第61/977864號之權益，其申請日為2014年4月10日，案名為「基板上之接觸窗開口的圖案化方法」，該案在本發明中以全文加入參考資料。
本發明係關於微製程，微製程包含積體電路的微製程，以及涉及圖案化半導體基板的製程。
在材料的處理方法中(例如微影製程)，要產生圖案化層典型地包含，將輻射敏感性材料薄層(例如光阻劑)塗布到基板的上表面。將該輻射敏感性材料轉變成一圖案化遮罩，其可用於蝕刻或用於轉移圖案至基板下層。輻射敏感性材料的圖案化，通常包含透過倍縮光罩(reticle)及相關的光學元件，將一輻射來源曝光到該輻射敏感性材料上 (使用如微影製程系統)。此曝光在該輻射敏感性材料中產生之後可被顯影出來的潛像。顯影指涉溶解及移除一部分的輻射敏感性材料，而產生拓樸或物理的圖案。例如，顯影可包括使用顯影劑來移除輻射敏感性材料之照射過的區域(就正光阻劑的情況而言) ，或移除未照射過的區域(就負光阻劑的情況而言)。然後該拓樸的圖案可用來作為遮罩層。
各種用於圖案化之薄膜的製備與顯影工作可包括熱處理或烘烤。例如，新塗布的薄膜可能需要塗布後烘烤(post-application bake,PAB)來蒸發溶劑，及/或增加結構剛性或抗蝕刻性。此外，可執行曝光後烘烤(post-exposure bake,PEB)來固定所設定的圖案，進而防止進一步的溶解。用於塗布或顯影基板的製程儀器，典型地包含一或更多的烘烤模組。一些微影製程包含，在晶圓上塗布底部抗反射層(BARC)薄膜；接著塗布光阻劑；然後將該晶圓曝光到光影圖案，係為產生微晶片的處理步驟。BARC為一般放置於基板與光阻劑層之間的薄膜，用以在曝光期間吸收餘留光線。此係為了在曝光期間避免因反射光線而產生毛邊。BARC亦可用於多層曝光物之間，而保護先前已產生的層不被再度曝光。
傳統將輻射或光影圖案曝光到基板上的微影技術有許多挑戰，而限制了曝光特徵部尺寸，以及限制了曝光特徵部之間的節距或間隔。由於使用微影曝光技術可實現的圖形解析度有限，已發展許多薄膜的圖案化方法，而其圖形解析度超越了曝光儀器所能確實提供的圖形解析度。該等方法被稱為雙重曝光(double patterning)、節距放大(更準確來說係節距密度放大(pitch density multiplication))、或次圖案解析度圖案化(sub-resolution patterning)。與當前傳統微影技術所能達成者相比，該等方法可以更小的節距對更小的特徵部進行圖案化。有許多雙重曝光的方法，例如已使用的微影/蝕刻/微影/蝕刻 (LELE)、微影/微影/蝕刻(LLE)、微影/凝結/微影/蝕刻(LFLE)。該等圖案化方法雖然縮小了特徵部尺寸，但仍然具有挑戰。
製造更小特徵部尺寸的一挑戰係需圖案化非常小的接觸窗開口(包括凹槽或伸長型開口)，以供後續的金屬化。例如目前設計的努力方向係期望具有寬度小於約10到30奈米的凹槽型接觸窗。但若只有傳統曝光技術，僅可確實圖案化寬度最小約50到60奈米的開口。然而，揭露於此之技術能夠圖案化具有寬度小於約1奈米的特徵或接觸窗開口。使用該等技術，自然亦可實現範圍在1到50奈米間的寬度。本技術包含雙重圖案化製程。大致而言，本圖案化製程包含，使用二個光阻劑層將成像的線路雙重圖案化而成更小的線路。接下來可加上第三光阻劑層，再次成像，然後蝕刻而產生凹槽型接觸窗開口。本技術之優點為可藉由光阻劑之類型以及曝光後烘烤(PEB)處理來控制接觸窗開口的特定尺寸。
例示性實施例包含基板的圖案化方法。此種圖案化方法可包含些許步驟。接收或提供具有標靶層的一基板，放置圖案轉移層在該標靶層上，以及放置第一光阻劑層在該圖案轉移層上。該第一光阻劑層為界定出拓樸的(物理的)圖案的第一圖案化層。該第一光阻劑層包含溶解度改變劑。放置第二光阻劑層在該第一光阻劑層上而填入該拓樸的圖案中。然後促使生成在該第一圖案化層中的光酸擴散進入該第二光阻劑層中的第一部分。如此之擴散使該第二光阻劑層中的第一部分改變其溶解度。顯影該第二光阻劑層，而移除該第二光阻劑層的第一部分，結果為該第二光阻劑層與該第一光阻劑層共同界定出第二圖案化層。接下來經由第一蝕刻製程將該第二圖案化層轉移到該圖案轉移層。移除該第一光阻劑層與該第二光阻劑層，結果為該圖案轉移層界定出第三圖案化層。
因為光酸的擴散距離控制了各種線路圖案或溝槽的寬度，該第三圖案化層可包含具有非常狹小寬度的該等線路圖案或溝槽。可將平坦化材料填入該第三圖案化層中的溝槽。之後使用另外的光阻劑遮罩來遮蔽該填入後的圖案化層，而只露出該填入後之溝槽中所選擇的的位置。接下來經由一或更多次的蝕刻製程，將此另外的遮蔽的圖案轉移到該標靶層。此種技術可產生凹槽型開口(或其他形狀的開口)，其具有寬度，基本上係小於曝光儀器單獨所能確實產生的寬度。因此，本技術可提供次圖形解析度的凹槽型接觸窗及其他次圖形解析度的特徵。
當然，為了明確性的緣故，已如所述般提出相異步驟之討論順序。整體上，可依任何適合的順序執行該等步驟。此外，雖然相異的各個特徵、技術、設置等，在此可能於本發明的不同地方被討論，吾人意欲各觀念可個別單獨地或彼此結合地去執行。因此，本發明可用許多不同的方式，去實施以及看待。
注意此發明內容段落，未詳細說明每個實施例、及/或本發明或所主張發明的增值地新穎性樣態。替代地，本發明內容僅提供不同實施例的基礎討論，以及超越先前技術的新穎性之對應點。對於本發明與實施例的額外細節及/或可能的觀點，讀者請參考如以下進一步所討論之實施方式部分以及本發明的相應圖式。
本技術包含基板的圖案化方法，該方法包含接觸窗開口的圖案化方法。使用本技術，可產生具有寬度小於將近1奈米的凹槽型接觸窗(凹槽接觸窗)。方法包含產生藉由光酸的擴散距離所界定之溝槽寬度，其係為雙重圖案化流程的一部分。該等溝槽之後可被填入，並可使用獨立式遮罩來隔離溝槽的節段，藉此產生凹槽型接觸窗。然後可沖壓(extrude)該節段，產生預備被金屬化的凹槽型接觸窗開口。該等凹槽型接觸窗開口具有藉由微影曝光技術界定出的長度，以及藉由光酸的擴散距離界定出的寬度。
可使用本技術來圖案化各種特徵、線路，以及接觸窗。換句話說，可使用本圖案化技術來產生電晶體結構、記憶體陣列、凹槽型接觸窗，以及其他與半導體裝置的微製程相關的特徵部。為了便於描述本文之方法，主要以產生凹槽型接觸窗開口作為背景，來描述例示性實施例(凹槽型接觸窗開口用於邏輯及記憶體結構之金屬化)。然而，熟習圖案化技術者將可輕易理解產生凹槽型接觸窗以外的應用。
因此，本技術包含基板的圖案化方法。現參考圖1，接收、提供、或製造具有層或薄膜的堆疊物的一基板105。該基板105包含位於基板105上的標靶層107。注意該基板105在該標靶層107下可包含附加的層或特徵部。放置一圖案轉移層110在該標靶層107上。放置第一光阻劑層111在該圖案轉移層110上。可用慣用技術(例如旋塗)來沉積該第一光阻劑層111。注意使用於此之光阻劑可為任何輻射敏感性材料，包含會對在可見光光譜之外的電磁輻射有反應的材料。
可從各樣類型的材料來選擇各該等層。例如，標靶層107可為低k值(low-k)材料或其他電絕緣性材料。以不作為限制的例子說明，該圖案轉移層110可包含一或更多的材料例如矽、氮氧化矽(SiON)、有機材料、無機材料，以及非晶型碳。亦可選擇該圖案轉移層110具有抗反射之性質，例如藉由使用矽底部抗反射層(Si-BARC)。第一光阻劑層111可為負調光阻劑(negative tone resist ,NTR) 或正調光阻劑(positive tone resist ,PTR)。第一光阻劑層111可包含一溶解度改變劑。該溶解度改變劑可為一光酸產生劑(例如溫度激發產生劑(temperature-activated generator)或溫致產酸劑(temperature acid generator,TAG))。因為加熱該溶解度改變劑到臨界溫度之上會促使光酸在第一光阻劑層111中生成，所以光酸產生劑可為溫度激發性。
根據傳統微影曝光技術，之後可將該第一光阻劑層111曝光到光影或電磁輻射圖案。在微影曝光期間，一潛像會在該第一光阻劑層111中產生。可使用一或更多的顯影劑來顯影該潛像，該顯影劑對應到所選光阻劑的特定類型。舉例來說，可使用四甲基氫氧化銨(tetramethylammonium hydroxide ,TMAH)來溶解並移除部分第一光阻劑層111。
圖2顯示基板疊層的一節段之橫剖面示意圖，呈現微影曝光與顯影的結果。此結果為第一圖案化層131。注意在微影曝光的操作期間，所選溶解度改變劑(沉積在原先的光阻劑層之內或之中)可維持不反應的狀態，因此不參與傳統光阻劑的去保護反應(de-protection)。在一些實施例中，處理流程可從接收已經具有第一圖案化層131的一基板105開始，該第一圖案化層131界定出拓樸的圖案(也就是物理的圖案)。此時，可選擇性地烘烤該第一圖案化層131以硬化光阻劑。
現參考圖3，沉積第二光阻劑層112在該第一圖案化層131上。沉積第二光阻劑層112，使得該光阻劑材料至少部分地填入由第一圖案化層131界定出的溝槽或其他開口中。在典型的實施例中，經由旋塗技術來沉積光阻劑材料，其表示光阻劑將填入且溢過存在的實體結構，而在該第一圖案化層131中存在的結構之上留下些許覆蓋物。
現參考圖4，在沉積了第二光阻劑層112的狀態下，可開始擴散的操作。促使在該第一圖案化層131中生成的光酸擴散進入該第二光阻劑層112中的第一部分，致使該第二光阻劑層112中的第一部分改變其溶解度(相對於一或更多的已知溶劑)。促成此種擴散(光酸擴散進入該第二光阻劑層112中的第一部分)，而結果為光酸擴散進入該第二光阻劑層112中的預設距離121。可藉由選擇特定的光酸產生劑分子量來選擇該預設距離121，而產生在某一溫度下的特定的擴散距離。換句話說，某一光酸擴散進入第二光阻劑層112中的距離，係根據光酸的分子量、烘烤溫度、以及加熱時間而定。促使生成的光酸開始擴散，可包含加熱該第一圖案化層131。加熱該第一圖案化層131可包含加熱至第一預設溫度，而促使該溶解度改變劑在該第一圖案化層131中產生光酸。加熱該第一圖案化層131可包含加熱至第二預設溫度。達到第二預設溫度，而促使在第一圖案化層131中的交鏈劑變更該第一圖案化層131，使得第一圖案化層131不可再被特定光阻顯影劑溶解。使用交鏈劑有助於防止光酸改變該第一圖案化層131本身的溶解度。
注意可在本圖案化方法的許多階段中產生光酸。例如，可在加熱期間(為了促成擴散)產生光酸，如此光酸的產生與光酸的擴散幾乎同時。選擇性地，可在光酸擴散操作之前產生光酸。例如，在緊接著圖2之前或之後的步驟生成光酸。該生成的光酸將留在光阻劑中直到再次加熱。
在上述範例中，可在光酸擴散時激發交鏈劑。在其他實施例中，可在沉積第二光阻劑層112之前或擴散開始之前激發該交鏈劑。注意使用交鏈劑係可取捨的。使用交鏈劑可藉由使用相異的溶劑及光阻劑組合來取代。例如，可使用負調顯影劑相容性光阻劑(negative tone developer compatible resist)，因為此種選擇可提供強化的光阻劑，亦可提供使用不同的顯影劑種類(不參與第一光阻劑層的溶解)之選擇。在另一範例中，光阻劑亦可為以醇類為基底，而在其之後使用負調顯影劑相容性光阻劑。因此，在一組合中可使用交鏈劑，而在另一組合中，藉由使用針對第二圖案化層之不同的溶劑系統，可利用顯影劑的非相容性來清洗該第一圖案化層。
因此，其他實施例中，可在沉積該第二光阻劑層112之前激發該溶解度改變劑，使得該溶解度改變劑在第一光阻劑層131中產生光酸。激發該溶解度改變劑可包括加熱該基板。可經由多種技術來完成加熱，例如傳導加熱(conductive heating)、 對流加熱(convection heating)、雷射應用( laser application) ，以及電磁輻射應用(electromagnetic radiation application)等等。選擇性地，激發該溶解度改變劑亦可包括硬化該第一光阻劑層131，使得該光阻劑不可再被特定顯影劑溶解。此種硬化可包括激發交鏈劑。在一些實施例中，可選擇該溶解度改變劑為具有一激發溫度，該激發溫度係高於交鏈劑的激發溫度。此表示在光酸生成而有機會對該第一光阻劑進行去保護(de-protect)之前，該加熱激發之步驟可結合交鏈劑硬化光阻劑之步驟。
圖4B顯示擴散部分的放大節段。如可以見得的，光酸從第一圖案化層131向外擴散進入該第二光阻劑層112中。光酸根據分子量、溫度，以及烘烤時間，而擴散已知深度或距離。該光酸去保護(de-protect)的第二光阻劑層112的部分大致為矩形，在第一光阻劑二側邊以及其上方(去保護任何覆蓋物)。
接下來，顯影該第二光阻劑層112，使得該第二光阻劑層112的第一部分被移除，結果為該第二光阻劑層與該第一光阻劑層共同界定出第二圖案化層132，如圖5所示。經由例如蝕刻操作，將該第二圖案化層132轉移到圖案轉移層110，結果為該圖案轉移層110如今界定出第三圖案化層133，如圖6所示。移除任何該第一光阻劑層111與該第二光阻劑層112的殘留部分，結果為該圖案轉移層110界定出第三圖案化層133，如圖7所示。
本處理流程的一優點為，相較於原先藉由微影成像操作所產生的線路，可製造出非常狹小的溝槽。該等溝槽可使用於多種應用中，例如用於製造將於下方描述的凹槽型接觸窗。在上述流程中，藉由光酸的擴散距離來界定該等狹小溝槽的臨界尺寸，且該等擴散距離可精確地控制在奈米(或甚至奈米的十分之一)等級的某一數字。此時，可執行任何後續應用流程或雙重處理流程。
一有益的後續應用，為製造凹槽型接觸窗。使用該等狹小溝槽來製造凹槽型接觸窗包含另外的圖案化與遮蔽步驟。現參考圖8，可沉積一平坦化層142在該第三圖案化層133上，使得在第三圖案化層133上界定出來的開口被填入。該平坦化層142可沉積作為覆蓋層，不只填入界定出來的溝槽，亦覆蓋第三圖案化層133的結構。該平坦化層142可包括抗反射層，且可包括有機材料與無機材料。在一些實施例中，可根據該第三圖案化層133相對於該平坦化層142的蝕刻選擇比，來選擇平坦化層142的材料。以特定例子說明，若第三圖案化層133為含矽抗反射層，則可選擇該平坦化層142為有機抗反射層。
在圖9中，沉積第三光阻劑層113在該平坦化層142上。然後可將該第三光阻劑層113曝光到電磁輻射圖案，使得一潛像117在該第三光阻劑層113中產生，如圖10所示。然後顯影該潛像117或曝光圖案，使得該第三光阻劑層113產生界定出一拓樸或物理的圖案的第四圖案化層134，如圖11所示。
接下來可執行第二蝕刻製程，來蝕刻該平坦化層142透過第四圖案化層134而暴露的部分。此蝕刻製程使用一化學品，其蝕刻該平坦化層142的暴露部分，但不實質地蝕刻第三圖案化層113的暴露部分，如圖12A所示。圖12B顯示已蝕刻的圖12A中特定基板的節段之立體圖。注意此時已界定出狹小的凹槽型開口，而可以將其轉移到下層。經由分離式蝕刻操作或連續式蝕刻操作可完成此種轉移，其中可調整任何相應的化學品或蝕刻參數。一旦完成此蝕刻操作，凹槽型接觸窗開口就被轉移到標靶層107之中，如圖13所示。標靶層107上任何在蝕刻製程中未被消耗的殘留層，之後皆可被移除，而留下如圖14A與圖14B呈現的圖案化的標靶層107，圖14A與圖14B呈現一對界定的凹槽型接觸窗開口155。
圖15到20為示意頂視圖，描繪先前敘述的製程的簡化版本。圖15對應到圖8，只是為了方便，未顯示完整地覆蓋第三圖案化層133的平坦化層142。換句話說，圖15呈現了第一材料界定出被第二材料填入的非常狹小的溝槽。可藉由依循如同圖1到7的描述中所述的處理流程，來產生該等溝槽。
圖16對應到圖9，其中已將第三光阻劑層113沉積在基板之上，而覆蓋下層。在完成任何塗布後烘烤步驟後，可藉由例如使用微影曝光儀器，將該第三光阻劑層113曝光到輻射圖案。此曝光步驟產生潛像117，其可為基板上之特定位置上的具體形狀，具有改變的溶解度，如圖17所示。
接下來執行光阻劑顯影步驟，溶解並移除第三光阻劑層113中由曝光圖案界定出來的部分。圖18顯示此種光阻劑顯影步驟之結果。注意此光阻劑顯影步驟顯露下層線路的特定節段。換句話說，除了如從頂視圖所見的暴露出來的選定部分之外，多數的下層線路都被第三光阻劑層113遮蔽。在暴露了該等線路的節段的情況下，可執行蝕刻製程，而將暴露的線路的節段掘出(exhumes)或蝕刻掉。此可包含蝕刻穿過該平坦化層142並蝕刻進到該標靶層107中。圖19顯示蝕刻穿過該兩層的結果，通過遮罩層疊層，可以見到該基板105的節段。之後可移除任何在蝕刻製程中未被消耗的殘留層，結果為由標靶層107界定出來的凹槽型接觸窗開口155，如圖20所示。
在前述中，已闡述具體細節，例如處理系統的具體幾何形狀，以及使用於此的多種元件與製程的敘述。然而，應瞭解本技術可在其他相異於該等具體細節的實施例中實行，且此類細節係用於解釋而非用於限制。本文所揭露之實施例已參考隨附圖式而描述。同樣地為了解釋，已提出具體數字、材料、以及形構，來提供全面性理解。然而，亦可實行實施例而毋須該等具體細節。用相似參考符號表示具有實質上相同功能性作用的元件，故省略了任何多餘的敘述。
多個技術被描述成許多分離的操作，以幫助了解該多個實施例。不應將敘述順序解釋為係意指該等操作必須按照順序。事實上，該等操作不需按呈現的順序執行。可依不同於上述實施例的順序執行上述操作。在其他實施例中，可實行多種額外的操作及／或省略上述操作。
使用於此之「基板」或「目標基板」，一般係指涉根據本發明而被處理的物件。該基板可能包括裝置的任何材料的部分或結構，特別係半導體或其他電子裝置，例如，該基板可為基座基板結構，例如半導體晶圓、光罩、或者疊加或在基座基板結構上的層(例如薄膜)。因此，基板不限於任何特定的基座結構、表面下的或疊加的層、圖案化或未圖案化的，相反的，吾人認為其包含任何此種層或基板結構，以及任何層及／或基板結構的結合。本敘述可能指涉特定類型的基板，但僅為例示性目的。
熟悉本技藝者亦能了解上方解釋的技術的操作，可做出多種變化，但仍達到本發明的相同目標。吾人意欲本發明的範圍涵蓋該等變化。因此，吾人意欲本發明之實施例的前述不受限制。相反地，對本發明的實施例的任何限制都呈現在下列申請專利範圍中。
105‧‧‧基板
107‧‧‧標靶層
110‧‧‧圖案轉移層
111‧‧‧第一光阻劑層
112‧‧‧第二光阻劑層
113‧‧‧第三光阻劑層
117‧‧‧潛像
121‧‧‧預設距離
131‧‧‧第一圖案化層
132‧‧‧第二圖案化層
133‧‧‧第三圖案化層
134‧‧‧第四圖案化層
142‧‧‧平坦化層
155‧‧‧凹槽型接觸窗開口
關於本發明的多種實施例以及許多伴隨的好處，藉由參考結合隨附圖式而考量的下列詳細說明，其更完整的認識將立即變得明顯。該等圖式未必按比例繪製，相反地，其重點在於描繪特徵、原則和概念。
圖1根據本文描述之實施例，係將要被圖案化的例示性基板疊層之一示意橫剖面側視圖。
圖2根據本文描述之實施例，係潛像被顯影後的例示性基板之一示意橫剖面側視圖。
圖3根據本文描述之實施例，係沉積第二光阻劑層後的例示性基板之一示意橫剖面側視圖。
圖4A根據本文描述之實施例，係光酸擴散後的例示性基板之一示意橫剖面側視圖。
圖4B根據本文描述之實施例，係光酸擴散後的例示性基板之一示意橫剖面放大側視圖。
圖5根據本文描述之實施例，係顯影擴散的部分後的例示性基板之一示意橫剖面側視圖。
圖6根據本文描述之實施例，係將結合的光阻劑圖案轉移到下方的層後的例示性基板之一示意橫剖面側視圖。
圖7根據本文描述之實施例，係在移除光阻劑層後，具有圖案化層的例示性基板之一示意橫剖面側視圖。
圖8根據本文描述之實施例，係填入拓樸的圖案後的例示性基板之一示意橫剖面側視圖。
圖9根據本文描述之實施例，係沉積第三光阻劑層後的例示性基板之一示意橫剖面側視圖。
圖10根據本文描述之實施例，係曝光到輻射圖案後的例示性基板之一示意橫剖面側視圖。
圖11根據本文描述之實施例，係第三光阻劑層被顯影後的例示性基板之一示意橫剖面側視圖。
圖12A根據本文描述之實施例，係蝕刻填入的線路之暴露部分後的例示性基板之一示意橫剖面側視圖。
圖12B根據描述於此之實施例，為蝕刻填入的線路之暴露部分後的例示性基板之示意立體圖。
圖13根據本文描述之實施例，係轉移暴露與蝕刻後的線路到標靶層後的一例示性基板之示意橫剖面側視圖。
圖14A根據本文描述之實施例，係移除標靶層上的圖案化層後的例示性基板之一示意橫剖面側視圖。
圖14B根據本文描述之實施例，係移除標靶層上的圖案化層後的例示性基板之一示意立體圖。
圖15根據本文描述之實施例，係填入線路的拓樸圖案後的例示性基板之一示意頂視圖。
圖16根據本文描述之實施例，係沉積第三光阻劑層後的例示性基板之一示意頂視圖。
圖17根據本文描述之實施例，係曝光到輻射圖案後的例示性基板之一示意頂視圖。
圖18根據本文描述之實施例，係顯影第三光阻劑層後的例示性基板之一示意頂視圖。
圖19根據本文描述之實施例，係蝕刻填入的線路之暴露部分以及蝕刻標靶層後的例示性基板之一示意橫剖面頂視圖。
圖20根據本文描述之實施例，係移除界定出接觸窗開口的標靶層上的圖案化層後的例示性基板之一示意頂視圖。
105‧‧‧基板
107‧‧‧標靶層
133‧‧‧第三圖案化層
134‧‧‧第四圖案化層
142‧‧‧平坦化層

Claims (19)

  1. 一種基板的圖案化方法，該方法包含：接收一基板，該基板具有一標靶層、放置在該標靶層上的一圖案轉移層、以及放置在該圖案轉移層上的一第一光阻劑層，該第一光阻劑層為界定出拓樸的圖案的一第一圖案化層，該第一光阻劑層包含一溶解度改變劑；沉積第二光阻劑層在該第一圖案化層上；促使生成在該第一圖案化層中的光酸擴散進入該第二光阻劑層中的第一部分，使得該第二光阻劑層中的第一部分改變其溶解度；顯影該第二光阻劑層，使得該第二光阻劑層的第一部分被移除，結果為該第二光阻劑層與該第一光阻劑層共同界定出第二圖案化層；經由第一蝕刻製程將該第二圖案化層轉移到該圖案轉移層中，並移除該第一光阻劑層與該第二光阻劑層，結果為該圖案轉移層界定出第三圖案化層；以及沉積一平坦化層在該第三圖案化層上，使得在該第三圖案化層中界定出來的開口被填入。
  2. 如申請專利範圍第1項之基板的圖案化方法，其中該平坦化層包括一抗反射層。
  3. 如申請專利範圍第1項之基板的圖案化方法，其中該平坦化層包括一有機材料。
  4. 如申請專利範圍第1項之基板的圖案化方法，更包含：沉積一第三光阻劑層在該平坦化層上，並顯影曝光圖案，使得該第三光阻劑層產生界定出拓樸的圖案的第四圖案化層。
  5. 如申請專利範圍第4項之基板的圖案化方法，更包含：執行第二蝕刻製程，蝕刻該平坦化層中透過第四圖案化層而暴露的部分，此蝕 刻製程使用一化學品，該化學品蝕刻該平坦化層的暴露部分，但實質上不蝕刻該圖案轉移層的暴露部分。
  6. 如申請專利範圍第5項之基板的圖案化方法，其中選擇該化學品以蝕刻有機材料，但實質上不蝕刻含矽材料。
  7. 如申請專利範圍第5項之基板的圖案化方法，更包含：將該第三圖案化層的暴露部分轉移到該標靶層。
  8. 如申請專利範圍第1項之基板的圖案化方法，其中促使生成在第一圖案化層中的光酸擴散進入該第二光阻劑層中的第一部分之步驟，造成光酸擴散進入該第二光阻劑層中一預設距離。
  9. 如申請專利範圍第1項之基板的圖案化方法，其中促使生成在第一圖案化層中的光酸擴散進入該第二光阻劑層中的第一部分之步驟，包含加熱該第一圖案化層。
  10. 如申請專利範圍第9項之基板的圖案化方法，其中加熱該第一圖案化層包含加熱至第一預設溫度，促使該溶解度改變劑在該第一圖案化層中產生光酸。
  11. 如申請專利範圍第9項之基板的圖案化方法，其中加熱該第一圖案化層包含加熱至第二預設溫度，促使在該第一圖案化層中的交鏈劑變更該第一圖案化層，使得該第一圖案化層不可再被特定光阻顯影劑溶解。
  12. 如申請專利範圍第1項之基板的圖案化方法，更包含在沉積該第二光阻劑層之前激發該溶解度改變劑，使得該溶解度改變劑在該第一光阻劑層中產生光酸。
  13. 如申請專利範圍第12項之基板的圖案化方法，其中激發該溶解度改變劑包括加熱該基板。
  14. 如申請專利範圍第13項之基板的圖案化方法，其中加熱該基 板包括使用選自於由傳導加熱、對流加熱、雷射應用、以及電磁輻射應用組成的群組中的一加熱處理。
  15. 如申請專利範圍第12項之基板的圖案化方法，其中激發該溶解度改變劑包括硬化該第一圖案化層，使得該第一圖案化層不可再被特定顯影劑溶解。
  16. 如申請專利範圍第1項之基板的圖案化方法，其中該溶解度改變劑為一光酸產生劑。
  17. 如申請專利範圍第16項之基板的圖案化方法，其中該光酸產生劑為溫度激發性，加熱該溶解度改變劑到臨界溫度之上會促使光酸生成。
  18. 如申請專利範圍第1項之基板的圖案化方法，其中該圖案轉移層包括選自於由矽、氮氧化矽(SiON)、有機材料、無機材料、以及非晶型碳組成的群組中的材料。
  19. 如申請專利範圍第18項之基板的圖案化方法，其中該圖案轉移層包括一抗反射材料。
TW104111574A 2014-04-10 2015-04-10 基板上之接觸窗開口的圖案化方法 TWI585822B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461977864P 2014-04-10 2014-04-10

Publications (2)

Publication Number Publication Date
TW201604932A TW201604932A (zh) 2016-02-01
TWI585822B true TWI585822B (zh) 2017-06-01

Family

ID=54265671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111574A TWI585822B (zh) 2014-04-10 2015-04-10 基板上之接觸窗開口的圖案化方法

Country Status (5)

Country Link
US (1) US9406526B2 (zh)
JP (1) JP6464413B2 (zh)
KR (1) KR101800996B1 (zh)
TW (1) TWI585822B (zh)
WO (1) WO2015157416A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019169122A1 (en) * 2018-03-02 2019-09-06 Tokyo Electron Limited Method to transfer patterns to a layer
US11295961B2 (en) * 2019-11-27 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
US11682559B2 (en) * 2020-06-11 2023-06-20 Tokyo Electron Limited Method to form narrow slot contacts
US11747733B2 (en) * 2021-01-08 2023-09-05 Tokyo Electron Limited Freeze-less methods for self-aligned double patterning
CN117546271A (zh) * 2021-06-02 2024-02-09 东京毅力科创株式会社 经由使用双层系统的增强无冻结反间隔物形成去除材料覆盖层的方法
TW202318573A (zh) * 2021-08-25 2023-05-01 美商杰米納帝歐股份有限公司 以校正性化學增強的場拼接技術
WO2023028243A1 (en) * 2021-08-25 2023-03-02 Geminatio, Inc. Narrow line cut masking process
CN117916853A (zh) * 2021-08-25 2024-04-19 杰米纳蒂奥公司 多线蚀刻基底的生成
TWI817677B (zh) * 2021-08-25 2023-10-01 美商杰米納帝歐股份有限公司 用於高密度接觸形成之阻劑內製程
TWI830343B (zh) * 2021-08-25 2024-01-21 美商杰米納帝歐股份有限公司 用於局部化學暴露之最佳化技術
US20240085795A1 (en) * 2022-09-13 2024-03-14 Tokyo Electron Limited Patterning a semiconductor workpiece

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US20140004705A1 (en) * 2008-05-02 2014-01-02 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device by using double patterning process which uses acid diffusion

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070004234A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 미세패턴의 형성방법 및 이를 이용한 구조물
US20080261384A1 (en) * 2007-04-18 2008-10-23 United Microelectronics Corp. Method of removing photoresist layer and method of fabricating semiconductor device using the same
US7851135B2 (en) 2007-11-30 2010-12-14 Hynix Semiconductor Inc. Method of forming an etching mask pattern from developed negative and positive photoresist layers
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
JP2014182187A (ja) * 2013-03-18 2014-09-29 Sony Corp レジスト組成物及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US20140004705A1 (en) * 2008-05-02 2014-01-02 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device by using double patterning process which uses acid diffusion

Also Published As

Publication number Publication date
JP6464413B2 (ja) 2019-02-06
TW201604932A (zh) 2016-02-01
KR20160138302A (ko) 2016-12-02
WO2015157416A1 (en) 2015-10-15
US20150294878A1 (en) 2015-10-15
KR101800996B1 (ko) 2017-12-20
JP2017513233A (ja) 2017-05-25
US9406526B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
KR102310834B1 (ko) 그래프팅 중합체 물질의 사용으로 기판의 패턴화
TWI613519B (zh) 負型顯像劑可相容之光阻組成物及其使用方法
TWI595556B (zh) 用於基板圖案化之遮罩的形成方法
KR102462050B1 (ko) 기판 패터닝을 위한 마스크를 형성하는 방법
JP5568015B2 (ja) フォトレジスト組成物および多層フォトレジスト系を用いて多重露光する方法
JP6196739B2 (ja) 原子層堆積を用いずに自己整合ダブルパターニングを行う方法
KR101988193B1 (ko) 화학적 폴리싱 및 평탄화를 위한 방법
JP2018516385A (ja) 基板を平坦化するためのシステム及び方法
JP7371308B2 (ja) 有機膜の平面化法
JP2020092274A (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
JP2023539512A (ja) 半導体膜厚を制御する方法
JP2009139695A (ja) 半導体装置の製造方法
US8138059B2 (en) Semiconductor device manufacturing method
US20220388232A1 (en) Method for removing material overburden via enhanced freeze-less anti-spacer formation using a bilayer system
US11682559B2 (en) Method to form narrow slot contacts
JP2010034551A (ja) 半導体素子のパターンの形成方法