TWI608292B - 使用接枝聚合物材料以便基板圖案化 - Google Patents

使用接枝聚合物材料以便基板圖案化 Download PDF

Info

Publication number
TWI608292B
TWI608292B TW104142873A TW104142873A TWI608292B TW I608292 B TWI608292 B TW I608292B TW 104142873 A TW104142873 A TW 104142873A TW 104142873 A TW104142873 A TW 104142873A TW I608292 B TWI608292 B TW I608292B
Authority
TW
Taiwan
Prior art keywords
pattern
spacer
substrate
mandrel
forming
Prior art date
Application number
TW104142873A
Other languages
English (en)
Other versions
TW201636729A (zh
Inventor
安東 Ｊ 德維利耶
傑佛瑞 史密斯
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201636729A publication Critical patent/TW201636729A/zh
Application granted granted Critical
Publication of TWI608292B publication Critical patent/TWI608292B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Description

使用接枝聚合物材料以便基板圖案化
[相關申請案的交互參照]本申請案主張先申請於2014年12月22日之美國臨時專利申請案第62/095,365號，發明名稱為「Patterning a Substrate Using Grafting Polymer Material」的優先權，該申請案的整體內容併入本說明書中以供參照。
本發明係關於微製程，其包含積體電路的微製程以及涉及使半導體基板圖案化的製程。
在材料處理的方法中(如光微影)，產生圖案化層通常涉及將輻射敏感性材料(如光阻)的薄層塗佈於基板之上表面。該輻射敏感性材料轉變為圖案化遮罩，其可用於蝕刻或將圖案轉移至基板上的下伏層。該輻射敏感性材料之圖案化一般涉及使用如光微影系統，藉由透過初縮遮罩(及相關的光學儀器)使輻射源曝光至該輻射敏感性材料上。該曝光在該輻射敏感性材料內產生之後可被顯影的潛在圖案。顯影指涉將該輻射敏感性材料的一部分溶解及移除，以產生拓樸或起伏圖案。舉例而言，顯影可包含使用顯影劑來移除該輻射敏感性材料經輻射照射之區域(當在正光阻之例子中時)，或未經輻射照射之區域(當在負光阻的例子中時)。該起伏圖案之後可用來作為遮罩層。
用於將輻射圖案或光影圖案曝光至基板的習知微影技術具有許多挑戰，該等挑戰限制曝光之特徵部的尺寸、且限制曝光之特徵部間的節距或間隔。由於使用光微影曝光技術可實現之解析度有限，已發展許多對膜圖案化之方法，而其解析度超越了曝光儀器所能確實提供的解析度。該等方法被稱為雙重圖案化(double patterning)、節距放大(更準確來說係節距密度放大(pitch density multiplication))、或次圖案解析度圖案化(sub-resolution patterning)。與目前習知微影技術所能達成者相比，該等方法可以更小的節距對更小的特徵部進行圖案化。
針對先進積體電路(IC, integrated circuit)製程世代而言，對相當小的溝槽、接觸窗孔洞、及槽孔接觸窗結構進行圖案化因結合自對準多重圖案化(SAMP, self-aligned multiple patterning)方法而逐漸變得可靠，其透過結合多個個別圖案化製程(包含微影、蝕刻、及沉積單元處理步驟)、及/或透過結合極紫外線(EUV, extreme ultraviolet)微影。
對於製造相當小之溝槽的範例情況而言，SAMP應用可具有若干單元處理步驟，其包含：光阻線結構之微影圖案化、(可選)將圖像轉移至下伏的硬遮罩、將間隔物材料沉積於心軸上、執行選擇性之間隔物開放性蝕刻(其留下沿心軸側壁分布的間隔物)、且以選擇為具有相對於間隔物之預定蝕刻選擇性(或抗蝕刻性)的材料來填充以間隔物覆蓋之心軸、回蝕覆蓋之材料或使覆蓋之材料平坦化以暴露間隔物材料、且接著執行移除間隔物材料但在基板上留下心軸與填充物材料的選擇性蝕刻，藉此留下由間隔物材料之沉積作用所界定的溝槽圖案。
本說明書中所揭露之技術包含用於產生次解析度之溝槽、接觸窗開口、線條、及其他結構的圖案化方法，其較習知自對準多重圖案化(SAMP, self-aligned multiple patterning)及序列式微影-蝕刻沉積(LELE…)多重圖案化方法有顯著改善。 本說明書中之技術包含使用接枝聚合物材料來進行圖案化，接枝聚合物材料係經選擇為具有相對於其他材料不具有抗蝕刻性或幾乎無抗蝕刻性之成分。此材料可用於產生具有快速且選擇性之蝕刻作用之沉積間隔物，且可結合至反間隔物流程中。間隔物材料係以習知方式來沉積，或藉由使用選擇性附著至心軸而不附著至下伏層或底層材料之成分的旋轉塗佈製程來沉積。可藉由聚合物長度來控制間隔物材料附著至心軸之厚度，藉此控制臨界尺寸(CD)。之後可將過覆的材料旋塗或以其他方式沉積。在移除間隔物材料之後，基板界定用於待續處理或轉移至下伏目標層中的圖案。
一實施例包含在基板上形成圖案的方法。此方法包含設置具有位於目標層上之心軸的基板。該心軸包含第一材料而該目標層包含第二材料。該第二材料與該第一材料化學性上不同。在該基板上沉積間隔物材料。該間隔物材料選擇性地附著至該心軸之暴露表面而不附著至該目標層的暴露表面。該結果為產生具有至少形成於該心軸之側壁上之實質上均勻厚度的間隔物。之後在該基板上沉積填充物材料。該填充物材料填充由在該心軸之側壁上的該間隔物材料所界定之間隔。該填充物材料透過所界定之間隔而接觸該目標層。該填充物材料在該間隔物之側壁上與該間隔物形成垂直介面。該填充物材料包含第三材料。接著移除該間隔物，造成該填充物材料與該心軸共同界定一結合圖案。此結合圖案之後可作為用於圖案轉移之遮罩，或用於待續之圖案化處理與結構形成。
當然，如本說明書中所描述之不同步驟的論述順序以清楚明確為目的來呈現。一般而言，該等步驟可以任何合適的順序來實施。此外，雖然本說明書中不同的特徵、技術、結構配置等其中各者可論述於本揭露內容中的不同位置，其用意在於各概念可各自獨立執行或互相組合來執行。因此，可以許多不同的方式來實施或考量本發明。
應注意，本發明內容部分不具體說明本揭露內容或所請發明之各實施例及/或漸增新穎態樣。反而，本發明內容僅提供不同實施例之初步討論及優於習知技術之新穎性的對應要點。對於本發明及實施例的額外細節及/或合理觀點，讀者將被導引至本揭露內容之實施方式部分及對應之圖，如以下進一步討論。
本說明書中所揭露之技術包含用於產生次解析度之溝槽、接觸窗開口、線條、及其他結構的圖案化方法，其較習知自對準多重圖案化(SAMP, self-aligned multiple patterning)及序列式微影-蝕刻沉積(LE repeated)多重圖案化方法有顯著改善。本說明書中之技術包含使用接枝聚合物材料來進行圖案化，該接枝聚合物材料已被改質為無抗蝕刻性或幾乎無抗蝕刻性。此類材料可被描述為快速蝕刻接枝聚合物。可使用此材料來產生包含選擇性蝕刻沉積的反間隔物(anti-spacer)之一或更多新的製程。此類反間隔物的應用提供圖案化製程，在該圖案化製程中，可在費用、時間、及粗糙度顯著減少的情況下產生次解析度之溝槽、接觸窗、槽孔接觸窗結構。在邊緣位置誤差、線邊緣粗糙度、及局部/整體臨界尺寸均勻性方面之最終圖案化性能與使用SAMP時一致，但整體複雜度及花費較小。相較於習知極紫外線(EUV)曝光製程，與此快速蝕刻接枝聚合物及反間隔物方法相關聯之該等性能指標大大地改善處理能力。
可將本說明書中之製程應用於包含「反間隔物」圖案化流程的各種圖案化方案。在習知情況下，當間隔物在心軸之側壁上形成，將該心軸移除，而之後將側壁間隔物作為遮罩用於將圖案轉移至下伏層中，藉此形成該下伏層中的線條。在反間隔物流程中，使側壁間隔物在心軸上形成(通常藉由因酸擴散進入、或者離開填充物材料或心軸材料所造成的去保護作用)，將填充物材料設置於該等間隔物之非心軸側上，而接著在將圖案轉移至下伏層前移除該等間隔物本身。因此，先前被該等間隔物所佔據的間隔現界定欲轉移至下伏層中的圖案，此乃用語「反間隔物」。此反間隔物流程至少對於在下伏層中產生相當狹小之溝槽而言係為有用的。本說明書中之技術包含選擇性附著至心軸(例如預圖案化之心軸)之蝕刻選擇性間隔物材料的接枝及/或沉積(反間隔物流程)。具有選擇性附著至心軸(而不附著至下伏層材料)之間隔物材料的基板接著係以填充物材料整面塗佈或者使填充物材料沉積於其上，該填充物材料具有與該間隔物材料(反間隔物材料)之蝕刻選擇性不同、但不須與該心軸材料之蝕刻選擇性不同的蝕刻選擇性(抗蝕刻性)。範例間隔物材料可包含可對光阻、有機平坦化層、非晶碳等具有高度選擇性的旋塗聚合物成分。此類旋塗聚合物成分可包含官能基，該官能基會接枝或附著至心軸材料的表面，而不形成附接於目標層材料的相似附接物。
接著可蝕刻該基板以剝除(strip back)覆蓋該間隔物及心軸圖案的任何過覆物，直至至少使該間隔物材料裸露。由於該間隔物材料具有相對於該心軸及填充物材料顯著較大的蝕刻速率，一旦使該間隔物材料裸露，該間隔物材料會快速地被移除，造成具有由現被移除的間隔物材料所界定之圖案的圖案化層。此圖案通常為溝槽，而因此可在位於該圖案下方之目標層中產生溝槽。在該製程中產生之溝槽會造成一臨界尺寸(CD, critical dimension)，該臨界尺寸係由該間隔物材料的聚合物長度及/或針對該間隔物材料所使用的沉積製程所控制，例如若藉由化學氣相沉積法(CVD, chemical vapor deposition)或原子層沉積法(ALD, atomic layer deposition)來沉積。餘留之心軸及填充物材料僅需具有相對於彼此的抗蝕刻性，以便針對之後的再結合及/或圖案反轉而可選擇地將溝槽圖案轉移至更穩定的硬遮罩材料或下伏記憶層中。可擴展該反間隔物製程，以藉由結合如以上概述之相似方法、使用在正視方向上交叉的圖案、及/或使用以下描述之額外處理技術來產生接觸窗及槽孔接觸窗圖案。
為便於描述本說明書中之實施例，以下敘述將主要描述槽孔接觸窗結構之圖案化。熟習本領域技術者將容易察知其他結構之應用以及伴隨而來之其他圖案化方案的修改。現參照圖1，示意圖繪示與本說明書中之製程一起使用的範例基板100之橫剖面區段。基板100包含位於目標層107上的心軸110，目標層107依序位於一或更多下伏層105上。基板100可包含矽晶圓，例如在微製程中用於生產積體電路、數位顯示器等的該等物。可使用各種技術來將心軸110圖案化或製造心軸110。心軸材料之選擇係使心軸包含第一材料而目標層107包含第二材料，而該第二材料與該第一材料化學性上不同。換言之，若目標層107被視為「地面」，則在該地面上的心軸結構具有不同的化學成分，如此一來某些材料對該心軸相較於該目標層會起不同的反應。選擇係使該心軸提供接枝或附著表面，特定的間隔物材料可選擇性地附接至該表面上。心軸將因此提供槽孔接觸窗結構的內側。應注意，在本說明書中，要造成化學性地不同，並不需要不同的原子組成，但可包含提供不同表面特性的不同鍵結或晶體結構。
心軸可由各式各樣的材料所組成。心軸可由氧化物、氮化物、金屬、以氧化物覆蓋的光阻、硬化光阻、及矽所組成。心軸材料可為具有大於聚合物式光阻材料的硬度值之硬度值的材料。若光阻被選擇作為心軸材料來使用，則可納入一些額外處理以改善成效，例如藉由使光阻材料變得對任何後續微影曝光不敏感。在具有交叉圖案的實施例中可執行後續微影曝光。存在有用以處理光阻材料以硬化、去敏感、或除此之外針對後續處理之預處理的各種技術。例如，將負電流直流功率施加至上部含矽電極可產生用於光阻硬化之彈道電子束，且亦沉積用於額外保護之氧化物膜。此類電子束固化可使光阻交聯以防止額外的酸產生。其他處理可包含用於交聯的真空紫外線(VUV, vacuum ultraviolet)曝光。另一選項為用以使光阻變得不易受到去保護作用影響的化學外覆層或滲透。
若心軸材料與目標層材料相似或相同，則可執行心軸之表面處理以產生不同於目標層表面的附著表面。例如，心軸可存在有薄氧化物沉積物濺射至其表面上。或者可執行原子層沉積(ALD, atomic layer deposition)以改變表面特性。可使用其他電漿式的處理來改變暴露之心軸材料的表面能量以達成後續選擇性附著。
在設置、產生、或除此之外接收基板之後，將間隔物材料沉積於基板上，其結果造成間隔物材料選擇性地附著至心軸之暴露表面，而不附著至目標層的暴露(未遮蓋的)表面。此選擇性沉積造成形成於心軸表面(包含心軸側壁)上、實質上均勻的間隔物厚度。圖2為一範例結果，其顯示附著至心軸110的間隔物材料120。表面117標示附著表面，其亦可稱為接枝表面。在表面117，間隔物材料附著至心軸。應注意，表面117並不出現於間隔物與目標層107的介面。間隔物可與目標層107的部分在介面位置接觸，但相較於在表面117附接至心軸110，該間隔物並不與目標層107產生化學性附接。
存在有在基板上沉積間隔物材料的數個選項。一選項包含在基板上以液體沉積間隔物材料。此可為旋轉塗佈沉積。例如，當間隔物材料沉積於基板上時，給定的基板可在塗覆腔室中進行旋塗。該旋塗作用將間隔物材料塗佈於整個基板表面以覆蓋該基板。接觸心軸的間隔物材料附著至心軸表面。僅有附著至該心軸表面的聚合物會繼續保留，而可使用濕式移除(例如溶劑剝除或濕式顯影)來移除剩餘的間隔物材料。此類旋塗聚合物沉積可被稱為導向化學外覆層，其塗佈一成分，該成分被引導以選擇性地附接至一材料而不附接至另一者。用於沉積間隔物材料的替代技術包含化學氣相沉積(CVD, chemical vapor deposition)及原子層沉積(ALD, atomic layer deposition)。以ALD或CVD沉積的材料係選擇為具有相對於心軸及後續填充物材料的蝕刻選擇性。ALD及CVD材料對於選擇性接枝的能力較弱，而因此使用該等材料可涉及保形沉積，接著再進行間隔物開放性蝕刻。
在若干實施例中，間隔物材料的沉積可包含選擇聚合物之大小及迴旋半徑，其造成附著至心軸之間隔物材料的預定厚度。此類間隔物材料可選擇為具有1.0 奈米與20 奈米之間的聚合物長度。換言之，給定之間隔物材料的聚合物長度可直接決定選擇性地附著至心軸之間隔物厚度。亦可使用大於20 奈米的聚合物長度，不過該類長度會造成聚合物互相折疊在一起，藉此產生非均勻或易變的厚度。
間隔物材料可具有一成分，其具有小於心軸及填充物材料之抗蝕刻值的抗蝕刻值。換言之，當執行蝕刻程序時，將以心軸及填充物材料之移除速率的至少兩倍速率來蝕刻(移除)間隔物或間隔物材料。在若干實施例中，間隔物材料係選擇為具有大於心軸及填充物材料兩者之Ohnishi參數的Ohnishi參數值。Ohnishi參數為給定材料之抗蝕刻性的測度。可藉由阻劑成分的Ohnishi參數來評估濕式或乾式蝕刻之抗蝕刻性。可將Ohnishi參數定義為(N/(Nc−No))，其中N表示原子總數，Nc表示碳原子數，而No表示氧原子數。因此，在氧電漿反應性離子蝕刻(RIE, reactive ion etching)的情況下，相較於具有高氧含量的光阻，具有高碳含量的光阻係作為較佳的蝕刻遮罩。當Ohnishi參數為小的情況下，會獲得極佳的乾式蝕刻能力。例如，具有小於或等於4.0之Ohnishi參數的阻劑成分具有良好的抗蝕刻性，而小於2.5的值表示高抗蝕刻性。例如，高含碳量聚合物(例如聚羥基苯乙烯(poly(hydroxy-styrene)))具有約為2.5的Ohnishi參數(蝕刻速率)，而含氧聚合物(例如聚甲基丙烯酸甲酯(poly(methylmethacrylate)))具有約為5.0的Ohnishi參數。任何環狀結構之存在亦可促成高抗蝕刻性。因此，具有約3.0以上之Ohnishi參數的材料係無抗蝕刻性或幾乎無抗蝕刻性。
在下個步驟中，填充物材料沉積於基板上，其結果造成填充物材料填充由心軸側壁上之間隔物材料所界定的間隔。換言之，側壁間隔物間的間隔及任何其他開口係以填充物材料來填充。填充物材料透過所界定之間隔而接觸(或可接觸)目標層，即，在可接近目標層的開口內。填充物材料在間隔物側壁(與附著至心軸的間隔物側壁反向)上與間隔物形成垂直介面。填充物材料包含由第三材料。圖3顯示填充物材料130沉積作用的範例結果。應注意，填充物材料至少填充間隔物間的間隔132。在大部分實施例中，填充物材料可覆蓋間隔物及心軸，尤其是當使用旋轉塗佈沉積法來沉積時。在若干實施例中，可沉積有機旋塗硬遮罩材料(例如聚苯乙烯型聚合物)來作為填充物材料(過覆膜)。
其他實施例可包括含矽抗反射塗層或非晶碳材料。在間隔物材料被移除而僅留下心軸及填充物材料後，填充物材料可界定槽孔接觸窗結構的外緣。填充物材料具有相對於間隔物材料及心軸結構間之目標層的蝕刻選擇性。沉積填充物材料可造成基板上之平坦表面，如圖3中所描繪。控制沉積作用以造成此平坦表面對於基板處理(例如將光阻膜塗佈於該平坦基板上)而言係為有益的。在若干實施例中，填充物材料之選擇可基於使來自二次曝光步驟之反射回至上覆光阻中的光反射最小化，及/或其可為上覆光阻提供抗反射特性。
在下個步驟中，將間隔物自基板移除，造成填充物材料及心軸共同界定結合圖案(起伏圖案)。移除間隔物可包含使用蝕刻化學作用來執行蝕刻製程，該蝕刻化學作用以大於心軸材料及填充物材料的蝕刻速率之兩倍的蝕刻速率來蝕刻間隔物材料。應注意，依據材料之選擇，蝕刻速率可高於此量。在一般流程中，存在有若干過覆的填充物材料需在移除間隔物前移除。因此移除間隔物可包含執行平坦化製程，其自基板移除至少間隔物的上表面上方的材料。此移除作用可向下移除材料至心軸的上表面，例如若心軸作為化學機械研磨(CMP, chemical mechanical polishing)的停止材料而作用的情況。針對非研磨性平坦化處理，毯覆式蝕刻程序可向下蝕刻掉填充物材料至間隔物或至間隔物的頂表面之下。替代地，平坦化製程包含執行酸擴散製程，其自填充物材料之頂表面向下溶解填充物材料至少至間隔物材料之頂表面。換言之，可執行縮減後移(slim-back)製程以下拉(pull down)填充物材料以至少變得與間隔物齊平或凹入間隔物之下。在替代的實施例中，可使用365 nm的光阻來作為填充物材料(造成過覆物)，之後使其在365 nm的波長下全面曝光以選擇性地顯影而除去該填充物材料的過覆部分。此平坦化步驟的範例結果顯示於圖4中。
於間隔物在基板上顯露的情況下，可接著將該間隔物選擇性移除，例如藉由使用電漿式蝕刻程序，其使用相對於間隔物具選擇性的化學作用，以較心軸及餘留的填充物材料之任何蝕刻更大的速率來移除間隔物材料。此造成結合圖案。圖5顯示此結合圖案在間隔物被移除之情況下的描繪。應注意，在此結合圖案中，由心軸及填充物材料所界定之間隔物具有相當狹小的CD，其可藉由間隔物材料之聚合物長度來加以控制。因此，可產生用於圖案轉移之、其長度自約1-20奈米起算的溝槽，該長度為小於習知光微影掃描系統之解析度的尺寸。
在產生此結合圖案後，可接著將此結合圖案轉移至目標層107中，如圖6中所示。接著可移除心軸110及填充物材料130。範例結果顯示於圖7中。圖7可表示一組最終的圖案化結構、用於後續蝕刻的硬遮罩、待與後續圖案結合的記憶圖案等。
因此，在移除間隔物之後，該結合圖案可用於圖案轉移。然而在其他實施例中，該結合圖案可用於複合圖案化。圖8與圖9繪示如前述之移除間隔物以產生結合圖案的情形。此時，技術可包含在該結合圖案上沉積平坦化層、在該平坦化層上沉積光阻膜、及執行光微影圖案化製程，其中該光微影圖案化製程形成在正視方向上與該結合圖案交叉的圖案。通常，在第二或上部圖案上的線條或特徵部整體而言垂直於第一圖案(結合圖案)中的溝槽或線條。藉由在正視方向上互相交叉，各圖案可位於基板之不同高度/層，但從基板之作用表面的垂直視角或方向性蝕刻之視角來察看，該圖案具有特徵部，其呈現為互相交叉，並在後續方向性蝕刻期間結合。因此，儘管兩圖案實體上並未相交，但存在從垂直於基板之作用表面的視角所察看到的交叉。例如，橫跨線形開口的矩形開口意指，下伏層或目標層僅可被視為待蝕刻線段。在另一範例中，若兩溝槽在正視方向上互相交叉，則將產生方形交叉點。
因此，後續步驟可包含以一層輻射敏感性材料(例如光阻)覆蓋該結合圖案，而接著使該層輻射敏感性材料中的曝光圖案顯影。圖10顯示覆蓋基板之輻射敏感性材料140的結果。可藉由光微影技術來產生該曝光圖案，其中使該曝光圖案顯影會造成第二遮罩，其暴露(顯露)該結合圖案的部分。之後該第二遮罩及該結合圖案共同界定正視方向上交叉的圖案。範例結果顯示於圖11中。
因此，舉例而言，可將二次光阻塗佈而高聳於餘留之填充物材料之上，並使其成像以形成與先前被間隔物所佔據的間隔相垂直之溝槽。為使心軸對此後續曝光步驟不敏感/不受後續曝光步驟影響，此額外的曝光(輻射)步驟強調藉由電子束固化、離子植入、VUV曝光、電漿處理、化學滲透製程等來處理任何光阻心軸的益處。在例如藉由使可溶材料顯影而使垂直溝槽敞開的情況下，此顯影作用可使填充物材料及心軸材料的一部分暴露。
在餘留之填充物材料受到最少蝕刻的情況下及在心軸受到最少蝕刻的情況下，可使用蝕刻步驟來選擇性地清潔間隔物(間隔物材料)。若間隔物材料本質上為有機物(連同填充物及心軸材料)，例如定向之化學保護層形式的定向自組裝(DSA, directed self-assembly)，則可將間隔物材料之Onishi參數定義為具有相對於習知有機物膜(例如光阻或有機平坦化層(OPL, organic planarization layer)旋塗式硬遮罩膜)的快速蝕刻特性。圖案之欲蝕刻直達至目標層的區域可為反間隔物「軌道」之交叉區域及由第二光阻塗層所界定之溝槽。此交叉區域之後可在可高度控制臨界尺寸之分界的情況下界定一對槽孔接觸窗形的結構。舉例而言，可以第二微影步驟的溝槽寬度來界定長軸。對於習知193 nm微影技術而言，針對單一曝光製程，範例溝槽之尺寸可為40 nm，但透過乾式蝕刻之修整及/或後續化學性處理可進一步減小至20 nm。可藉由在第二曝光之外結合SAMP製程來進一步將長軸調整為小很多的情況。可以間隔物材料本身的聚合物之大小及迴旋半徑來界定短軸，其範圍可為小至約1.0 nm(針對旋塗式應用)，而縮小至1.0 nm以下(針對原子層沉積處理)。
如圖11中顯示，之後可將正視方向上結合的圖案(例如槽孔接觸窗)轉移至下伏目標層(其可為硬遮罩)，且接著可將餘留之心軸、填充物材料、及第二光阻選擇性地剝除掉，而顯露出記憶硬遮罩膜中精確界定的槽孔接觸窗結構。
圖12-17繪示如圖8-11中所示之相似流程。兩流程間的差異為，在圖8-11中，在沉積用於後續圖案化之光阻或其他平坦化層之前將間隔物移除。因此，在圖8-11之實施例中，平坦化材料實質上填入先前被間隔物所佔據的間隔。相較之下，圖12-17描繪製程流程，其中在移除間隔物材料(圖13)之前塗佈輻射敏感性層。在此流程中使曝光的圖案顯影，藉此暴露包含間隔物120的暴露區段之下伏基板的一部分，如圖14中所示。此時，可蝕刻暴露的間隔物(而被覆蓋的間隔物仍保留在基板上)，藉此產生正視方向上結合的圖案，其可界定槽孔、接觸窗、及其他遮罩結構，如圖15中所示。之後可將此結合圖案轉移至目標層107中(圖16)，而接著可移除遮罩層(圖17)。
就此而言，本說明書中之技術可提供極大的優勢。舉例而言，此類技術相較於在習知情況下透過SAMP處理及透過序列式個別之微影-蝕刻-沉積製程來形成次解析度的槽孔接觸窗、接觸窗、及溝槽結構而言，改善了整體處理之複雜性及費用。其他益處包含相較於EUV微影技術能力及序列式個別的微影-蝕刻-沉積製程之減少的邊緣位置誤差、改善的線邊緣粗糙度、改善的臨界尺寸控制。結合快速蝕刻聚合物膜(其選擇性地附著或附接至心軸材料但不附著至心軸位於其上之目標層)可達成針對間隔物材料的間隔物開放性蝕刻步驟之移除作用。此外，可界定給定之反間隔物圖案直至單元處理之結尾，因此容許使用任何類型的填充物膜。本說明書中之技術可由可控制成縮小至約1.0 nm的實體聚合物大小來界定溝槽、接觸窗、槽孔接觸窗特徵部的臨界尺寸與大小。此轉變為最終圖案之整體臨界尺寸的均勻性。此外，聚合物之大小並不影響心軸(聚合物形成於其上)的大小及節距，因此不存在遮罩誤差因子、最終溝槽或接觸窗圖案之穿孔節距及線性效果。
在前述說明中已提出特定細節，如處理系統之特定幾何結構、及本說明書中所使用的各種構件與製程之描述。然而應瞭解，在悖離該等特定細節的其他實施例中，仍可實施本說明書中之技術，並且此類細節係以說明為目的而非限制。本說明書中所揭露之實施例已參照隨附之圖來加以描述。同樣地，為了說明之目的，已提出特定的數量、材料、及配置，以提供透徹的理解。儘管如此，在無此類特定細節的情況下仍可實施本發明。具有實質上相同功能性結構的構件以相似的參考符號來表示，因而可省略任何多餘的說明。
各種技術已被敘述為多個分離的操作以幫助了解各種實施例。敘述之順序不應被視為暗指這些操作必須順序相依。更確切地，該等操作並不一定需依出現的順序來執行。可以不同於所敘述之實施例的順序來執行所敘述之操作。在額外的實施例中，可執行各種額外操作，及/或可省略所敘述之操作。
依據本發明，本說明書中所使用之「基板」或「目標基板」一般係指被處理之物件。基板可包含裝置的任何材料部分或結構，特別指半導體或其他電子裝置，且舉例而言，可為基座基板結構，如半導體晶圓、初縮遮罩、或基座基板結構上或覆蓋該基座基板結構之層(如薄膜)。因此，基板並不被限定於任何特定的基座結構、下伏層或上覆層、圖案化或非圖案化，而是意指基板係包含任何此類層或基座基板，及任何層及/或基座基板之組合。該描述可涉及特殊類型之基板，但僅用於說明性之目的。
熟習該領域技術者亦將瞭解，可對以上所說明之技術的操作進行諸多變化並同時仍達到與本發明相同之目的。此類變化係意欲涵蓋於本揭露內容之範圍。就此而言，本發明實施例的上述說明並非意欲限制。確切而言，本發明之實施例的任何限制呈現於以下申請專利範圍中。
105‧‧‧下伏層
107‧‧‧目標層
110‧‧‧心軸
117‧‧‧表面
120‧‧‧間隔物材料/間隔物
130‧‧‧填充物材料
132‧‧‧間隔
140‧‧‧輻射敏感性材料
參照以下連同隨附之圖式一併考量之「實施方式」，將可更加容易地透徹理解本發明之各種實施例及伴隨其中之許多優點。該等圖式並不一定按比例繪製，而是要強調說明其特徵、原則、及概念。
圖1-7依據本說明書中之實施例，係為基板區段的示意性橫剖面圖，其顯示用於圖案化基板的製程順序。
圖8-11依據本說明書中之實施例，係為基板區段的示意性橫剖面圖，其顯示用於圖案化基板的製程順序。
圖12-17依據本說明書中之實施例，係為基板區段的示意性橫剖面圖，其顯示用於圖案化基板的製程順序。
105‧‧‧下伏層
107‧‧‧目標層
110‧‧‧心軸
117‧‧‧表面
120‧‧‧間隔物材料/間隔物

Claims (19)

  1. 一種在基板上形成圖案的方法，該方法包含以下步驟：設置具有位於目標層上之心軸的基板，該心軸包含第一材料而該目標層包含第二材料，該第二材料與該第一材料化學性上不同；在該基板上沉積間隔物材料，該間隔物材料選擇性地附著至該心軸之暴露表面而不附著至該目標層的暴露表面，因而造成間隔物形成，其中該間隔物至少在該心軸之側壁上具有實質上均勻的厚度；在該基板上沉積填充物材料，其填充由在該心軸之側壁上的該間隔物材料所界定之間隔，該填充物材料透過所界定之間隔而接觸該目標層，該填充物材料在該間隔物之側壁上與該間隔物形成垂直介面，該填充物材料包含第三材料；及移除該間隔物，造成該填充物材料與該心軸餘留在該基板上並且共同界定一結合圖案，其中移除該間隔物之該步驟包含使用蝕刻化學作用來執行蝕刻製程，該蝕刻化學作用以大於該第一材料及該填充物材料的蝕刻速率之兩倍的蝕刻速率來蝕刻該間隔物材料。
  2. 如申請專利範圍第1項之在基板上形成圖案的方法，其中沉積該間隔物材料之該步驟包含在該基板上以液體沉積該間隔物材料。
  3. 如申請專利範圍第2項之在基板上形成圖案的方法，其中沉積該間隔物材料之該步驟包含旋轉該基板，而使該間隔物材料覆蓋該基板。
  4. 如申請專利範圍第1項之在基板上形成圖案的方法，其中沉積該間隔物材料之該步驟包含藉由原子層沉積法(ALD)或化學氣相沉積法(CVD)來沉積該間隔物材料。
  5. 如申請專利範圍第1項之在基板上形成圖案的方法，其中沉積該間隔物材料之該步驟包含選擇聚合物之大小及迴旋半徑，其造成附著至該心軸之間隔物材料的預定厚度。
  6. 如申請專利範圍第5項之在基板上形成圖案的方法，其中沉積該間隔物材料之該步驟包含選擇具有1.0奈米與20奈米間之聚合物長度的間隔物材料。
  7. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該間隔物材料係選擇為具有小於該第一材料及該填充物材料之抗蝕刻值的抗蝕刻值。
  8. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該間隔物材料係選擇為具有大於該心軸及該填充物材料兩者之Ohnishi參數的Ohnishi參數值。
  9. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該填充物材料為含矽抗反射塗層或非晶碳。
  10. 如申請專利範圍第1項之在基板上形成圖案的方法，其中移除該間隔物之該步驟包含執行平坦化製程，其自該基板移除至少該間隔物的上表面上方的材料。
  11. 如申請專利範圍第10項之在基板上形成圖案的方法，其中執行該平坦化製程之該步驟包含執行酸擴散製程，其將該填充物材料自該填充物材料之頂表面溶解至至少該間隔物材料之頂表面。
  12. 如申請專利範圍第1項之在基板上形成圖案的方法，更包含將該結合圖案轉至該目標層中。
  13. 如申請專利範圍第1項之在基板上形成圖案的方法，更包含：在該結合圖案上沉積平坦化層、在該平坦化層上沉積光阻膜、及執行光微影圖案化製程，該光微影圖案化製程形成在正視方向上與該結合圖案交叉的圖案。
  14. 如申請專利範圍第1項之在基板上形成圖案的方法，更包含：以一輻射敏感性材料層覆蓋該結合圖案；及使該輻射敏感性材料層中的曝光圖案顯影，該曝光圖案已藉由光微影技術來產生，其中使該曝光圖案顯影會造成暴露該結合圖案之部分的第二遮罩，該第二遮罩及該結合圖案共同界定正視方向上交叉的圖案。
  15. 如申請專利範圍第1項之在基板上形成圖案的方法，更包含：在沉積該間隔物材料之前以一處理將該心軸之暴露表面改質，該處理會造成當該間隔物材料與該心軸之暴露表面接觸時附著至該心軸之暴露表面。
  16. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該第一材料具有大於聚合物式光阻材料之硬度值的硬度值。
  17. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該第一材料係選自由氧化物、氮化物、金屬、以氧化物覆蓋之光阻、硬化光阻、及矽所組成的群組。
  18. 如申請專利範圍第1項之在基板上形成圖案的方法，其中該第一材料為圖案化光阻材料。
  19. 如申請專利範圍第18項之在基板上形成圖案的方法，其中設置具有該心軸之該基板的該步驟包含使一層光阻微影曝光及顯影，其後為彈道電子處理及矽濺射沉積，而造成氧化物層形成於該光阻之暴露表面上。
TW104142873A 2014-12-22 2015-12-21 使用接枝聚合物材料以便基板圖案化 TWI608292B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462095365P 2014-12-22 2014-12-22

Publications (2)

Publication Number Publication Date
TW201636729A TW201636729A (zh) 2016-10-16
TWI608292B true TWI608292B (zh) 2017-12-11

Family

ID=56130279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142873A TWI608292B (zh) 2014-12-22 2015-12-21 使用接枝聚合物材料以便基板圖案化

Country Status (5)

Country Link
US (1) US9595441B2 (zh)
KR (1) KR102310834B1 (zh)
CN (1) CN107112212B (zh)
TW (1) TWI608292B (zh)
WO (1) WO2016106092A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829194B (zh) * 2022-03-04 2024-01-11 中國大陸商長鑫存儲技術有限公司 一種半導體結構的製備方法及半導體結構

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056265B2 (en) 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
WO2018089351A1 (en) * 2016-11-08 2018-05-17 Applied Materials, Inc. Geometric control of bottom-up pillars for patterning applications
US10340135B2 (en) * 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US9881794B1 (en) * 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US11022886B2 (en) * 2017-05-17 2021-06-01 Taiwan Semiconductor Manufacturing Co,, Ltd. Bottom-up material formation for planarization
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10795270B2 (en) * 2017-08-25 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of defect inspection
US10770293B2 (en) * 2017-08-29 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
US20190198325A1 (en) 2017-12-22 2019-06-27 International Business Machines Corporation Extreme ultraviolet (euv) lithography patterning methods utilizing euv resist hardening
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
WO2019236350A1 (en) 2018-06-08 2019-12-12 Micromaterials Llc A method for creating a fully self-aligned via
EP3618103A1 (en) * 2018-08-30 2020-03-04 IMEC vzw A patterning method
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11355442B2 (en) 2019-05-10 2022-06-07 International Business Machines Corporation Forming self-aligned multi-metal interconnects
JP2022548863A (ja) * 2019-09-19 2022-11-22 東京エレクトロン株式会社 狭小トレンチを形成する方法
US20210294148A1 (en) * 2020-03-17 2021-09-23 Tokyo Electron Limited Planarizing Organic Films
US11562908B2 (en) 2020-04-28 2023-01-24 International Business Machines Corporation Dielectric structure to prevent hard mask erosion
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法
US11747733B2 (en) * 2021-01-08 2023-09-05 Tokyo Electron Limited Freeze-less methods for self-aligned double patterning
US20220334482A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Photoresist top coating material for etching rate control
US11875994B2 (en) * 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels
US20230290676A1 (en) * 2022-03-10 2023-09-14 Tokyo Electron Limited Self Aligned Multiple Patterning Method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136630A1 (en) * 2003-12-23 2005-06-23 Kim In S. Methods of forming a pattern for a semiconductor device
US20100167548A1 (en) * 2008-12-31 2010-07-01 Won-Kyu Kim Method for forming fine pattern using quadruple patterning in semiconductor device
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー， インク． 簡易化ピッチダブリング工程
TW201030805A (en) * 2008-11-24 2010-08-16 Micron Technology Inc Methods of forming a masking pattern for integrated circuits
US20120282751A1 (en) * 2011-05-04 2012-11-08 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including fine patterns
US20140138800A1 (en) * 2012-11-21 2014-05-22 Semiconductor Manufacturing International Corp. Small pitch patterns and fabrication method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US8450833B2 (en) 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
KR101989707B1 (ko) * 2014-07-08 2019-06-14 도쿄엘렉트론가부시키가이샤 네거티브톤 현상제 겸용 포토레지스트 조성물 및 이용 방법
US10276380B2 (en) * 2014-10-17 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor device fabrication
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136630A1 (en) * 2003-12-23 2005-06-23 Kim In S. Methods of forming a pattern for a semiconductor device
JP2010527138A (ja) * 2006-04-07 2010-08-05 マイクロン テクノロジー， インク． 簡易化ピッチダブリング工程
TW201030805A (en) * 2008-11-24 2010-08-16 Micron Technology Inc Methods of forming a masking pattern for integrated circuits
US20100167548A1 (en) * 2008-12-31 2010-07-01 Won-Kyu Kim Method for forming fine pattern using quadruple patterning in semiconductor device
US20120282751A1 (en) * 2011-05-04 2012-11-08 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including fine patterns
US20140138800A1 (en) * 2012-11-21 2014-05-22 Semiconductor Manufacturing International Corp. Small pitch patterns and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829194B (zh) * 2022-03-04 2024-01-11 中國大陸商長鑫存儲技術有限公司 一種半導體結構的製備方法及半導體結構

Also Published As

Publication number Publication date
KR102310834B1 (ko) 2021-10-07
CN107112212A (zh) 2017-08-29
TW201636729A (zh) 2016-10-16
US20160181100A1 (en) 2016-06-23
KR20170096195A (ko) 2017-08-23
WO2016106092A1 (en) 2016-06-30
CN107112212B (zh) 2021-03-12
US9595441B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
TWI608292B (zh) 使用接枝聚合物材料以便基板圖案化
TWI582830B (zh) 極紫外光光阻蝕刻耐久性改良及圖案崩塌減輕
US6566280B1 (en) Forming polymer features on a substrate
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
JP2019514042A (ja) 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
JP6196739B2 (ja) 原子層堆積を用いずに自己整合ダブルパターニングを行う方法
US10061199B2 (en) Methods of forming a mask for substrate patterning
KR20180049101A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI595556B (zh) 用於基板圖案化之遮罩的形成方法
KR20180072828A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
KR20170029574A (ko) 네거티브톤 현상제 겸용 포토레지스트 조성물 및 이용 방법
WO2017205136A1 (en) Method for patterning a substrate using a layer with multiple materials
WO2017181057A1 (en) Method for patterning a substrate using a layer with multiple materials
JP2020092274A (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
KR20160083080A (ko) 화학적 폴리싱 및 평탄화를 위한 방법
KR20180131625A (ko) 복수의 재료의 층을 이용하여 기판을 패터닝하는 방법
US6841339B2 (en) Silicon micro-mold and method for fabrication
TWI721231B (zh) 次解析度基板圖案化方法
KR20220039755A (ko) 웨이퍼 상의 패턴 밀도를 증가시키기 위한 방법
TW202314793A (zh) 經由使用雙層系統之增強無凍結反間隔形成移除材料覆蓋層的方法
KR20220034874A (ko) 스핀-온 및 cvd 증착된 유기 막의 평탄화를 위한 방법