TWI632437B - 用於形成凸紋影像的方法 - Google Patents

用於形成凸紋影像的方法 Download PDF

Info

Publication number
TWI632437B
TWI632437B TW104135897A TW104135897A TWI632437B TW I632437 B TWI632437 B TW I632437B TW 104135897 A TW104135897 A TW 104135897A TW 104135897 A TW104135897 A TW 104135897A TW I632437 B TWI632437 B TW I632437B
Authority
TW
Taiwan
Prior art keywords
composition
mask
layer
patterned
coated
Prior art date
Application number
TW104135897A
Other languages
English (en)
Other versions
TW201635049A (zh
Inventor
彼得 特萊弗納斯
飛利浦 胡斯塔德
詹姆士 Ｃ 泰勒
Ｊ 張潔倩
Original Assignee
羅門哈斯電子材料有限公司
陶氏全球科技責任有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅門哈斯電子材料有限公司, 陶氏全球科技責任有限公司 filed Critical 羅門哈斯電子材料有限公司
Publication of TW201635049A publication Critical patent/TW201635049A/zh
Application granted granted Critical
Publication of TWI632437B publication Critical patent/TWI632437B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

在較佳態樣，提供用於形成凸紋影像的方法，其包括：a)提供包含在待圖案化的層上的經圖案化遮罩的半導體基板；b)在所述遮罩上塗覆第一組合物的層，其中所述組合物包括聚合物且將所述層塗佈於所述遮罩的側壁上；c)按鄰近所述遮罩的所述經塗佈側壁的量在所述半導體基板上塗覆第二組合物的層；及d)自所述遮罩的所述側壁移除所述第一組合物，藉此暴露待圖案化的所述層且在所述遮罩側壁與所述第二組合物層之間形成間隙以提供凸紋影像。所述方法在半導體裝置製造中發現有特定適用性。

Description

用於形成凸紋影像的方法
本發明大體上是關於電子裝置的製造。更具體言之，本發明涉及形成光微影圖案的方法。本發明發現在半導體裝置的製造中用於形成高密度微影圖案及特徵的特定用途。
在半導體製造行業中，光阻材料用於將影像轉印至安置在半導體基板上的一或多個底層(如金屬、半導體或介電層)，以及所述基板自身。為了增大半導體裝置的集成密度且允許形成具有奈米範圍中的尺寸的結構，已開發且繼續開發具有高解析度能力的光阻及光微影處理工具。
一種達成半導體裝置中的奈米級特徵大小的方法為在化學放大光阻的曝光期間使用短波長(例如，193nm或更小)的光。浸沒微影有效地增大成像裝置(例如，具有KrF或ArF光源的掃描儀)的透鏡的數值孔徑。此藉由在成像裝置的最後一個表面與半導體晶圓的上表面之間使用相對高折射率流體(即，浸沒流體)來實現。浸沒流體允許相比 於在空氣或惰性氣體介質的情況下將出現較大量的光聚焦至抗蝕劑層中。
如由瑞利等式R=k1 λ/NA定義的理論解析度極限，其中k1為過程因子，λ為成像工具的波長，且NA為成像透鏡的數值孔徑。當將水用作浸沒流體時，可將最大數值孔徑(例如)自1.2增大至1.35。在印刷行及空間圖案的情況下，對於0.25的k1，193nm浸沒掃描儀將僅能夠解析36nm半間距行及空間圖案。歸因於與暗場遮罩的低空間像對比度，用於印刷接觸孔或任意2D圖案的解析度進一步受限，其中k1的理論極限為0.35。接觸孔的最小半間距因此限於約50nm。標準浸沒微影製程一般不適合於製造需要較大解析度的裝置。
為了達成較大解析度且將現有製造工具的能力擴展超出理論解析度極限，已提議各種雙重圖案化製程，例如，自對準雙重圖案化(SADP)、微影-蝕刻-微影-蝕刻(LELE)及微影-微影-蝕刻(LLE)技術。然而，如通常實施的此等技術患有一或多個劣勢。SADP製程通常涉及相對大數目個製程步驟，藉此不利地影響生產量。產品污染及缺陷度可自LELE技術自晶圓在光微影與蝕刻處理模組之間的來回輸送產生，及自蝕刻及抗蝕劑移除製程自身產生。LLE程序涉及第一微影(L1)抗蝕劑圖案的形成及穩定化，接著為第二微影(L2)圖案的形成。見美國8492075；美國20140054756；及海厄特(Hyatt)等人的國際光學工程學會會刊9051，905118(2014)。
因此需要具有新方法來產生細的微微影特徵。
吾人現在提供用於形成可用於生產電子裝置的凸紋影像的新方法。在較佳態樣，提供用於形成凸紋影像的方法，其包括：a)提供包括在待圖案化的層上的經圖案化遮罩的半導體基板；b)在遮罩上塗覆第一組合物的層，其中所述組合物包括聚合物且將所述層塗佈於遮罩的側壁上；c)按鄰近遮罩的經塗佈側壁的量在半導體基板上塗覆第二組合物的層；及d)自遮罩的側壁移除第一組合物，藉此暴露待圖案化的層且在遮罩側壁與第二組合物層之間形成間隙以提供凸紋影像。
本發明的方法可提供緊靠著微影界定的圖案的包括20nm或小於20nm的小尺寸的自對準空間。
另外，在一個態樣，本文中揭露的較佳方法不同於創造行的先前自對準圖案化技術，其接著需要多個步驟來反轉圖案及創造空間。取而代之，在目前較佳方法中，可在不形成對應的行的情況下直接創造自對準空間。
在另一態樣，本發明的較佳方法利用不同蝕刻速率的塗料。因此，在較佳態樣，微影界定的特徵的側壁塗佈有聚合材料，所述聚合材料具有比包括所述特徵的材料(例如，有機矽聚合層)的蝕刻速率及用以填充經塗佈原始特徵之間的其餘空間的補充材料額外材料的蝕刻速率足夠快的蝕刻速率。此較快蝕刻速率允許快速移除聚合物間隔物，而不顯著改變其餘結構的形狀及輪廓，從而留下空間。再次，形成的空間可具有小尺寸，包含20nm或小於20nm的寬度。
在較佳方法中，經圖案化遮罩包括將對隨後塗覆的第一組合物有反應的一或多種材料。舉例而言，較佳地，遮罩圖案的表面可包括可結合至外塗佈的第一組合物或另外與外塗佈第一組合物複合或協調的一或多種材料。舉例而言，可結合或協調的遮罩圖案的較佳組分包含例如SiO2的矽、SiON、抗反射塗層組合物、非晶碳、旋塗碳硬式遮罩或其他基於碳的材料，及鈦、鉿及/或鋯的氧化物。對於至少某些應用，例如，固化含矽抗反射塗層組合物，包含固化有機矽抗反射塗層組合--固化抗反射塗層組合物是較佳的。
另外，經圖案化遮罩合適地具有小於隨後塗覆的第一組合物的蝕刻速率的蝕刻速率，例如，其中經圖案化遮罩的蝕刻速率比隨後塗覆的第一組合物的蝕刻速率小至少百分之20、30、40、50、60、70或80。
可將多種材料用作第一組合物。較佳第一組合物可含有一或多種聚合物。特別較佳的第一組合物包括可結合(例如，共價連結)至在經圖案化遮罩側壁上存在的一或多種材料或另外與在經圖案化遮罩側壁上存在的一或多種材料複合或協調(例如，氫或離子鍵)的一或多種組分(例如，聚合物)。舉例而言，在一個鏈端(即，對於氧化物特徵的情況，羥基端基)包括適當反應性部分的組分允許共價附著至經圖案化遮罩側壁。
較佳第一組合物包括具有適合形成具有20nm或小於20nm的厚度的薄膜的分子量的一或多種聚合物。舉例而言，合適的第一組合物聚合物可具有5,000至100,000的重 均分子量。較佳第一組合物聚合物組分亦將在熱力學上傾斜以形成均勻薄膜厚度的平滑薄膜。再另外的，較佳第一組合物聚合物將具有定義為聚合物鏈的重複單元中的原子的總數(N)對同一重複單元中的碳原子的總數(NC)與氧原子的總數(NO)之間的差的比率的大西參數(O.P.)，O.P.=N/(NC-NO)，對於在普通有機蝕刻製程(即，O2或N2/H2電漿蝕刻製程)中的足夠快的蝕刻速率，大於2。在第一經圖案化遮罩自碳基材料(例如，非晶碳或旋塗碳硬式遮罩)形成的實施例中，較佳第一組合物聚合物包含包括矽的聚合物，其具有相對於碳遮罩快的蝕刻速率。例如含羥基組合物的聚合刷組合物常為較佳第一組合物材料。
在較佳方法中，在於經圖案化遮罩上塗覆第一組合物後，處理經塗佈基板以創造具有塗佈於其側壁上的第一組合物的經圖案化遮罩的凸紋影像。舉例而言，在將第一組合物塗覆於具有經圖案化遮罩的基板上後，經塗覆第一組合物可任選地但較佳地經處理，例如，藉由熱處理(例如，150℃或更大，達1分鐘、5分鐘、10分鐘或10分鐘以上)以誘發第一組合物的一部分至遮罩的側壁的結合。在此處理後，可例如用溶劑洗滌基板以移除未結合至或另外複合至經圖案化遮罩側壁的第一組合物。經塗佈基板亦可藉由其他方式來處理以移除未結合至或複合至經圖案化遮罩側壁的第一組合物。舉例而言，經塗佈基板可經蝕刻以按此方式移除第一組合物。
在較佳方法中，可在由具有第一組合物的原始特 徵創造的表面形狀上將第二組合物鑄造成均勻厚度的平坦化薄膜。較佳地，第二組合物具有小於第一組合物的反應性離子速率的反應性離子蝕刻速率，例如，第二組合物的反應離子蝕刻速率比隨後塗覆的第一組合物的反應性離子速率小至少百分之20、30、40、50、60、70或80。
其後，可自遮罩的側壁移除第一組合物以藉此提供多個凸紋影像。第一組合物的移除可使待圖案化的底層裸露且在遮罩側壁與第二組合物層之間形成間隙以提供凸紋影像。
較佳地，基板或在原始特徵與基板堆疊的其餘部分之間的界面處的薄膜應屬於實質上對第一組合物的反應性基團無反應以及實質上對第一組合物為中性的材料，以確保既不存在第一組合物至基板的選擇性潤濕，亦不存在第一組合物至基板的去濕，藉此甚至提供原始特徵的覆蓋。
在額外態樣中，提供經塗佈基板。在較佳態樣中，提供經塗佈基板，所述經塗佈基板包括：半導體基板，其包括在待圖案化的層上的經圖案化遮罩；在所述遮罩上的第一組合物的層，其中所述組合物包括聚合物刷，且層經塗佈於遮罩的側壁上；及按鄰近所述遮罩的所述經塗佈側壁的量在所述半導體基板上的第二組合物，其中所述第一組合物的蝕刻速率比所述1)第一組合物及2)第二組合物中的每一者的蝕刻速率大至少百分之30。較佳地，第一組合物的蝕刻速率比1)第一組合物及2)第二組合物中的每一者的蝕刻速率大至少百分之40、50、60、70、80、90或100。
在再一較佳態樣中，提供一種經塗佈基板，所述經塗佈基板包括：1)半導體基板，其包括在待圖案化的層上的經圖案化遮罩；2)在所述遮罩上的第一組合物的層，其中所述組合物包括聚合物刷，且層經塗佈於遮罩的側壁上；及3)按鄰近所述遮罩的所述經塗佈側壁的量在所述半導體基板上的第二組合物，其中所述第一組合物形成鄰近所述第一組合物層的單一相。如應理解，單一相組合物不同於含有相位分離聚合物的不可混溶聚合物摻合物，或形成微分離層的嵌段共聚物。
如本文中所提及，除非另有指示，否則術語蝕刻速率意味如藉由以下協定判定的組合物的蝕刻速率(詳言之，經圖案化遮罩、第一組合物及第二組合物中的每一者的蝕刻速率)：使用ACT8塗層工具將組合物的塗層旋塗至200mm矽晶圓上。自旋速度按需要變化以獲得大於100nm的薄膜厚度。固化條件為在近接加熱板上處於215℃達60秒。薄膜厚度藉由橢圓偏振量測法來量測。薄膜接著經受選定毯覆式蝕刻達選定時間，例如，達30秒。選擇蝕刻材料作為用於第一組合物的有效蝕刻劑。因此，舉例而言，若第一組合物實質上為碳基，則基於氧化物的蝕刻合適地用於例如毯覆式氧化蝕刻(C4F8/O2/CO/Ar)的蝕刻速率分析。若第一組合物實質上為矽基，則基於鹵素的蝕刻(例如，氟蝕刻)合適地用於蝕刻速率分析。在評定兩種組合物之間(例如，經圖案化遮罩與第一組合物之間)的蝕刻速率時，將同一蝕刻材料用於兩種材料(即，同一蝕刻材料將用以評估經圖案化遮罩 及第一組合物兩者的蝕刻速率)。在蝕刻後，經蝕刻薄膜的厚度經再量測，且計算蝕刻速率。
100‧‧‧基板
102‧‧‧層
104‧‧‧經圖案化遮罩/抗蝕劑凸紋影像
106‧‧‧第一組合物
106a‧‧‧第一組合物層厚度
106b‧‧‧空間
108‧‧‧第二組合物
108a‧‧‧空間
圖1(包含圖1A至圖1D)為描繪本發明的較佳方法的示意圖。
圖2為實例7的行/空間的SEM顯微圖。
圖3(a)及圖(b)繪示來自實例8的圖案倍增製程，其將PS-OH刷用作抗間隔物產生劑(第一組合物)，包含：(a)在用PS-OH刷處理後的圖案，及(b)在刷處理、回填及刷聚合物的移除以形成自對準的空間後的最終圖案。
圖4(a)及圖(b)繪示來自實例9的圖案倍增製程，其將PS-OH刷用作抗間隔物產生劑(第一組合物)，包含：(a)在用PS-OH刷處理後的圖案，及(b)在刷處理、回填及刷聚合物的移除以形成自對準的空間後的最終圖案。
圖5(a)及圖(b)繪示來自實例10的圖案倍增製程，其將PMMA-OH刷用作抗間隔物產生劑(第一組合物)，包含：(a)在用PMMA-OH刷處理後的圖案，及(b)在刷處理、回填及刷聚合物的移除以形成自對準的空間後的最終圖案。
圖6(a)及圖(b)繪示來自實例11的圖案倍增製程，其將PMMA-OH刷用作抗間隔物產生劑(第一組合物)，包含：(a)在用PMMA-OH刷處理後的圖案，及(b)在刷處理、回填及刷聚合物的移除以形成自對準的空間後的最終圖案。
本發明的較佳方法包含形成多個凸紋影像，包括：a)提供包括經圖案化遮罩的半導體基板；b)在遮罩上塗覆第一組合物的層；c)在遮罩凸紋影像的表面上形成具有第一組合物層的遮罩的凸紋影像；d)在半導體基板上塗覆第二組合物；及e)移除第一組合物層以提供遮罩及第二組合物兩者的凸紋影像。
在另一個較佳態樣，提供形成凸紋影像的方法，包括：a)提供包括在待圖案化的層上的經圖案化遮罩的半導體基板；b)在遮罩上塗覆第一組合物的層；c)處理塗覆的第一組合物以誘發第一組合物的一部分結合至遮罩的側壁；d)在處理後，移除第一組合物的未結合部分；e)按鄰近遮罩的經塗佈側壁的量在半導體基板上塗覆第二組合物的層；及f)自遮罩的側壁移除第一組合物，藉此暴露待圖案化的層且在遮罩側壁與第二組合物之間形成間隙以提供凸紋影像。
圖1A
現參看圖1A，描繪基板100，其可包含形成於其表面上的各種層及特徵。基板可屬於例如半導體(例如，矽或化合物半導體(例如，III-V或II-VI))、玻璃、石英、陶瓷、銅及類似者的材料。通常，基板是半導體晶圓，例如，單晶矽或化合物半導體晶圓，並且可具有形成於其表面上的一或多個層及經圖案化特徵。待圖案化的一或多個層102可提供於基板100上。任選地，底層基底基板材料自身可經圖案化， 例如，當需要在基板材料中形成溝槽時。在對基底基板材料自身圖案化的情況下，圖案應被認為形成於基板的層中。
層可包含(例如)一或多個導電層，例如，鋁、銅、鉬、鉭、鈦、鎢、合金、此等金屬的氮化物或矽化物、摻雜非晶矽或摻雜多晶矽的層；一或多個介電層，例如，氧化矽、氮化矽、氮氧化矽或金屬氧化物的層；半導體層，例如，單晶矽；及其組合。待蝕刻的層可藉由各種技術形成，例如：化學氣相沈積(CVD)，例如，電漿增強型CVD、低壓CVD或磊晶生長；物理氣相沈積(PVD)，例如，濺鍍或蒸發；或電鍍。
經圖案化遮罩104可藉由許多方法來提供。
舉例而言，光阻組合物可合適地塗覆於抗反射層上的基板上。抗反射層可合適地包括可共價結合至隨後塗覆的第一組合物或另外與隨後塗覆的第一組合物協調的材料。因此，舉例而言，抗反射組合物可包括例如矽有機聚合物的矽組分、鈦、鉿及/或鋯。
可使用多種光阻，包含基於丙烯酸酯、清漆型酚醛樹脂及矽化學物的光阻。合適的抗蝕劑描述於(例如)美國申請公開案第US20090117489 A1號、第US20080193872 A1號、第US20060246373 A1號、第US20090117489 A1號、第US20090123869 A1號及美國專利第7,332,616號中。在本發明的方法中可用於形成第一抗蝕劑圖案的光阻材料包含起正面作用及起負面作用的材料。合適的起正面作用的材料包含起正面作用的化學放大光阻，其經歷組合物的一或多種組分 的酸不穩定基團的光酸促進去保護反應以致使抗蝕劑的塗層的暴露區域比未暴露的區域可溶於含水顯影劑中。合適地起負面作用的抗蝕劑通常將含有交聯組分。替代地，可暴露起正面作用的抗蝕劑，且在所謂的「負色調顯影」製程中，可用有機溶劑移除未暴露的區域以留下暴露區域。
接著可藉由如下文進一步論述的曝光及顯影步驟微影處理光阻，以創造間隔的抗蝕劑特徵的凸紋影像。接著可藉由反應性離子蝕刻移除露出的抗反射組合物。光阻凸紋影像的隨後剝離提供由經蝕刻的抗反射層形成的經圖案化遮罩104。
替代地，經成像及顯影的光阻層可充當經圖案化遮罩104。舉例而言，存在於光阻層的一或多種組分中的羧酸基團可與隨後塗覆的第一組合物的功能性共價結合或另外協調。舉例而言，第一組合物可包括可與光阻組合物組分的羧酸基團複合的含胺材料。
光阻組合物可藉由已知方法塗覆至具有一或多個外塗佈層的基板100，且接著經成像及顯影以提供抗蝕劑凸紋影像104。舉例而言，可藉由旋塗或其他習知塗佈技術將光阻塗層塗覆至基板表面。塗覆的抗蝕劑層接著可經軟烘烤以使抗蝕劑層中的溶劑含量最小化。接下來使抗蝕劑層曝露於經圖案化的活化輻射，例如，193nm或EUV輻射。亦可合適地使用浸沒微影協定。在光阻層的曝露後，通常在高於所述層的軟化點的溫度下執行曝露後烘烤(PEB)，例如，自約80℃至150℃，達約30秒至90秒。接下來顯影經曝露的光阻層 以形成抗蝕劑圖案。合適的顯影劑及顯影技術為此項技術中已知，且包含(例如)基於水性的顯影劑，例如，氫氧化四級銨溶液，例如，四烷基銨氫氧化物溶液，例如，0.26N四甲基銨氫氧化物。
圖1B
如圖1B中所繪示，合適地選擇性地用第一組合物106塗佈經圖案化遮罩104。如所論述，經圖案化遮罩104合適地具有小於隨後塗覆的第一組合物的蝕刻速率的蝕刻速率，例如，其中經圖案化遮罩的蝕刻速率比隨後塗覆的第一組合物的蝕刻速率小至少百分之20、30、40、50、60、70或80。
可將多種材料用作第一組合物。較佳第一組合物可含有一或多種聚合物。特別較佳的第一組合物包括可結合(例如，共價連結)至在經圖案化遮罩側壁上存在的一或多種材料或另外與在經圖案化遮罩側壁上存在的一或多種材料複合或協調(例如，氫或離子鍵)的一或多種組分(例如，聚合物)。舉例而言，在一個鏈端或沿著主鏈包括適當反應性部分(即，對於氧化物特徵的情況，羥基端基)的組分允許共價附著至經圖案化遮罩側壁。組分亦可為含有一個以上反應性基團的聚合物或共聚物以允許附著。
特別較佳的第一組合物包含聚合物刷組合物。術語「刷組合物」或「刷層」在本文中用以指藉由聚合有機材料至表面的共價或協調(例如，氫或離子鍵)結合形成的層。 在一些實施例中，刷層可包括矽氧烷；且可自含矽氧烷的前驅體(例如，包括聚(二甲基矽氧烷)(PDMS)的前驅體)形成。在一些實施例中，除了含矽氧烷的聚合物外或替代含矽氧烷的聚合物，刷層可自包括其他有機聚合物的前驅體形成。例如，可利用包括聚苯乙烯(PS)及聚(甲基丙烯酸甲酯)(PMMA)中的一或兩者的前驅體形成刷層。刷層前驅體具有適合於與表面反應的一或多個取代基以藉此將刷層共價結合(即，接枝)至所述表面。此等取代基可包括羥基部分、硫氫基部分等。
可藉由包含旋塗的多種技術中的任一種用經圖案化遮罩104將第一組合物塗覆至基板100。在塗覆第一組合物的層後，接著較佳地熱處理經塗佈基板。熱處理可增強第一組合物106至經圖案化遮罩104的側壁的結合或複合。取決於利用的具體材料，合適的熱處理條件可包含超過150℃或200℃達0.5分鐘至15分鐘的加熱。在此熱處理後未附著至經圖案化遮罩側壁的第一組合物材料接著經合適地移除，例如，藉由用例如丙二醇單甲基醚乙酸酯、正乙酸丁酯或類似者的合適溶劑沖洗經塗佈基板。藉由此沖洗未附著的第一組合物材料的移除給經圖案化遮罩104提供塗佈有第一組合物106的側壁，如在圖1B中通常繪示。在未附著的第一組合物材料的移除後，若需要，可對基板退火，例如，藉由超過150℃或200℃達1分鐘、2分鐘或大於2分鐘的加熱。
吾人亦已發現，可經由選擇或裁剪第一組合物的一或多種組分來控制第一組合物層厚度106a。詳言之，藉由 選擇第一組合物的一或多個聚合物組分的分子量及/或摻合比率，可控制塗層厚度且藉此可控制形成的空間106b(圖1D)的寬度。例如，見接下來的實例6。一般而言，將較高分子量聚合物用作第一組合物(包含具有超過8,000、9,000、10,000、11,000或12,000的重均分子量的聚合物)的組分可實現形成較大第一組合物塗層厚度106a且藉此產生較大寬度的所形成空間106b。
圖1C
如圖1C中所繪示，基板塗佈有第二組合物108，其填充由具有經塗佈的側壁106的經圖案化遮罩104裸露的區以用第二組合物108填充空間108a(圖1B)。較佳地，第二組合物將為均質單相。較佳地，第二組合物具有小於第一組合物的蝕刻速率的蝕刻速率，例如，其中第二組合物的蝕刻速率比隨後塗覆的第一組合物的蝕刻速率小至少百分之20、30、40、50、60、70或80。例如，合適的第二組合物包含含矽組合物，例如，聚二甲基矽氧烷、倍半矽氧烷、含矽聚丙烯酸酯及聚甲基丙烯酸酯、含矽聚苯乙烯及含有矽的其他聚合物。在用第二組合物塗佈後，若需要，可對基板退火，例如，藉由超過150℃或200℃達1分鐘、2分鐘或大於2分鐘的加熱。重要地，選擇第一組合物及第二組合物使得當經加熱時，其不可混溶，而保持分成離散相。
圖1D
如圖1D中所描繪，可自遮罩的側壁移除第一組合物，例如，藉由蝕刻以藉此提供經圖案化遮罩104及第二組合物108的多個凸紋影像。第一組合物的移除可裸露待圖案化的底層且在遮罩側壁與第二組合物層108之間形成間隙以給凸紋影像提供空間106b。
此等材料及製程可用於創造具有比來自單一曝露光微影製程可能的特徵密度高的特徵密度的凸紋圖案。重要地，所得凸紋圖案與原始遮罩圖案自對準，藉此減輕使用多個光微影曝露的相當製程所固有的覆疊誤差的問題。此等自對準凸紋圖案亦可用於形成溝槽，以用於離子植入及自對準的線切割圖案。
以下非限制性實例說明本發明。
實例
方法
使用NanoSpec/AFT 2100薄膜厚度量測工具量測在本文中的實例中報告的薄膜厚度。自穿過繞射光柵的白光的干擾判定薄膜的厚度。使用叫作「矽上聚醯亞胺」的標準程式分析組分波長(380nm至780nm)以判定薄膜厚度。
在實例中報告的數目平均分子量MN及多分散性值是藉由裝備有Agilent 1100系列折射率及MiniDAWN光散射檢測器(懷亞特技術公司(Wyatt Technology Co.))的Agilent 1100系列LC系統上的凝膠滲透色譜法(GPC)量測。樣品以 大致1mg/mL的濃度溶解於HPCL級THF中且在0.20μm下過濾通過針筒過濾器，隨後通過兩根PLGel 300x7.5mm Mixed C柱(5mm，聚合物實驗室公司(Polymer Laboratories,Inc.))注入。維持1mL/min的流動速率及35℃的溫度。用窄分子量PS標準(EasiCal PS-2，聚合物實驗室公司)對所述柱進行校準。
對裝備有低溫探針的布魯克Avance 400MHz NMR光譜儀執行反門控13C+NMR光譜法。在室溫下，在10mm NMR管中，使聚合物溶解於CDCl3中。添加0.02M乙醯基丙酮酸鉻(Cr(acac)3)以縮短獲取時間。典型樣本濃度為0.35g/2.8mL。在25℃下進行所有量測，而無樣本自旋，獲取4000至8000次掃描，鬆弛延遲為5s，90°脈衝長度為12.1μs，對於CDCl3，頻譜參考為77.27ppm，頻譜中心處於100ppm，且光譜寬度為300ppm。
使用AMRAY 1910場發射掃描電子顯微鏡(SEM)執行圖案的成像。使用雙側碳膠布將測試樣本安裝於SEM平台上，且在分析前藉由吹入氮來清潔。在50,000倍放大率下收集測試樣本中的每一者的影像。
實例1：PMMA-OH-1的合成
在清除氮的手套箱中，甲基丙烯酸甲酯(23.7g，237mmol)、CuBr(34.0mg，0.237mmol)、六甲基三乙四胺(54.6mg，0.237mmol)與羥基官能化的引發劑(250mg，1.18mmol)組合於乾燥240mL廣口瓶中，且隨後用25mL的乾燥苯甲醚稀釋。添加攪拌棒且廣口瓶經蓋上且加熱至90℃達2小時。廣口瓶接著經自手套箱移除且冷卻至室溫。將AMBERLITE IRC748I添加至墨綠色溶液，且隔夜在RT下將此攪拌。過濾現在的無色溶液以移除AMBERLITE珠粒，且聚合物經沈澱至MeOH內，經過濾及乾燥。其接著經再溶解於100mL CH2Cl2中，且用去離子水洗滌3遍，接著自MeOH再沈澱。聚合物經過濾，且隔夜在60℃下的真空烘箱中乾燥。由GPC使用光散射檢測器分析所得聚合物(11.2g，47.3%)。用1.18的PDI，將分子量判定為13,800g/mol。
實例2：PMMA-OH-2的合成
使用經修改以給出具有27.9kg/mol的Mn及1.21的PDI的材料的以上聚合方法合成PMMA-OH-2。使用經修改以給出具有40kg/mol的Mn及1.23的PDI的PS-OH-1的以上聚合方法合成PS-OH-1。使用經修改以給出具有9kg/mol的Mn及1.23的PDI的PS-OH-2的由特雷福納斯等人在美國專利8,822,615中描述的方法合成PS-OH-2.
實例3：PtBS-18.8k的合成
在清除氮的手套箱中，將4-tBu苯乙烯(22.4g，140mmol)添加至乾燥的250mL圓底燒瓶，且隨後用125mL的的乾燥環己烷稀釋。當經由磁性攪拌棒攪拌時，添加s-BuLi(0.800mL的1.40M溶液，1.12mmol)，其引起至橙色的立即色彩改變。使此溶液在室溫下在手套箱中攪拌達45min，隨後用數滴MeOH淬滅且自手套箱移除。將聚合物沈澱至MeOH(600mL)內，過濾並乾燥。接著將其再溶解於100mL CH2Cl2中，且用去離子水洗滌3遍，接著自MeOH再沈澱。所述聚合物經過濾且隔夜在80℃下的真空烘箱中乾燥。由GPC使用光散射檢測器分析所得聚合物(19.4g，86.6%)。用1.05的PDI，將分子量判定為18,800g/mol。
實例4：SiARC-1的製備
藉由將由原矽酸四乙酯、苯基三甲基氧基矽烷、乙烯基三甲基氧基矽烷及甲基三甲基氧基矽烷(以按重量計50/9/15/26的比率)構成的矽氧烷(58.5g)及氯化四甲銨(0.66g)溶解於丙二醇單甲基醚乙酸酯(250.7g)、乳酸乙酯(15.5g)、油烯醇(0.32g)與30重量%的硝酸水溶液(4.3g)的混合物中來製備矽抗反射塗層(SiARC-1)。
實例5：額外材料
PS均聚物是購自聚合物來源。(P2459-S，Mn=33k，PDI=1.04)。PDMS均聚物是購自Gelest.(IC-8502，Mn=9k)。
實例6.抗間隔物產生劑(第一組合物)厚度的控制
在丙二醇單甲基醚乙酸酯(PGMEA)中製備2重量%PS-OH-1及PS-OH-2的溶液。製備額外溶液以形成PS-OH-1與處於PS-OH-1的25體積%、50體積%及75體積%下的PS-OH-2。藉由按1500rpm旋塗且在空氣中在250℃下烘烤達2min，將此五種溶液作為薄膜塗覆至矽晶圓。接著藉由用PGMEA將圖案沖洗兩次且自旋乾燥來移除未附著的PS-OH，且量測殘餘厚度(表1)。厚度取決於PS-OH的分子量，因為具有Mn=40kg/mol的PS-OH-1給出12.1nm薄膜，而具有Mn=9kg/mol的PS-OH-2給出6.4nm薄膜.另外藉由摻合此兩種PS-OH材料來控制厚度，因為增大量的PS-OH-2給出伴隨而來的更薄殘餘薄膜。此實例演示藉由修改聚合物分子量或摻合來控制抗間隔物產生劑的厚度的能力。
實例7.行/空間圖案的形成
藉由使用TEL ACT8軌道，將具有155nm有機底層的200mm矽晶圓塗佈在35nm的標稱薄膜厚度下的SiARC-1，且隨後在240℃下烘焙達60s。在光阻塗覆前，將雙層堆疊另外在150℃下HMDS底塗達60s。接著按120nm的標稱薄膜厚度將光阻EPIC3013TM塗覆至此堆疊，且應用100℃的軟性烘烤達60s。接著按34.0mJ/cm2的固定劑量及在0.0μm的固定焦點處使用75nm 150間距行/空間光罩，使用具有0.75NA 0.89o/0.64i Σ的ASML1100 193nm步進機暴露完整的三層堆疊。在顯影前，應用100℃的曝露後烘烤達60s。接著使用60s單一覆液、去離子水水沖洗及自旋乾燥用CD-26顯影劑來對晶圓顯影。接著在100W功率且21mTorr壓力下使用72sccm CF4與2sccm O2的混合物使用電漿Therm 790+來執行反應性離子蝕刻，達120s。
實例8.將PS-OH刷用作抗間隔物產生劑(第一組合物)且將SiARC用作回填材料(第二組合物)的圖案倍增製程
來自以上實例7的行/空間圖案是藉由按1500rpm旋塗PS-OH刷的溶液(2重量%，在丙二醇單甲基醚乙酸酯(PGMEA)中)來外塗佈的，在空氣中於250℃下烘烤達10min。藉由用PGMEA沖洗圖案兩次且自旋乾燥來移除未附著的PS-OH。接著再次在空氣中於250℃下對基板退火達2min。藉由SEM來對圖案成像。圖3a繪示行在CD方面已增長至80nm。行之間的空間接著用SiARC-1藉由按1671rpm的旋塗，接著在空氣中於250℃下烘烤達2min來回填。圖案接著經受使用具有初始CHF3蝕刻的電漿Therm 790+的二步法反應性離子蝕刻製程，以移除SiARC表土(20sccm CHF3，在500W功率且20mTorr壓力下，達45s)，接著為O2蝕刻以移除PS(25sccm O2，在100W功率且6mTorr壓力下，達42s)。再次藉由SEM對圖案成像，且代表性顯微圖繪示於圖3b中，顯露鄰近具有僅8nm的CD、75nm的間距的原始行的圖案自對準空間。此實例清晰地演示將刷材料用作犧牲抗間隔物產生劑的能力。
實例9.將PS-OH刷用作抗間隔物產生劑(第一組合物)且將PDMS用作回填材料(第二組合物)的圖案倍增製程
來自實例7的行/空間圖案是藉由按1500rpm旋塗PS-OH刷的溶液(2重量%，在丙二醇單甲基醚乙酸酯(PGMEA)中)來外塗佈的，在空氣中於250℃下烘烤達10 min。藉由用PGMEA沖洗圖案兩次且自旋乾燥來移除未附著的PS-OH。接著再次在空氣中於250℃下對基板退火達2min。藉由SEM對圖案成像，且代表性顯微圖繪示於圖4a中，其繪示行在CD方面已增長至80nm。行之間的空間接著用聚二甲基矽氧烷(PDMS，9kg/mol)藉由按1760rpm旋塗溶液(0.75重量%，在庚烷中)，接著在空氣中於250℃下烘烤達2min來回填。圖案接著經受使用具有初始CHF3蝕刻的電漿Therm 790+的二步法反應性離子蝕刻製程，以移除PDMS表土(20sccm CHF3，在500W功率且20mTorr壓力下，達45s)，接著為O2蝕刻以移除PS(25sccm O2，在100W功率且6mTorr壓力下，達42s)。再次藉由SEM對圖案成像，且代表性顯微圖繪示於圖4b中，顯露鄰近具有僅9nm的CD、75nm的間距的原始行的圖案自對準空間。此實例清晰地演示將刷材料用作犧牲抗間隔物產生劑的能力。
實例10.將PMMA-OH-2刷用作抗間隔物產生劑(第一組合物)且將PS用作回填材料(第二組合物)的圖案倍增製程
來自實例7的行/空間圖案是藉由按1500rpm旋塗PMMA-OH-2刷的溶液(2重量%，在丙二醇單甲基醚乙酸酯(PGMEA)中)來外塗佈的，在空氣中於250℃下烘烤達10min。藉由用PGMEA沖洗圖案兩次且自旋乾燥來移除未附著的PMMA-OH-2。接著再次在空氣中於250℃下對基板退火達2min。藉由SEM對圖案成像，且代表性顯微圖繪示於圖5a中。行之間的空間接著用聚苯乙烯(PS，33kg/mol)藉由 按1779rpm旋塗溶液(1.5重量%，在PGMEA中)，接著在空氣中於250℃下烘烤達2min來回填。圖案接著經受使用氬與O2的混合物用電漿Therm 790+的反應性離子蝕刻製程，以移除PMMA(30sccm Ar，且10sccm O2，在100W功率且6mTorr壓力下，達64s)。藉由SEM再次對圖案成像，且代表性顯微圖繪示於圖5a中。此製程產生鄰近具有僅8nm的CD、75nm的間距的原始行的圖案自對準空間。此實例清晰地演示將刷材料用作犧牲抗間隔物產生劑的能力。
實例11.將PMMA-OH-2刷用作抗間隔物產生劑(第一組合物)且將PtBS用作回填材料(第二組合物)的圖案倍增製程
來自實例7的行/空間圖案是藉由按1500rpm旋塗PMMA-OH-2刷的溶液(2重量%，在丙二醇單甲基醚乙酸酯(PGMEA)中)來外塗佈的，在空氣中於250℃下烘烤達10min。藉由用PGMEA沖洗圖案兩次且自旋乾燥來移除未附著的PMMA-OH-2。接著再次在空氣中於250℃下對基板退火達2min。藉由SEM對圖案成像，且代表性顯微圖繪示於圖6a中。行之間的空間接著用聚(第三丁基苯乙烯)(PtBS，18.8kg/mol)藉由按1946rpm旋塗溶液(1.5重量%，在PGMEA中)，接著在空氣中於250℃下烘烤達2min來回填。圖案接著經受使用氬與O2的混合物用電漿Therm 790+的反應性離子蝕刻製程，以移除PMMA(30sccm Ar，且10sccm O2，在100W功率且6mTorr壓力下，達64s)。藉由SEM再次對圖案成像，且代表性顯微圖繪示於圖6b中。此製程產生鄰近具 有僅9nm的CD、75nm的間距的原始行的圖案自對準空間。此實例繪示將刷材料用作犧牲抗間隔物產生劑的能力。

Claims (20)

  1. 一種用於形成凸紋影像的方法，包括：a)提供包括在待圖案化的層上的經圖案化遮罩的半導體基板；b)在所述遮罩上塗覆第一組合物的層，其中所述組合物包括聚合物且將所述層塗佈於所述遮罩的側壁上；c)在所述半導體基板上塗覆第二組合物的層，以所述第二組合物填充所述遮罩的經塗佈側壁之間的空間，其中所述第二組合物的層的上表面低於所述遮罩的上表面；及d)自所述遮罩的所述側壁移除所述第一組合物，藉此暴露待圖案化的所述層且在所述遮罩側壁與所述第二組合物層之間形成間隙以提供凸紋影像。
  2. 如申請專利範圍第1項所述的方法，其中所述塗覆的第一組合物經處理以誘發所述第一組合物至所述經圖案化遮罩的側壁的結合。
  3. 如申請專利範圍第1項或第2項所述的方法，其中在於所述遮罩上塗覆所述第一組合物後，處理所述經塗佈基板以創造具有塗佈於所述經圖案化遮罩側壁上的所述第一組合物的所述經圖案化遮罩的凸紋影像。
  4. 如申請專利範圍第1項所述的方法，其中所述第一組合物層為聚合刷組合物。
  5. 如申請專利範圍第1項所述的方法，其中所述經塗覆的第一組合物層經烘焙且接著所述經烘焙的第一組合物層經沖洗。
  6. 如申請專利範圍第1項所述的方法，其中所述遮罩圖案的表面包括矽。
  7. 如申請專利範圍第1項所述的方法，其中所述第一組合物層的一或多種組分形成與所述遮罩的一或多種組分的共價鍵。
  8. 如申請專利範圍第1項所述的方法，其中所述遮罩及/或所述第二組合物包括矽。
  9. 如申請專利範圍第1項所述的方法’其中所述第一組合物的蝕刻速率為所述第二組合物的蝕刻速率的至少兩倍。
  10. 如申請專利範圍第1項所述的方法，其中既不存在所述第一組合物至所述基板的選擇性潤濕，亦不存在所述第一組合物至所述基板的去濕。
  11. 如申請專利範圍第1項所述的方法，其中所述第一組合物是正面作用光致抗蝕劑組合物。
  12. 如申請專利範圍第1項所述的方法，其中所述第一組合物是化學放大正面作用光致抗蝕劑組合物。
  13. 一種經塗佈基板，其包括：半導體基板，其包括在待圖案化的層上的經圖案化遮罩；在所述遮罩上的第一組合物的層，其中所述組合物包括聚合物刷且將所述層塗佈於所述遮罩的側壁上；及按鄰近所述遮罩的所述經塗佈側壁的量在所述半導體基板上的第二組合物，其中所述第一組合物的蝕刻速率比所述1)第一組合物及2)第二組合物中的每一者的蝕刻速率大至少百分之30；及其中所述第二組合物的上表面低於所述遮罩的上表面。
  14. 一種用於形成凸紋影像的方法，包括：a)提供包括在待圖案化的層上的經圖案化遮罩的半導體基板；b)在所述遮罩上塗覆正面作用光致抗蝕劑組合物的層，其中所述組合物包括聚合物且將所述層塗佈於所述遮罩的側壁上；c)按鄰近所述遮罩的所述經塗佈側壁的量在所述半導體基板上塗覆第二組合物的層，其中所述第二組合物的層的上表面低於所述遮罩的上表面；及 d)自所述遮罩的所述側壁移除所述光致抗蝕劑組合物，藉此暴露待圖案化的所述層且在所述遮罩側壁與所述第二組合物層之間形成間隙以提供凸紋影像。
  15. 如申請專利範圍第14項所述的方法，其中所述遮罩圖案的表面係包括矽。
  16. 如申請專利範圍第14項所述的方法，其中所述光致抗蝕劑組合物的層的一種或多種組分與所述遮罩的一種或多種組分形成共價鍵。
  17. 如申請專利範圍第14項所述的方法，其中所述遮罩及/或第二組合物包含矽。
  18. 如申請專利範圍第14項所述的方法，其中所述第二組合物的層被施加於所述半導體基板上，以所述第二組合物填充所述遮罩的經塗佈側壁之間的空間。
  19. 如申請專利範圍第14項所述的方法，其中所述光致抗蝕劑組合物是化學放大正面作用光致抗蝕劑組合物。
  20. 如申請專利範圍第14項所述的方法，其中既不存在所述光致抗蝕劑組合物至所述基板的選擇性潤濕，亦不存在所述光致抗蝕劑組合物至所述基板的去濕。
TW104135897A 2014-11-07 2015-10-30 用於形成凸紋影像的方法 TWI632437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462077104P 2014-11-07 2014-11-07
US62/077,104 2014-11-07

Publications (2)

Publication Number Publication Date
TW201635049A TW201635049A (zh) 2016-10-01
TWI632437B true TWI632437B (zh) 2018-08-11

Family

ID=55912806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135897A TWI632437B (zh) 2014-11-07 2015-10-30 用於形成凸紋影像的方法

Country Status (5)

Country Link
US (1) US20160133477A1 (zh)
JP (1) JP6316788B2 (zh)
KR (1) KR101772950B1 (zh)
CN (1) CN105589299A (zh)
TW (1) TWI632437B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112212B (zh) * 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
CN105425547B (zh) * 2016-01-12 2018-07-10 苏州华维纳纳米科技有限公司 一种在曝光光刻中使用的立体模板及其制备方法
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
JP7013309B2 (ja) * 2018-04-10 2022-01-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
EP3969633A4 (en) * 2019-04-16 2023-12-06 Applied Materials, Inc. METHOD FOR THIN FILM DEPOSITION IN TRENCHES
US11133195B2 (en) 2019-04-30 2021-09-28 International Business Machines Corporation Inverse tone pillar printing method using polymer brush grafts
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法
KR20240003444A (ko) * 2021-05-03 2024-01-09 도쿄엘렉트론가부시키가이샤 습식-건식 이중층 레지스트

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297646A1 (en) * 2010-06-03 2011-12-08 Devillers Anton Methods Of Forming Patterns On Substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
JP3506248B2 (ja) * 2001-01-08 2004-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 微小構造の製造方法
KR100575001B1 (ko) 2004-12-10 2006-04-28 삼성전자주식회사 상호 결합 없는 이중 포토 리소그라피 방법
EP1684120A1 (en) * 2005-01-19 2006-07-26 Rohm and Haas Electronic Materials LLC Photresist compositions comprising resin blends
EP2089774A2 (en) * 2006-12-06 2009-08-19 FujiFilm Electronic Materials USA, Inc. Device manufacturing process utilizing a double pattering process
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US20090253078A1 (en) * 2008-04-07 2009-10-08 Sokudo Co., Ltd. Double exposure lithography using low temperature oxide and uv cure process
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5425514B2 (ja) * 2009-04-16 2014-02-26 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成方法
TWI474378B (zh) * 2009-06-26 2015-02-21 羅門哈斯電子材料有限公司 形成電子裝置的方法
JP5184460B2 (ja) * 2009-07-24 2013-04-17 信越化学工業株式会社 パターン形成方法
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same
JP5661562B2 (ja) * 2011-06-01 2015-01-28 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110297646A1 (en) * 2010-06-03 2011-12-08 Devillers Anton Methods Of Forming Patterns On Substrates

Also Published As

Publication number Publication date
KR101772950B1 (ko) 2017-08-30
JP2016092423A (ja) 2016-05-23
CN105589299A (zh) 2016-05-18
JP6316788B2 (ja) 2018-04-25
TW201635049A (zh) 2016-10-01
US20160133477A1 (en) 2016-05-12
KR20160055080A (ko) 2016-05-17

Similar Documents

Publication Publication Date Title
TWI632437B (zh) 用於形成凸紋影像的方法
TWI617890B (zh) 包含聚合熱酸產生劑之組合物及其方法
TWI721125B (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
TWI476816B (zh) 自我對準間隔之多重圖案化方法
TWI515767B (zh) 使用聚矽氮烷以形成反向曝光影像之硬罩製程
TWI535770B (zh) 用於導向自組裝嵌段共聚物之中性層組合物及其方法
JP6454324B2 (ja) 誘導自己組織化用ブロックコポリマーに用いる高エッチング耐性ポリマーブロック
EP2839341B1 (en) Method for directed self-assembly
US9574104B1 (en) Compositions and processes for self-assembly of block copolymers
JP2010529499A (ja) 反射防止ハードマスク組成物およびそれを使用した基板上の材料のパターン化方法
US20150185620A1 (en) Photoresist pattern trimming compositions and methods
TW201324615A (zh) 使用定向自組裝製程形成半導體元件的精細圖樣的方法
US6569595B1 (en) Method of forming a pattern
TWI754661B (zh) 用於自組裝應用之聚合物組合物
JP5938989B2 (ja) 多層レジストプロセス用無機膜形成組成物及びパターン形成方法
US20040009436A1 (en) Methods for forming resist pattern and fabricating semiconductor device using Si-containing water-soluble polymer
EP3523823B1 (en) Chemically patterned guide layers for use in chemoepitaxy directing of block co-polymers
KR20180121839A (ko) 패턴 형성 방법 및 포토레지스트 패턴 오버코트 조성물
KR102147182B1 (ko) 패턴-형성 방법
JP3998393B2 (ja) パターン形成方法
TWI656200B (zh) 圖案修整組合物及方法
JP2006201361A (ja) シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法
WO2008075860A1 (en) High etch resistant hardmask composition having antireflective properties, method for forming patterned material layer using the hardmask composition and semiconductor integrated circuit device produced using the method
JP7461917B2 (ja) フォトレジストパターントリミング組成物及びフォトレジストパターンをトリミングする方法
KR20210074402A (ko) 블록 공중합체의 자기-조립을 위한 신규한 조성물 및 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees