JP6316788B2 - レリーフ画像形成方法 - Google Patents

レリーフ画像形成方法 Download PDF

Info

Publication number
JP6316788B2
JP6316788B2 JP2015216580A JP2015216580A JP6316788B2 JP 6316788 B2 JP6316788 B2 JP 6316788B2 JP 2015216580 A JP2015216580 A JP 2015216580A JP 2015216580 A JP2015216580 A JP 2015216580A JP 6316788 B2 JP6316788 B2 JP 6316788B2
Authority
JP
Japan
Prior art keywords
composition
mask
layer
patterned
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015216580A
Other languages
English (en)
Other versions
JP2016092423A (ja
Inventor
ピーター・トレフォナス
フィリップ・フスタッド
ジェームズ・シー・テイラー
ジエチアン・ジェイ・ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2016092423A publication Critical patent/JP2016092423A/ja
Application granted granted Critical
Publication of JP6316788B2 publication Critical patent/JP6316788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本開示は、一般に電子機器の製造に関する。具体的には、本開示はフォトリソグラフィパターンの形成に関する。本発明は、高密度リソグラフィパターン及び特徴部形成のための半導体装置の製造において、特定の用途を見出す。
半導体製造業で、フォトレジスト材料は、半導体基板及び基板自体に設置された、金属、半導体、または誘電層等の１つ以上の下位層に画像を転写するのに使用される。半導体装置の集積密度を高めるため及びナノメートル範囲の寸法を有する構造の形成を可能にするため、高解像度性能を有するフォトレジスト及びフォトリソグラフィ加工工具は、開発されてきた及び開発され続ける。
半導体装置内にｎｍスケール特徴部サイズを達成する１つの方法は、化学増幅フォトレジストの露光中の、短波長、例えば１９３ｎｍ以下、の使用である。液浸リソグラフィは、効果的に、画像装置、例えば、ＫｒＦまたはＡｒＦ光源を有するスキャナー、のレンズの開口数を高める。これは、画像装置の最後面と半導体ウエハーの上面の間とにおける、比較的高屈折率の流体（すなわち、液浸流体）の使用により達成される。液浸流体は、空気または不活性ガス媒体で発生するよりも、より多くの光がレジスト層に収束されることを可能にする。
理論解像限界は、レイリーの式Ｒ＝ｋ１λ／ＮＡによって定義され、ｋ１はプロセス要因、λは撮像ツールの波長、及びＮＡは画像レンズの開口数である。水を液浸流体として使用する場合、最大開口数は、例えば、１．２から１．３５に増大させ得る。ｋ１が０．２５で印刷ライン及びスペースパターンの場合、１９３ｎｍ液浸スキャナーは、３６ｎｍハーフピッチライン及びスペースパターンの解像だけ可能である。印刷コンタクトホールまたは任意の２Ｄパターンの解像度は、さらに暗視野マスクとの低空中像コントラストにより制限され、ｋ１の理論限界は０．３５である。コンタクトホールの最小ハーフピッチは、それ故、約５０ｎｍに制限される。標準的液浸リソグラフィプロセスは、一般に、より高い解像度を必要とする装置の製造には好適ではない。
より高い解像度の達成及び理論解像限界を超えて既存の製造用工具の機能を拡張するための努力の中で、種々のダブルパターニングプロセス、例えば、自己整合ダブルパターニング（ＳＡＤＰ）、リソ−エッチ−リソ−エッチ（ＬＥＬＥ）、及びリソ−リソ−エッチ（ＬＬＥ）技術等、が提案されている。一般的に行われるような技術は、しかしながら、１つ以上の不利益を被る。ＳＡＤＰプロセスは、通常比較的多数のプロセスステップを含み、それにより生産スループットに悪影響を与える。製品汚染及び欠陥品は、ＬＥＬＥ技術の、フォトリソグラフィとエッチング処理モジュールとの間を行き来するウエハーの移送から、及びエッチング及びレジスト除去プロセス自体から生じ得る。ＬＬＥ手法は、第１のリソグラフィック（Ｌ１）レジストパターンの形成及び安定化と、続いて第２のリソグラフィック（Ｌ２）パターンの形成を含む。米国特許第８４９２０７５号、米国出願公開第２０１４００５４７５６号、及びＨｙａｔｔ，ｅｔ ａｌ．Ｐｒｏｃ．ＳＰＩＥ ９０５１，９０５１１８（２０１４）参照。
それ故、優れたマイクロリソグラフィ特徴部を生成するための新しい方法が所望される。
我々はこれより、電子機器の製造に有用な新しいリレーフ画像形成方法を提供する。好ましい態様では、ａ）パターニングされる層上にパターニングされたマスクを備える半導体基板を提供することと、ｂ）マスク上に第１の組成物の層を適用することであって、組成物がポリマーを含み、層がマスクの側壁にコーティングされる、適用することと、ｃ）第２の組成物の層を、マスクのコーティングされた側壁に隣接してある体積で半導体基板上に適用することと、ｄ）第１の組成物をマスクの側壁から除去し、それによりパターニングされる層を露出させ、マスク側壁と第２の組成物層との間に隙間を形成し、レリーフ画像を提供することと、を含む、レリーフ画像形成方法が提供される。
本発明の方法は、リソグラフィ画定パターンの隣に、２０ｎｍ以下を含む微小寸法の自己整合スペースを提供し得る。
さらに、一態様において、本明細書に開示される好適な方法は、ラインを生成し、その後パターンを反転しスペースを作成するための複数のステップを必要とする先の自己整合パターニング技術から区別される。むしろ、本発明の好適な方法において、自己整合スペースは、対応するラインの形成なしに、直接作成され得る。
更なる態様において、本発明の好適方法は、異なるエッチング速度のコーティング材料を使用する。それ故、好適な態様では、リソグラフィによって画定された特徴部の側壁は、特徴部及びコーティングされた元の特徴部間の残ったスペースを埋めるのに使用される追加材料を含む材料（例えば、有機ケイ素ポリマー層）のエッチング速度よりも、十分に速いエッチング速度を有するポリマー材料でコーティングされる。より速いエッチング速度が、残った構造の形状及び輪郭を大幅に変えることなく、スペースを残して、ポリマースペーサーを迅速に除去することを可能にする。重ねて、形成されたスペースは、２０ｎｍ以下の幅を含む、微小寸法であり得る。
好適な方法において、パターニングされたマスクは、続いて適用される第１の組成物と反応的な１つ以上の材料を含む。例えば、好ましくは、マスクパターンの表面は、オーバーコーティングしている第１の組成物と、接合可能な、さもなければ複合または配位され得る１つ以上の材料を含み得る。例えば、マスクパターンの接合または配位され得る好適な成分は、ＳｉＯ２等のケイ素、ＳｉＯＮ、反射防止コーティング組成物、無定形炭素、スピンオン炭素ハードマスク、または他の炭素系材料、及びチタン、ハフニウム、及び／またはジルコニウムの酸化物を含む。硬化反射防止コーティング組成物は、少なくとも特定の用途、例えば、硬化有機ケイ素反射防止コーティング組成物を含む硬化ケイ素含有反射防止コーティング組成物、で好まれる。
さらに、パターニングされたマスクは好適に、続いて適用される第１の組成物のエッチング速度よりも遅い、例えば、パターニングされたマスクのエッチング速度が、続いて適用される第１の組成物のエッチング速度よりも少なくとも２０、３０、４０、５０、６０、７０、または８０パーセント遅いエッチング速度を有する。
種々の材料は第１の組成物として使用され得る。好適な第１の組成物は、１つ以上のポリマーを含み得る。特に好適な第１の組成物は、パターニングされたマスク側壁上に存在する１つ以上の材料と、接合（例えば、共有結合）、さもなければ複合または配位（例えば、水素またはイオン結合）され得る、１つ以上の成分（例えば、ポリマー）を含む。例えば、適切な反応性部分を１つの鎖端、例えば酸化物特徴部の場合、ヒドロキシル末端基、に含み、パターニングされたマスク側壁への共有結合を可能にする成分。
好適な第１の組成物は、２０ｎｍ以下の厚みの膜の形成に適切な分子量を有する１つ以上のポリマーを含む。例えば、好適な第１の組成物ポリマーは、５，０００〜１００，０００の重量平均分子量を有し得る。好適な第１の組成物ポリマー成分はまた、熱力学的に均一膜厚の平滑膜を形成する傾向があるだろう。さらに、好適な第１の組成物ポリマーは、一般の有機エッチングプロセス、すなわちＯ２またはＮ２／Ｈ２プラズマエッチングプロセス、において十分に速いエッチング速度が、ポリマー鎖（Ｎ）の繰り返し単位中の原子総数対同様の繰り返し単位、Ｏ．Ｐ．＝Ｎ／（ＮＣ−ＮＯ））、中の炭素原子（ＮＣ）総数と酸素原子（ＮＯ）総数の差の比率により定義される、オーニシパラメータ（Ｏ．Ｐ．）２超を有するであろう。第１のパターニングされたマスクが、無定形炭素またはスピンオン炭素ハードマスク等の炭素系材料から形成される実施形態において、好適な第１の組成物ポリマーは、炭素マスクと相対的に速いエッチング速度を有するケイ素を含むポリマーを含む。ヒドロキシル含有組成物等のポリマーブラシ組成物は、しばしば好適な第１の組成物材料である。
好適な方法において、パターニングされたマスク上に第１の組成物を適用した後、コーティングされた基板は、第１の組成物をその側壁にコーティングさせた、パターニングされたマスクのレリーフ画像を作成するよう処理される。例えば、パターニングされたマスク付きの基板上に第１の組成物が適用された後、適用された第１の組成物は、任意選択で、しかし好ましくは、第１の組成物の一部のマスク側壁への接合を誘発するよう、熱処理（例えば、１５０℃以上で１、５、１０分間以上）等により処理され得る。かかる処理後、基板は、溶剤等で洗浄され、パターニングされたマスク側壁と接合していない、さもなければ複合していない第１の組成物は除去され得る。コーティングされた基板はまた、パターニングされたマスク側壁に接合または複合していない第１の組成物を除去する他の方法により処理され得る。例えば、コーティングされた基板は、第１の組成物を除去するため、そのような方法でエッチングされ得る。
好適な方法において、第２の組成物は、最初の特徴部により第１の組成物で作成されたトポグラフィ上の均一な厚みの平坦化膜に流延され得る。好ましくは、第２の組成物は、第１の組成物の反応性イオン速度よりも遅い、例えば、第２の組成物の反応性イオンエッチング速度が、続いて適用される第１の組成物の反応性イオン速度よりも、少なくとも２０、３０、４０、５０、６０、７０、または８０パーセント遅い反応性イオンエッチング速度を有する。
その後、第１の組成物は、マスクの側壁から除去され得、それにより複数レリーフ画像を提供する。第１の組成物の除去は、パターニングされる下層を露出させ、レリーフ画像を提供するため、マスク側壁と第２の組成物層との間に隙間を形成し得る。
好ましくは、最初の特徴部と残りの基板積層との間の界面の基板または膜は、基板への第１の組成物の選択的ウェッティングまたはデウェッティングのいずれもないことを確実にし、それにより、最初の特徴部の一様なカバレッジを提供するため、第１の組成物の反応性基に対して実質的に非反応性であり、同様に第１の組成物に対して実質的に中性な材料であるべきである。
追加の態様において、コーティングされた基板が提供される。好適な態様において、パターニングされる層上にパターニングされたマスクを備える半導体基板と、マスク上の第１の組成物の層であって、組成物がポリマーブラシを備え、層がマスクの側壁にコーティングされる、第１の組成物の層と、マスクのコーティングされた側壁に隣接したある体積の半導体基板上の第２の組成物であって、第１の組成物のエッチング速度が、１）第１の組成物及び２）第２の組成物のそれぞれのエッチング速度よりも、少なくとも３０パーセント速い、第２の組成物と、を備えるコーティングされた基板が提供される。好ましくは、第１の組成物のエッチング速度は、１）第１の組成物及び２）第２の組成物のそれぞれのエッチング速度よりも少なくとも４０、５０、６０、７０、８０、９０、または１００パーセント速い。
更に好適な態様において、１）パターニングされる層上にパターニングされたマスクを備える半導体基板と、２）マスク上の第１の組成物の層であって、組成物がポリマーブラシを備え、層がマスクの側壁にコーティングされる、第１の組成物の層と、３）マスクのコーティングされた側壁に隣接したある体積の半導体基板上の第２の組成物であって、第１の組成物層に隣接した単一相を形成する、第２の組成物と、を備えるコーティングされた基板が提供される。単一相組成物は、相分離ポリマーを含む非相溶性ポリマーブレンド、またはマイクロ分離層を形成するブロックコポリマーと区別されることを理解されたい。
本明細書に示されるとおり、別段の表示がない限り、エッチング速度という用語は、次の手順により決定される組成物のエッチング速度（特に、パターニングされたマスク、第１の組成物、及び第２の組成物のそれぞれのエッチング速度）という意味である。組成物のコーティング層は、２００ｍｍケイ素ウエハー上に、ＡＣＴ８塗布具を使用してスピンコーティングされる。スピン速度は、１００ｎｍ超の膜厚を獲得するため、必要に応じて変更する。硬化条件は、近接ホットプレート上で、２１５℃で６０秒間である。膜厚を、エリプソメトリにより測定される。膜は、次いで、選択したブランケットエッチングに、３０秒間等の選択時間供される。エッチング材料は、第１の組成物の効果的なエッチング液として選択される。それ故、例えば、第１の組成物が実質的に炭素系である場合、酸素系エッチングが好適に、ブランケットオキサイドエッチング（Ｃ４Ｆ８／Ｏ２／ＣＯ／Ａｒ）等のエッチング速度分析に使用される。第１の組成物が実質的にケイ素系である場合、ハロゲン系エッチング（例えば、フッ素エッチング）が、好適にエッチング速度分析に使用される。２つの組成物間（例えば、パターニングされたマスクと第１の組成物との間）のエッチング速度の評価において、同一のエッチング材料は、両方の材料（すなわち、パターニングされたマスク及び第１の組成物の両方のエッチング速度の評価に使用された同一のエッチング材料）に使用される。エッチング後、エッチングされた膜の厚みは、再測定され、エッチング速度は計算される。
本発明の好適な方法を図で示した概要である。 本発明の好適な方法を図で示した概要である。 本発明の好適な方法を図で示した概要である。 本発明の好適な方法を図で示した概要である。 実施例７のライン／スペースのＳＥＭ顕微鏡像である。 ＰＳ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として使用し、（ａ）ＰＳ−ＯＨブラシで処理後のパターン、（ｂ）自己整合スペース形成のための、ブラシ処理、埋め戻し、及びブラシポリマーの除去後の最終パターンを含む、実施例８のパターン増幅プロセスを示す。 ＰＳ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として使用し、（ａ）ＰＳ−ＯＨブラシで処理後のパターン、（ｂ）自己整合スペース形成のための、ブラシ処理、埋め戻し、及びブラシポリマーの除去後の最終パターンを含む、実施例９のパターン増幅プロセスを示す。 ＰＭＭＡ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として使用し、（ａ）ＰＭＭＡ−ＯＨブラシで処理後のパターン、（ｂ）自己整合スペース形成のための、ブラシ処理、埋め戻し、及びブラシポリマーの除去後の最終パターンを含む、実施例１０のパターン増幅プロセスを示す。 ＰＭＭＡ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として使用し、（ａ）ＰＭＭＡ−ＯＨブラシで処理後のパターン、（ｂ）自己整合スペース形成のための、ブラシ処理、埋め戻し、及びブラシポリマーの除去後の最終パターンを含む、実施例１１のパターン増幅プロセスを示す。
本発明の好適な方法は、複数のレリーフ画像の形成を含み、ａ）パターニングされたマスクを備える半導体基板を提供することと、ｂ）マスク上に第１の組成物の層を適用することと、ｃ）マスクレリーフ画像の表面上で第１の組成物層でマスクのレリーフ画像を形成することと、ｄ）第２の組成物を半導体基板上に適用することと、ｅ）第１の組成物層を除去し、マスク及び第２の組成物両方のレリーフ画像を提供することと、を含む。
他の態様において、ａ）パターニングされる層上にパターニングされたマスクを備える半導体基板を提供することと、ｂ）マスク上に第１の組成物の層に適用することと、ｃ）適用された第１の組成物を、第１の組成物の一部のマスクの側壁への接合を誘発するよう処理することと、ｄ）処理後、第１の組成物の非結合部を除去することと、ｅ）第２の組成物の層を、マスクのコーティングされた側壁に隣接したある体積で半導体基板上に適用することと、ｆ）前記第１の組成物を、前記マスクの前記側壁から除去し、それによりパターニングされる前記層を露出させ、前記マスク側壁と前記第２の組成物層との間に隙間を形成し、レリーフ画像を提供することと、を含むレリーフ画像形成のための方法が提供される。
図１Ａ
ここで図１Ａを参照、種々の層及び、その表面で形成される特徴部を備え得る基板１００を図で示す。基板は、ケイ素または化合物半導体（例えば、ＩＩＩ−ＶまたはＩＩ−ＶＩ）、ガラス、石英、セラミック、銅等を含む、半導体等の材料であり得る。一般に、基板は、単結晶シリコンまたは化合物半導体ウエハー等の半導体ウエハーで、１つ以上の層及びその表面で形成されるパターニングされた特徴部を有し得る。パターニングされる１つ以上の層１０２は、基板１００上に提供され得る。任意選択で、下地ベース基板材料自体は、例えば基板材料にトレンチ形成が所望される時は、パターニングされ得る。ベース基板材料自体をパターニングする場合、パターンは、基板の層に形成することを考慮すべきである。
層は、１つ以上の導電層、例えば、アルミニウム、銅、モリブデン、タンタル、チタン、タングステン、合金、そのような金属の窒素化合物またはケイ化物、ドープドアモルファスまたはドープトポリシリコンの層等の１つ以上の導電層の層、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、または金属酸化物の層等の１つ以上の誘電層、単結晶シリコン及びこれらの組み合わせの等の半導体層を備え得る。エッチングされる層は、種々の技術、例えば、プラズマＣＶＤ、減圧ＣＶＤ、またはエピタキシャル成長等の化学蒸着（ＣＶＤ）、スパッタリングまたは蒸発等の物理蒸着（ＰＶＤ）、または電気めっきにより形成され得る。
パターニングされたマスク１０４は、多くの方法により提供され得る。
例えば、フォトレジスト組成物は、好適に反射防止層上の基板に適用され得る。反射防止層は、好適に、続いて適用される第１の組成物と、共有的に結合、さもなければ配位され得る材料を含んでもよい。それ故、例えば、反射防止組成物は、ケイ素有機ポリマー等のケイ素成分、チタン、ハフニウム、及び／またはジルコニウムを含み得る。
アクリレート、ノボラック、及びケイ素化学系のフォトレジストを含む種々のフォトレジストが、使用され得る。好適なレジストは、例えば、米国出願公開第２００９０１１７４８９ Ａ１号、同第２００８０１９３８７２ Ａ１号、同第２００６０２４６３７３ Ａ１号、同第２００９０１１７４８９ Ａ１号、同第２００９０１２３８６９ Ａ１号、及び米国特許第７，３３２，６１６号に記載される。本発明の第１のレジストパターン形成方法で有用なフォトレジスト材料は、ポジ型及びネガ型材料の両方を含む。好適なポジ型材料は、レジストのコーティング層の露出した部位が、露出していない部位よりも湿式現像剤により溶解できるようにするための組成物の１つ以上の成分の酸不安定基の光酸促進脱保護反応を受けるポジ型化学増幅フォトレジストを含む。好適なネガ型レジストは、一般的に架橋性成分を含むであろう。あるいは、いわゆる「ネガティブトーン現像」プロセスで、ポジ型レジストが露出されてもよく、露出していない部位は有機溶剤で除去されて、露出した部位が残されてもよい。
フォトレジストは、次いで、更に以下で論じられる露光及び現像ステップにより、リソグラフィ処理し、スペーシングされたレジスト特徴部のレリーフ画像を作成し得る。むき出しの反射防止組成物は、次いで、反応性イオンエッチングにより除去し得る。フォトレジストレリーフ画像の後続の除去は、エッチングした反射防止層から形成されたパターニングされたマスク１０４を提供する。
あるいは、撮像及び現像されたフォトレジスト層は、パターニングされたマスク１０４として機能し得る。例えば、フォトレジスト層の１つ以上の成分に存在するカルボン酸基は、続いて適用される第１の組成物の官能機能性と共有的に結合、さもなければ配位され得る。例えば、第１の組成物は、フォトレジスト組成物成分のカルボン酸基と複合し得るアミン含有材料を、含み得る。
フォトレジスト組成物は、１つ以上のオーバーコーティングされた層付き基板１００に、周知の方法で適用することができ、レジストレリーフ画像１０４を提供するために、撮像及び現像され得る。例えば、フォトレジストコーティング層は、基板表面に、スピンコーティングまたは他の従来のコーティング技術により適用され得る。適用されたレジスト層は、その後、レジスト層中の溶剤含有量を最小化するため、ソフトベークされ得る。レジスト層は、次に、パターニングされた活性化放射、例えば１９３ｎｍまたはＥＵＶ放射に露光される。液浸リソグラフィ方法もまた、好適に使用され得る。フォトレジスト層の露光に続き、露光後ベーク（ＰＥＢ）が、一般的に、層の軟化点超の温度、例えば、約８０〜１５０℃で約３０〜９０秒間で行われる。露光されたフォトレジスト層は、次にレジストパターン形成のために現像される。好適な現像液及び現像技術は、当業者に周知であり、例えば、第四級アンモニウム水酸化物溶液等の水性塩基現像液、例えば、０．２６Ｎテトラメチルアンモニウムヒドロキシド等の水酸化テトラアルキルアンモニウム溶液を含む。
図１Ｂ
図１Ｂに示すとおり、パターニングされたマスク１０４は、好適に選択により第１の組成物１０６でコーティングされる。論じられたように、パターニングされたマスク１０４は、好適に、続いて適用される第１の組成物のエッチング速度よりも遅い、例えば、パターニングされたマスクのエッチング速度が、第１の組成物のエッチング速度よりも少なくとも２０、３０、４０、５０、６０、７０、または８０パーセント遅い、エッチング速度を有する。
種々の材料は第１の組成物として使用され得る。好適な第１の組成物は、１つ以上のポリマーを含み得る。特に好適な第１の組成物は、パターニングされたマスク側壁上に存在する１つ以上の材料と、接合（例えば、共有結合）、さもなければ複合または配位（例えば、水素またはイオン結合）され得る、１つ以上の成分（例えば、ポリマー）を含む。例えば、１つの鎖端または主鎖に沿った、例えば、酸化特徴部の場合ヒドロキシル末端基、の適切な反応性部分を含み、パターニングされたマスク側壁と共有結合することを可能にする成分。成分はまた、付着を可能にする１つ以上の反応性基を含むポリマーまたはコポリマーであり得る。
特に好適の第１の組成物は、ポリマーブラシ組成物を含む。「ブラシ組成物」または「ブラシ層」という用語は、本明細書で、表面へのポリマー有機材料の共有または配位（例えば、水素またはイオン結合）結合により形成される層を示すのに使用される。いくつかの実施形態において、ブラシ層は、シロキサンを含み得、例えば、ポリ（ジメチルシロキサン）（ＰＤＭＳ）を含む前駆物質等のシロキサン含有前駆物質から形成され得る。いくつかの実施形態において、ブラシ層は、シロキサン含有ポリマーに加え、または代わりに有機ポリマーを含む前駆物質により形成され得る。例えば、ブラシ層は、ポリスチレン（ＰＳ）及びポリ（メタクリル酸メチル）（ＰＭＭＡ）の内１つまたは両方を含む前駆物質を使用して形成され得る。ブラシ層前駆物質は、表面と反応し、それによりブラシ層と表面を共有的に結合（例えば、グラフト）するのに好適な１つ以上の置換基を有する。そのような置換基は、ヒドロキシ部分、スルフヒドリル部分等を含み得る。
第１の組成物は、スピンコーティングを含む任意の種々の技術により、パターニングされたマスク１０４の付き基板１００に適用され得る。第１の組成物の層の適用後、コーティングされた基板は、好適に熱処理される。熱処理は、第１の組成物１０６のパターニングされたマスク１０４の側壁への結合または複合を促進し得る。好適な熱処理条件は、使用される特定の材料により、１５０℃超過または２００℃で０．５〜１５分間の加熱を含み得る。そのような加熱処理後、パターニングされたマスク側壁と結合していない第１の組成物材料は、その後、好適に、例えば、コーティングされた基板をプロピレングリコールモノメチルエーテルアセテート、ｎ−ブチルアセテート等を含む好適な溶剤ですすぐことにより除去される。そのようなすすぎによる結合していない第１の組成物材料の除去は、図１Ｂに全体に示されるとおり、第１の組成物１０６でコーティングされた側壁をもつパターニングされたマスク１０４を提供する。結合していない第１の組成物材料の除去に続き、基板は、所望により、例えば１５０℃超過または２００℃で１〜２分間以上加熱することにより焼き戻され得る。
我々はまた、第１の組成物層厚１０６ａは、第１の組成物の１つ以上の成分の選択または適合させることを介して制御され得ることを発見した。とりわけ、第１の組成物の１つ以上のポリマー成分の分子量及び／またはブレンド比の選択により、コーティング層厚は、制御することができ、それにより形成されるスペース１０６ｂ（図１Ｄ）の幅も制御することができる。例えば、続く実施例６を参照。一般的に、第１の組成物の構成要素として、８，０００、９，０００、１０，０００、１１，０００、または１２，０００超過の平均分子量の重量を有するポリマーを含む高分子量の使用は、さらに厚い第１の組成物コーティング層厚１０６ａの形成を可能にし、及びそれによりさらに広い幅の形成されたスペース１０６ｂを生成する。
図１Ｃ
図１Ｃに示すとおり、基板は、第２の組成物１０８でスペース１０８ａ（図１Ｂ）を埋めるために、コーティングされた側壁１０６を有するパターニングされたマスク１０４により露出された領域を埋める第２の組成物１０８によりコーティングされる。好ましくは、第２の組成物は、均質の単相であろう。好ましくは、第２の組成物は、第１の組成物のエッチング速度よりも遅い、例えば、第２の組成物のエッチング速度が、続いて適用される第１の組成物のエッチング速度よりも、少なくとも２０、３０、４０、５０、６０、７０、または８０パーセント遅いエッチング速度を有する。例えば、好適な第２の組成物は、ケイ素コーティング組成物、例えば、ポリジメチルシロキサン、シルセスキオキサン、ケイ素含有ポリアクリレート及びポリメタクリレート、ケイ素含有ポリスチレン、及び他のポリマー含有ケイ素を含む。続く第２の組成物でのコーティングは、基板は、所望により、例えば１５０℃超過または２００℃で、１〜２分間以上加熱することにより焼き戻され得る。重要なことは、第１の組成物及び第２の組成物は、それらは加熱時に混和されず、離散相に分離されたままであるよう選択される。
図１Ｄ
図１Ｄに図示されるとおり、第１の組成物は、エッチング等によりマスクの側壁から除去され得、それによりパターニングされたマスク１０４及び第２の組成物１０８の複数レリーフ画像を提供する。第１の組成物の除去は、パターニングされる下層を露出させることができ、マスク側壁と第２の組成物層１０８との間に隙間を形成し、１０６ｂでレリーフ画像を提供する。
これらの材料及びプロセスは、単一露光フォトリソグラフィックプロセスから成し遂げられるよりも高い特徴部密度のレリーフパターン作成に有用である。重要なことは、得られるレリーフパターンは、元のマスクパターンに自己整合し、それにより、複数回のフォトリソグラフィック露光を使用する比較プロセスに固有のオーバレイ誤差に関する問題を軽減する。これらの自己整合したレリーフパターンは、またイオン注入及び自己整合ライン切断パターンのためのトレンチの形成に有用である。
以下の非限定的な実施例は、本発明の例示である。
方法
本明細書の実施例に報告される膜厚は、ＮａｎｏＳｐｅｃ／ＡＦＴ２１００膜厚測定器を使用し測定した。膜の厚みは、回析格子を通過する白色光の干渉から決定した。「ケイ素上のポリイミド」と呼ばれる標準的プログラムを使用し、成分波長（３８０〜７８０ｎｍ）を分析し、膜厚を決定した。
数平均分子量、ＭＮ、及び実施例に報告される多分散性値は、Ａｇｉｌｅｎｔ １１００系屈折率を備える、Ａｇｉｌｅｎｔ １１００系ＬＣ装置及びＭｉｎｉＤＡＷＮ（Ｗｙａｔｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．）光散乱検出装置上で、ゲル浸透クロマトグラフィー（ＧＰＣ）により測定された。サンプルを、約１ｍｇ／ｍＬ濃度のＨＰＣＬ等級ＴＨＦに溶解し、０．２０μｍのシリンジフィルターでろ過した後に、２つのＰＬＧｅｌ３００×７．５ｍｍ混合Ｃカラム（５ｍｍ、Ｐｏｌｙｍｅｒ Ｌａｂｏｒａｔｏｒｉｅｓ，Ｉｎｃ．）を介して注入した。流量１ｍＬ／ｍｉｎ及び３５℃の温度を維持した。カラムは、狭分子量ＰＳ基準（ＥａｓｉＣａｌ ＰＳ−２、Ｐｏｌｙｍｅｒ Ｌａｂｏｒａｔｏｒｉｅｓ， Ｉｎｃ）で校正した。
逆ゲーテッド１３Ｃ＋ＮＭＲ分光学法を、クリオプローブを備えたＢｒｕｋｅｒ Ａｖａｎｃｅ ４００ ＭＨｚ ＮＭＲ分光計で実施した。ポリマーを、ＣＤＣｌ３１０ｍｍＮＭＲ管の中に室温で溶解した。０．０２Ｍクロムアセチルアセトナート（Ｃｒ（ａｃａｃ）３）を、取得時間短縮のため添加した。一般的なサンプル濃度は、０．３５ｇ／２．８ｍＬだった。すべての測定を、サンプルスピニングなしで、２５℃で、４０００〜８０００スキャンの取得、５秒の弛緩遅延、１２．１μｓの９０°パルス長、ＣＤＣｌ３に７７．２７ｐｐｍの基準スペクトル、１００ｐｐｍのスペクトル中心、及び３００ｐｐｍの分光幅で行った。
パターンの撮像は、ＡＭＲＡＹ１９１０電界放出走査電子顕微鏡（ＳＥＭ）を使用して行った。試験サンプルを、両面カーボンテープを使用しＳＥＭ載物台に載せ、分析前に窒素をブローすることにより洗浄した。試験サンプルのそれぞれの画像を、５０，０００倍の倍率で収集した。
実施例１：ＰＭＭＡ−ＯＨ−１の合成
Figure 0006316788
 窒素パージしたグローブボックスに、メタクリル酸メチル（２３．７ｇ、２３７ｍｍｏｌ）、ＣｕＢｒ（３４．０ｍｇ、０．２３７ｍｍｏｌ）、エキサメチルトリエチルテトラテトラアミン（５４．６ｍｇ、０．２３７ｍｍｏｌ）、及びヒドロキシル官能化開始剤（２５０ｍｇ、１．１８ｍｍｏｌ）を、乾燥した２４０ｍＬジャーの中で混ぜ合わせ、続いて２５ｍＬの乾燥アニソールで希釈した。攪拌棒を加え、ジャーの蓋を閉め、９０℃で２時間加熱した。その後ジャーをグローブボックスから取り出し、室温に冷却した。ＡＭＢＥＲＬＩＴＥ ＩＲＣ７４８Ｉを、濃い緑の溶液に添加し、これを室温で一晩攪拌した。無色になった溶液をろ過してＡＭＢＥＲＬＩＴＥビーズを除去し、ポリマーをＭｅＯＨに沈殿させ、ろ過し、乾燥した。次にそれを１００ｍＬのＣＨ２Ｃｌ２に再溶解し、脱イオン水で３回洗浄し、ＭｅＯＨから再沈殿させた。ポリマーをろ過し、真空オーブンで一晩、６０℃で乾燥させた。得られたポリマー（１１．２ｇ、４７．３％）を、光散乱検出装置を使用し、ＧＰＣで分析した。分子量は、１．１８のＰＤＩで１３，８００ｇ／ｍｏｌであると決定された。
実施例２：ＰＭＭＡ−ＯＨ−２の合成
ＰＭＭＡ−ＯＨ−２を、２７．９ｋｇ／ｍｏｌのＭｎ及び１．２１のＰＤＩの材料を得るよう改良された上記ポリマー重合方法を使用し合成した。ＰＳ−ＯＨ−１を、４０ｋｇ／ｍｏｌのＭｎ及び１．２３のＰＤＩのＰＳ−ＯＨ−１を得るよう改良された上記ポリマー重合方法を使用し合成した。ＰＳ−ＯＨ−２を、９ｋｇ／ｍｏｌのＭｎ及び１．２３のＰＤＩのＰＳ−ＯＨ−２を得るよう改良されたＴｒｅｆｏｎａｓらの米国特許第８，８２２，６１５号に記載される方法を使用し合成した。
実施例３：ＰｔＢＳ−１８．８ｋの合成
Figure 0006316788
 窒素パージしたグローブボックスに、４−ｔＢｕスチレン（２２．４ｇ、１４０ｍｍｏｌ）を乾燥した２５０ｍＬ丸底フラスコに添加し、続いて１２５ｍＬの乾燥シクロヘキサンで希釈した。磁気攪拌棒で攪拌しながら、ｓ−ＢｕＬｉ（０．８００ｍＬの１．４０Ｍ溶液、１．１２ｍｍｏｌ）を添加し、即時に色がオレンジへと変化した。グローブボックス内でこの溶液を室温で４５分間攪拌したままにした後、数滴のＭｅＯＨで反応停止させ、グローブボックスから取り出した。このポリマーをＭｅＯＨ（６００ｍＬ）に沈殿させ、ろ過し、乾燥させた。次にそれを１００ｍＬのＣＨ２Ｃｌ２に再溶解し、脱イオン水で３回洗浄し、ＭｅＯＨから再沈殿させた。ポリマーをろ過し、真空オーブンで一晩、８０℃で乾燥させた。得られたポリマー（１９．４ｇ、８６．６％）を、光散乱検出装置を使用し、ＧＰＣで分析した。分子量は、１．０５のＰＤＩで１８，８００ｇ／ｍｏｌであると決定された。
実施例４：ＳｉＡＲＣ−１の調製
ケイ素反射防止コーティング（ＳｉＡＲＣ−１）を、オルトケイ酸テトラエチル、フェニルトリメチルオキシラン、ビニルトリメチルオキシラン、及びメチルトリメチルオキシラン（重量比で５０／９／１５／２６）（５８．５ｇ）からなるシロキサンターポリマー及び塩化テトラメチルアンモニウム（０．６６ｇ）を、プロピレングリコールモノメチルエーテルアセテート（２５０．７ｇ）、乳酸エチル（１５．５ｇ）、オレイルアルコール（０．３２ｇ）、及び水中３０重量％硝酸（４．３ｇ）の混合物に溶解することにより調製した。
実施例５：追加材料
ＰＳホモポリマーを、ポリマーソースから購入した。（Ｐ２４５９−Ｓ、Ｍｎ＝３３ｋ、ＰＤＩ＝１．０４）。ＰＤＭＳホモポリマーをＧｅｌｅｓｔから購入した。（ＩＣ−８５０２、Ｍｎ＝９ｋ）。
実施例６．抗スペーサー発生器（第１の組成物）の厚み制御
２重量％ＰＳ−ＯＨ−１及びＰＳ−ＯＨ−２の溶液を、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中で調製した。追加の溶液を、ＰＳ−ＯＨ−１が２５体積％、５０体積％、及び７５体積％のＰＳ−ＯＨ−１及びＰＳ−ＯＨ−２の混合物の形成のため、調製した。これらの５つの溶液を、ケイ素ウエハーに膜として１５００ｒｐｍのスピンコーティング及び２５０℃で２分間、空気中でベークすることにより適用した。結合していないＰＳ−ＯＨを、その後ＰＧＭＥＡ及びスピン乾燥で２回、パターンをすすぐことにより除去し、及び残厚を測定した（表１）。厚みは、ＰＳ−ＯＨの分子量に依存し、Ｍｎ＝４０ｋｇ／ｍｏｌのＰＳ−ＯＨ−１は、１２．１ｎｍ膜を生じさせ、Ｍｎ＝９ｋｇ／ｍｏｌのＰＳ−ＯＨ−２は、６．４ｎｍ膜を生じさせた。厚みは追加でこれら２つのＰＳ−ＯＨ材料をブレンドすることにより制御され、ＰＳ−ＯＨ−２の量を増加させるに従い、付随してより薄い残さ膜が生じた。この実施例は、ポリマー分子量を調整またはブレンドすることにより、抗スペーサー発生器の厚みを制御する能力を証明する。
Figure 0006316788
実施例７．ライン／スペースパターンの形成
ＴＥＬ ＡＣＴ８トラックを使用し、１５５ｎｍの有機下層をもつ２００ｍｍケイ素ウエハーを、ＳｉＡＲＣ−１で公称膜厚の３５ｎｍにコーティングし、続いて２４０℃で６０秒間ベークした。二重層の積層に、さらに１５０℃で６０秒間ＨＭＤＳを下塗りした後、フォトレジストを適用した。フォトレジストＥＰＩＣ３０１３（商標）を、次いでこの積層に１２０ｎｍの公称膜厚で適用し、１００℃で６０秒間のソフトベークを適用した。完成した三層の積層を、次いで、０．７５ＮＡ ０．８９ｏ／０．６４ｉシグマで、７５ｎｍの１５０ピッチライン／スペースレチクル、固定用量３４．０ｍＪ／ｃｍ２及び固定焦点０．０μｍのＡＳＭＬ１１００ １９３ｎｍを使用したステッパを使用し、露光した。１００℃で６０秒間の後露光ベークを適用後、現像した。ウエハーを、次いでＣＤ−２６現像液で、６０秒シングルパドル、脱イオン水すすぎ、及びスピンドライを使用し現像した。反応性イオンエッチングを、次いで、Ｐｌａｓｍａ Ｔｈｅｒｍ ７９０＋を使用し、７２ｓｃｃｍ ＣＦ４及び２ｓｃｃｍ Ｏ２の混合を使用し、１００Ｗ電力で、２１ｍＴｏｒｒ圧で１２０秒間行った。
実施例８．ＰＳ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として、及びＳｉＡＲＣを埋め戻し材料（第２の組成物）として使用するパターン増幅プロセス
上記実施例７のライン／スペースパターンを、ＰＳ−ＯＨブラシ（プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中２重量％）の溶液を１５００ｒｐｍでスピンコーティングし、２５０℃で１０分間、空気中でベークすることにより、オーバーコーティングした。結合していないＰＳ−ＯＨを、パターンをＰＧＭＥＡで２回すすぐ及びスピン乾燥することにより除去した。基板を、その後、再び２５０℃で２分間、空気中で焼き戻した。パターンを、ＳＥＭによって撮像した。図３ａは、ラインがＣＤで８０ｎｍに成長することを示す。ライン間のスペースを、ＳｉＡＲＣ−１で、１６７１ｒｐｍのスピンコーティングにより、続いて２５０℃で２分間、空気中でベークすることにより埋め戻した。パターンを、その後Ｐｌａｓｍａ Ｔｈｅｒｍ ７９０＋を使用し、初期のＣＨＦ３エッチングで、二段反応性イオンエッチングプロセスに供し、ＳｉＡＲＣオーバーバーデンを除去（５００Ｗ電力で２０ｓｃｃｍ ＣＨＦ３及び２０ｍＴｏｒｒ圧で４５秒間）し、続いてＯ２エッチングで、ＰＳを除去（１００Ｗ電力で２５ｓｃｃｍ Ｏ２及び６ｍＴｏｒｒ圧で４２秒間）した。パターンを再びＳＥＭにより撮像し、最初のラインに隣接する７５ｎｍのピッチでわずか８ｎｍのＣＤのパターン自己整合スペースを明らかにする代表的な顕微鏡像を図３ｂに示す。本実施例は、明らかにブラシ材料を犠牲的抗スペーサー発生器として使用する能力を証明する。
実施例９．ＰＳ−ＯＨブラシを抗スペーサー発生器（第１の組成物）として、及びＰＤＭＳを埋め戻し材料（第２の組成物）として使用するパターン増幅プロセス
実施例７のライン／スペースパターンを、ＰＳ−ＯＨブラシ（プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中２重量％）の溶液を１５００ｒｐｍでスピンコーティングし、２５０℃で１０分間、空気中でベークすることにより、オーバーコーティングした。結合していないＰＳ−ＯＨを、パターンをＰＧＭＥＡで２回すすぐ及びスピン乾燥することにより除去した。基板を、その後、再び２５０℃で２分間、空気中で焼き戻した。パターンをＳＥＭにより撮像し、ラインがＣＤで８０ｎｍに成長することを示す代表的な顕微鏡像を図４ａに示す。ライン間のスペースを、ポリジメチルシロキサン（ＰＤＭＳ、９ｋｇ／ｍｏｌ）で、溶液（ヘプタン中０．７５重量％）を１７６０ｒｐｍでスピンコーティングし、続いて２５０℃で２分間、空気中でベークすることにより埋め戻した。パターンを、その後Ｐｌａｓｍａ Ｔｈｅｒｍ ７９０＋を使用し、初期のＣＨＦ３エッチングで、二段反応性イオンエッチングプロセスに供し、ＰＤＭＳオーバーバーデンを除去（５００Ｗ電力で２０ｓｃｃｍ ＣＨＦ３及び２０ｍＴｏｒｒ圧で４５秒間）し、続いてＯ２エッチングで、ＰＳを除去（１００Ｗ電力で２５ｓｃｃｍ Ｏ２及び６ｍＴｏｒｒ圧で４２秒間）した。パターンを再びＳＥＭにより撮像し、最初のラインに隣接する７５ｎｍのピッチでわずか９ｎｍのＣＤのパターン自己整合スペースを明らかにする代表的な顕微鏡像を図４ｂに示す。本実施例は、明らかにブラシ材料を犠牲的抗スペーサー発生器として使用する能力を証明する。
実施例１０．ＰＭＭＡ−ＯＨ−２ブラシを抗スペーサー発生器（第１の組成物）として、及びＰＳを埋め戻し材料（第２の組成物）として使用するパターン増幅プロセス
実施例７のライン／スペースパターンを、ＰＭＭＡ−ＯＨ−２ブラシ（プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中２重量％）の溶液を１５００ｒｐｍでスピンコーティングし、２５０℃で１０分間、空気中でベークすることにより、オーバーコーティングした。結合していないＰＭＭＡ−ＯＨ−２を、パターンをＰＧＭＥＡで２回すすぐ及びスピン乾燥することにより除去した。基板を、その後、再び２５０℃で２分間、空気中で焼き戻した。パターンをＳＥＭにより撮像し、代表的な顕微鏡像を図５ａに示す。ライン間のスペースを、ポリスチレン（ＰＳ、３３ｋｇ／ｍｏｌ）で、溶液（ＰＧＭＥＡ中１．５重量％）を１７７９ｒｐｍでスピンコーティングし、続いて２５０℃で２分間、空気中でベークすることにより埋め戻した。パターンを、その後、Ｐｌａｓｍａ Ｔｈｅｒｍ ７９０＋で反応性イオンエッチングプロセスに供し、アルゴン及びＯ２の混合を使用し、ＰＭＭＡ（１００Ｗ電力で３０ｓｃｃｍ Ａｒ及び１０ｓｃｃｍ Ｏ２、及び６ｍＴｏｒｒ圧で６４秒間）を除去した。パターンを再びＳＥＭにより撮像し、代表的な顕微鏡像を図５ａに示す。本プロセスは、最初のラインに隣接する７５ｎｍのピッチでわずか８ｎｍのＣＤのパターン自己整合スペースを生成する。本実施例は、明らかにブラシ材料を犠牲的抗スペーサー発生器として使用する能力を証明する。
実施例１１．ＰＭＭＡ−ＯＨ−２ブラシを抗スペーサー発生器（第１の組成物）として、及びＰｔＢＳを埋め戻し材料（第２の組成物）として使用するパターン増幅プロセス
実施例７のライン／スペースパターンを、ＰＭＭＡ−ＯＨ−２ブラシ（プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）中２重量％）の溶液を１５００ｒｐｍでスピンコーティングし、２５０℃で１０分間、空気中でベークすることにより、オーバーコーティングした。結合していないＰＭＭＡ−ＯＨ−２を、パターンをＰＧＭＥＡで２回すすぐ及びスピン乾燥することにより除去した。基板を、その後、再び２５０℃で２分間、空気中で焼き戻した。パターンをＳＥＭにより撮像し、代表的な顕微鏡像を図６ａに示す。ライン間のスペースを、ポリ（ｔ−ブチルスチレン）（ＰｔＢＳ、１８．８ｋｇ／ｍｏｌ）で、溶液（ＰＧＭＥＡ中１．５重量％）を１９４６ｒｐｍでスピンコーティングし、続いて２５０℃で２分間、空気中でベークすることにより埋め戻した。パターンを、その後、Ｐｌａｓｍａ Ｔｈｅｒｍ ７９０＋で反応性イオンエッチングプロセスに供し、アルゴン及びＯ２の混合を使用し、ＰＭＭＡ（１００Ｗ電力で３０ｓｃｃｍ Ａｒ及び１０ｓｃｃｍ Ｏ２、及び６ｍＴｏｒｒ圧で６４秒間）を除去した。パターンを再びＳＥＭにより撮像し、代表的な顕微鏡像を図６ｂに示す。本プロセスは、最初のラインに隣接する７５ｎｍのピッチでわずか９ｎｍのＣＤのパターン自己整合スペースを生成する。本実施例は、ブラシ材料を犠牲的抗スペーサー発生器として使用する能力を示す。

Claims (12)

  1. レリーフ画像を形成するための方法であって、
    ａ）パターニングされる層上にパターニングされたマスクを備え、前記マスクパターンの表面がケイ素を含む半導体基板を提供することと、
    ｂ）前記マスク上に第１の組成物の層を適用し、前記組成物はポリマーを含み、前記層を前記マスクの側壁上にコーティングすることと、
    ｃ）第２の組成物の層を、前記マスクの前記コーティングされた側壁に隣接してある体積内で前記半導体基板上に適用することと、
    ｄ）前記第１の組成物を前記マスクの前記側壁から除去し、それによりパターニングされる前記層を露出させ、前記マスク側壁と前記第２の組成物層との間に隙間を形成し、レリーフ画像を提供することと、を含む、前記方法。
  2. レリーフ画像を形成するための方法であって、
    ａ）パターニングされる層上にパターニングされたマスクを備える半導体基板を提供することと、
    ｂ）前記マスク上に第１の組成物の層を適用し、前記組成物はポリマーを含み、前記層を前記マスクの側壁上にコーティングすることと、
    ｃ）第２の組成物の層を、前記マスクの前記コーティングされた側壁に隣接してある体積内で前記半導体基板上に適用し、前記マスク及び／または第２の組成物がケイ素を含むことと、
    ｄ）前記第１の組成物を前記マスクの前記側壁から除去し、それによりパターニングされる前記層を露出させ、前記マスク側壁と前記第２の組成物層との間に隙間を形成し、レリーフ画像を提供することと、を含む、前記方法。
  3. 前記適用された第１の組成物は、前記第１の組成物の前記パターニングされたマスクの側壁への接合を誘発するよう処理される、請求項１または２に記載の方法。
  4. 前記マスク上に前記第１の組成物を適用した後、前記コーティングされた基板は、前記第１の組成物を前記パターニングされたマスク側壁にコーティングさせた、前記パターニングされたマスクのレリーフ画像を作成するよう処理される、請求項１〜３のいずれかに記載の方法。
  5. 前記第１の組成物層は、ポリマーブラシ組成物である、請求項１〜４のいずれかに記載の方法。
  6. 前記適用された第１の組成物層は、ベークされ、次いで前記ベークされた第１の組成物層が、すすがれる、請求項１〜５のいずれかに記載の方法。
  7. 前記マスクパターンの表面は、ケイ素を含む、請求項１、及び２〜６のいずれかに記載の方法。
  8. 前記第１の組成物層の１つ以上の成分が、前記マスクの１つ以上の成分と共有結合を形成する、請求項１〜７のいずれかに記載の方法。
  9. 前記マスク及び／または第２の組成物が、ケイ素を含む、請求項１、及び３〜８のいずれかに記載の方法。
  10. 前記第１の組成物のエッチング速度が、前記第２の組成物のエッチング速度の少なくとも２倍である、請求項１〜９のいずれかに記載の方法。
  11. パターニングされる層上にパターニングされたマスクを備え、前記マスクパターンの表面がケイ素を含む半導体基板と、
    前記マスク上の第１の組成物の層であって、前記組成物はポリマーブラシを備え、前記層は前記マスクの側壁にコーティングされる、第１の組成物の層と、
    前記マスクの前記コーティングされた側壁に隣接したある体積の前記半導体基板上の第２の組成物と、を備え、
    前記第１の組成物のエッチング速度は、前記マスク及び第２の組成物のそれぞれのエッチング速度よりも少なくとも３０パーセント速い、コーティングされた基板。
  12. パターニングされる層上にパターニングされたマスクを備える半導体基板と、
    前記マスク上の第１の組成物の層であって、前記組成物はポリマーブラシを備え、前記層は前記マスクの側壁にコーティングされる、第１の組成物の層と、
    前記マスクの前記コーティングされた側壁に隣接したある体積の前記半導体基板上の第２の組成物と、を備え、
    前記マスク及び／または第２の組成物はケイ素を含み、
    前記第１の組成物のエッチング速度は、前記マスク及び第２の組成物のそれぞれのエッチング速度よりも少なくとも３０パーセント速い、コーティングされた基板。
JP2015216580A 2014-11-07 2015-11-04 レリーフ画像形成方法 Active JP6316788B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462077104P 2014-11-07 2014-11-07
US62/077,104 2014-11-07

Publications (2)

Publication Number Publication Date
JP2016092423A JP2016092423A (ja) 2016-05-23
JP6316788B2 true JP6316788B2 (ja) 2018-04-25

Family

ID=55912806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015216580A Active JP6316788B2 (ja) 2014-11-07 2015-11-04 レリーフ画像形成方法

Country Status (5)

Country Link
US (1) US20160133477A1 (ja)
JP (1) JP6316788B2 (ja)
KR (1) KR101772950B1 (ja)
CN (1) CN105589299A (ja)
TW (1) TWI632437B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112212B (zh) * 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
CN105425547B (zh) * 2016-01-12 2018-07-10 苏州华维纳纳米科技有限公司 一种在曝光光刻中使用的立体模板及其制备方法
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
JP7013309B2 (ja) * 2018-04-10 2022-01-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020214238A1 (en) * 2019-04-16 2020-10-22 Applied Materials, Inc. Method of thin film deposition in trenches
US11133195B2 (en) 2019-04-30 2021-09-28 International Business Machines Corporation Inverse tone pillar printing method using polymer brush grafts
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法
WO2022235475A1 (en) * 2021-05-03 2022-11-10 Tokyo Electron Limited Wet-dry bilayer resist

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
AU2002234603A1 (en) * 2001-01-08 2002-07-16 International Business Machines Corporation Method for the manufacture of micro structures
KR100575001B1 (ko) 2004-12-10 2006-04-28 삼성전자주식회사 상호 결합 없는 이중 포토 리소그라피 방법
JP5047502B2 (ja) * 2005-01-19 2012-10-10 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 樹脂混合物を含むフォトレジスト組成物
JP2010511915A (ja) * 2006-12-06 2010-04-15 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 二重パターン形成プロセスを利用した装置製造プロセス
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US20090253078A1 (en) * 2008-04-07 2009-10-08 Sokudo Co., Ltd. Double exposure lithography using low temperature oxide and uv cure process
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5425514B2 (ja) * 2009-04-16 2014-02-26 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成方法
EP2287668A1 (en) * 2009-06-26 2011-02-23 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices
JP5184460B2 (ja) * 2009-07-24 2013-04-17 信越化学工業株式会社 パターン形成方法
US8815747B2 (en) * 2010-06-03 2014-08-26 Micron Technology, Inc. Methods of forming patterns on substrates
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same
JP5661562B2 (ja) * 2011-06-01 2015-01-28 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer

Also Published As

Publication number Publication date
CN105589299A (zh) 2016-05-18
JP2016092423A (ja) 2016-05-23
TW201635049A (zh) 2016-10-01
KR101772950B1 (ko) 2017-08-30
TWI632437B (zh) 2018-08-11
US20160133477A1 (en) 2016-05-12
KR20160055080A (ko) 2016-05-17

Similar Documents

Publication Publication Date Title
JP6316788B2 (ja) レリーフ画像形成方法
TWI721125B (zh) 預圖案化微影模版、基於使用該模版的輻射圖案化之方法及形成該模版之方法
JP6284925B2 (ja) 誘導自己組織化用のケイ素系ハードマスク層
JP6454324B2 (ja) 誘導自己組織化用ブロックコポリマーに用いる高エッチング耐性ポリマーブロック
TWI617890B (zh) 包含聚合熱酸產生劑之組合物及其方法
JP5300799B2 (ja) パターン形成方法及びポリマーアロイ下地材料
TWI515767B (zh) 使用聚矽氮烷以形成反向曝光影像之硬罩製程
TWI476816B (zh) 自我對準間隔之多重圖案化方法
JP6810782B2 (ja) 誘導自己集合体施与のためのケイ素含有ブロックコポリマー
JP2014528015A (ja) 誘導自己組織化ブロックコポリマーのための中性層の組成物及びそれの方法
TW200947133A (en) On-track process for patterning hardmask by multiple dark field exposures
JP2018538382A (ja) ブロックコポリマーの自己組織化のための組成物及び方法
TWI754661B (zh) 用於自組裝應用之聚合物組合物
JP5938989B2 (ja) 多層レジストプロセス用無機膜形成組成物及びパターン形成方法
CN113015940A (zh) 用于高分辨率图案化的含硅烷醇有机-无机杂化涂层
KR102147182B1 (ko) 패턴-형성 방법
JP7028940B2 (ja) 半導体フォトレジスト用組成物およびこれを利用したパターン形成方法
JP7461917B2 (ja) フォトレジストパターントリミング組成物及びフォトレジストパターンをトリミングする方法
TWI834877B (zh) 光阻劑圖案修整組成物及圖案形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180328

R150 Certificate of patent or registration of utility model

Ref document number: 6316788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150