CN105589299A - 用于形成浮雕图像的方法 - Google Patents

用于形成浮雕图像的方法 Download PDF

Info

Publication number
CN105589299A
CN105589299A CN201510742670.5A CN201510742670A CN105589299A CN 105589299 A CN105589299 A CN 105589299A CN 201510742670 A CN201510742670 A CN 201510742670A CN 105589299 A CN105589299 A CN 105589299A
Authority
CN
China
Prior art keywords
composition
mask
layer
patterned
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510742670.5A
Other languages
English (en)
Inventor
P·特雷福纳斯
P·汉斯塔德
J·C·泰勒
J·J·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Original Assignee
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Global Technologies LLC, Rohm and Haas Electronic Materials LLC filed Critical Dow Global Technologies LLC
Publication of CN105589299A publication Critical patent/CN105589299A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

在优选方面，提供用于形成浮雕图像的方法，其包括：a)提供包含在待图案化的层上的经图案化掩模的半导体衬底；b)在所述掩模上涂覆第一组合物的层，其中所述组合物包括聚合物且将所述层涂布于所述掩模的侧壁上；c)按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上涂覆第二组合物的层；和d)从所述掩模的所述侧壁去除所述第一组合物，由此暴露待图案化的所述层且在所述掩模侧壁与所述第二组合物层之间形成间隙以提供浮雕图像。所述方法在半导体装置制造中发现有特定适用性。

Description

用于形成浮雕图像的方法
技术领域
本发明大体上涉及电子装置的制造。更具体地说，本发明涉及形成光刻图案的方法。本发明发现在半导体装置的制造中用于形成高密度光刻图案和特征的特定用途。
背景技术
在半导体制造行业中，光致抗蚀剂材料用于将图像转印到安置在半导体衬底上的一或多个底层(如金属、半导体或介电层)，以及所述衬底自身。为了增大半导体装置的集成密度且允许形成具有纳米范围中的尺寸的结构，已开发且继续开发具有高分辨率能力的光致抗蚀剂和光刻处理工具。
一种达成半导体装置中的纳米级特征大小的方法为在化学放大光致抗蚀剂的曝光期间使用短波长(例如，193nm或更小)的光。浸没光刻有效地增大成像装置(例如，具有KrF或ArF光源的扫描仪)的透镜的数值孔径。这通过在成像装置的最后一个表面与半导体晶片的上表面之间使用相对高折射率流体(即，浸没流体)来实现。浸没流体允许相比于在空气或惰性气体介质的情况下将出现较大量的光聚焦到抗蚀剂层中。
如由瑞利等式R＝k1λ/NA定义的理论解析度极限，其中k1为过程因子，λ为成像工具的波长，且NA为成像透镜的数值孔径。当将水用作浸没流体时，可将最大数值孔径(例如)从1.2增大到1.35。在印刷行和空间图案的情况下，对于0.25的k1，193nm浸没扫描仪将仅能够分辨36nm半间距行和空间图案。归因于与暗场掩模的低空间像对比度，用于印刷接触孔或任意2D图案的分辨率进一步受限，其中k1的理论极限为0.35。接触孔的最小半间距因此限于约50nm。标准浸没光刻工艺一般不适合于制造需要较大分辨率的装置。
为了达成较大分辨率且将现有制造工具的能力扩展超出理论分辨率极限，已提议各种双重图案化工艺，例如，自对准双重图案化(SADP)、石版印刷-蚀刻-石版印刷-蚀刻(LELE)和石版印刷-石版印刷-蚀刻(LLE)技术。然而，如通常实施的这些技术患有一或多个劣势。SADP工艺通常涉及相对大数目个工艺步骤，由此不利地影响生产量。产品污染和缺陷度可从LELE技术从晶片在光刻与蚀刻处理模块之间的来回输送产生，和从蚀刻和抗蚀剂去除工艺自身产生。LLE程序涉及第一光刻(L1)抗蚀剂图案的形成和稳定化，接着为第二光刻(L2)图案的形成。见美国8492075；美国20140054756；和海厄特(Hyatt)等人的国际光学工程学会会刊9051，905118(2014)。
因此需要具有新方法来产生细的微光刻特征。
发明内容
我们现在提供用于形成可用于生产电子装置的浮雕图像的新方法。在优选方面，提供用于形成浮雕图像的方法，其包括：a)提供包括在待图案化的层上的经图案化掩模的半导体衬底；b)在掩模上涂覆第一组合物的层，其中所述组合物包括聚合物且将所述层涂布于掩模的侧壁上；c)按邻近掩模的经涂布侧壁的量在半导体衬底上涂覆第二组合物的层；和d)从掩模的侧壁去除第一组合物，由此暴露待图案化的层且在掩模侧壁与第二组合物层之间形成间隙以提供浮雕图像。
本发明的方法可提供紧靠着光刻界定的图案的包括20nm或小于20nm的小尺寸的自对准空间。
另外，在一个方面，本文中揭示的优选方法不同于创造行的先前自对准图案化技术，其接着需要多个步骤来反转图案和创造空间。取而代之，在目前优选方法中，可在不形成对应的行的情况下直接创造自对准空间。
在另一方面，本发明的优选方法利用不同蚀刻速率的涂料。因此，在优选方面，光刻界定的特征的侧壁涂布有聚合材料，所述聚合材料具有比包括所述特征的材料(例如，有机硅聚合层)的蚀刻速率和用以填充经涂布原始特征之间的其余空间的补充材料额外材料的蚀刻速率足够快的蚀刻速率。此较快蚀刻速率允许快速去除聚合物间隔物，而不显著改变其余结构的形状和轮廓，从而留下空间。再次，形成的空间可具有小尺寸，包含20nm或小于20nm的宽度。
在优选方法中，经图案化掩模包括将对随后涂覆的第一组合物有反应的一或多种材料。举例来说，优选地，掩模图案的表面可包括可结合到外涂布的第一组合物或另外与外涂布第一组合物复合或协调的一或多种材料。举例来说，可结合或协调的掩模图案的优选组分包含例如SiO2的硅、SiON、抗反射涂层组合物、非晶碳、旋涂碳硬式掩模或其它基于碳的材料，和钛、铪和/或锆的氧化物。对于至少某些应用，例如，固化含硅抗反射涂层组合物，包含固化有机硅抗反射涂层组合--固化抗反射涂层组合物是优选的。
另外，经图案化掩模合适地具有小于随后涂覆的第一组合物的蚀刻速率的蚀刻速率，例如，其中经图案化掩模的蚀刻速率比随后涂覆的第一组合物的蚀刻速率小至少百分之20、30、40、50、60、70或80。
可将多种材料用作第一组合物。优选第一组合物可含有一或多种聚合物。特别优选的第一组合物包括可结合(例如，共价连结)到在经图案化掩模侧壁上存在的一或多种材料或另外与在经图案化掩模侧壁上存在的一或多种材料复合或协调(例如，氢或离子键)的一或多种组分(例如，聚合物)。举例来说，在一个链端(即，对于氧化物特征的情况，羟基端基)包括适当反应性部分的组分允许共价附着到经图案化掩模侧壁。
优选第一组合物包括具有适合形成具有20nm或小于20nm的厚度的薄膜的分子量的一或多种聚合物。举例来说，合适的第一组合物聚合物可具有5,000到100,000的重均分子量。优选第一组合物聚合物组分也将在热力学上倾斜以形成均匀薄膜厚度的平滑薄膜。再另外的，优选第一组合物聚合物将具有定义为聚合物链的重复单元中的原子的总数(N)对同一重复单元中的碳原子的总数(NC)与氧原子的总数(NO)之间的差的比率的大西参数(O.P.)，O.P.＝N/(NC-NO)，对于在普通有机蚀刻工艺(即，O2或N2/H2等离子蚀刻工艺)中的足够快的蚀刻速率，大于2。在第一经图案化掩模从碳基材料(例如，非晶碳或旋涂碳硬式掩模)形成的实施例中，优选第一组合物聚合物包含包括硅的聚合物，其具有相对于碳掩模快的蚀刻速率。例如含羟基组合物的聚合刷组合物常为优选第一组合物材料。
在优选方法中，在于经图案化掩模上涂覆第一组合物后，处理经涂布衬底以创造具有涂布于其侧壁上的第一组合物的经图案化掩模的浮雕图像。举例来说，在将第一组合物涂覆于具有经图案化掩模的衬底上后，经涂覆第一组合物可任选地但优选地经处理，例如，通过热处理(例如，150℃或更大，达1分钟、5分钟、10分钟或10分钟以上)以诱发第一组合物的一部分到掩模的侧壁的结合。在此处理后，可例如用溶剂洗涤衬底以去除未结合到或另外复合到经图案化掩模侧壁的第一组合物。经涂布衬底也可通过其它方式来处理以去除未结合到或复合到经图案化掩模侧壁的第一组合物。举例来说，经涂布衬底可经蚀刻以按此方式去除第一组合物。
在优选方法中，可在由具有第一组合物的原始特征创造的表面形状上将第二组合物铸造成均匀厚度的平坦化薄膜。优选地，第二组合物具有小于第一组合物的反应性离子速率的反应性离子蚀刻速率，例如，第二组合物的反应离子蚀刻速率比随后涂覆的第一组合物的反应性离子速率小至少百分之20、30、40、50、60、70或80。
其后，可从掩模的侧壁去除第一组合物以由此提供多个浮雕图像。第一组合物的去除可使待图案化的底层裸露且在掩模侧壁与第二组合物层之间形成间隙以提供浮雕图像。
优选地，衬底或在原始特征与衬底堆叠的其余部分之间的界面处的薄膜应属于实质上对第一组合物的反应性基团无反应以及实质上对第一组合物为中性的材料，以确保既不存在第一组合物到衬底的选择性润湿，也不存在第一组合物到衬底的去湿，由此甚至提供原始特征的覆盖。
在额外方面中，提供经涂布衬底。在优选方面中，提供经涂布衬底，所述经涂布衬底包括：半导体衬底，其包括在待图案化的层上的经图案化掩模；在所述掩模上的第一组合物的层，其中所述组合物包括聚合物刷，且层经涂布于掩模的侧壁上；和按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上的第二组合物，其中所述第一组合物的蚀刻速率比所述1)第一组合物和2)第二组合物中的每一者的蚀刻速率大至少百分之30。优选地，第一组合物的蚀刻速率比1)第一组合物和2)第二组合物中的每一者的蚀刻速率大至少百分之40、50、60、70、80、90或100。
在再一优选方面中，提供一种经涂布衬底，所述经涂布衬底包括：1)半导体衬底，其包括在待图案化的层上的经图案化掩模；2)在所述掩模上的第一组合物的层，其中所述组合物包括聚合物刷，且层经涂布于掩模的侧壁上；和3)按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上的第二组合物，其中所述第一组合物形成邻近所述第一组合物层的单一相。如应理解，单一相组合物不同于含有相位分离聚合物的不可混溶聚合物掺合物，或形成微分离层的嵌段共聚物。
如本文中所提及，除非另有指示，否则术语蚀刻速率意味如通过以下协议确定的组合物的蚀刻速率(明确地说，经图案化掩模、第一组合物和第二组合物中的每一者的蚀刻速率)：使用ACT8涂层工具将组合物的涂层旋涂到200mm硅晶片上。自旋速度按需要变化以获得大于100nm的薄膜厚度。固化条件为在近接加热板上处于215℃达60秒。薄膜厚度通过椭圆偏振测量法来测量。薄膜接着经受选定毯覆式蚀刻达选定时间，例如，达30秒。选择蚀刻材料作为用于第一组合物的有效蚀刻剂。因此，举例来说，如果第一组合物实质上为碳基，那么基于氧化物的蚀刻合适地用于例如毯覆式氧化蚀刻(C4F8/O2/CO/Ar)的蚀刻速率分析。如果第一组合物实质上为硅基，那么基于卤素的蚀刻(例如，氟蚀刻)合适地用于蚀刻速率分析。在评定两种组合物之间(例如，经图案化掩模与第一组合物之间)的蚀刻速率时，将同一蚀刻材料用于两种材料(即，同一蚀刻材料将用以评估经图案化掩模和第一组合物两者的蚀刻速率)。在蚀刻后，经蚀刻薄膜的厚度经再测量，且计算蚀刻速率。
附图说明
图1(包含图1A到1D)为描绘本发明的优选方法的示意图。
图2为实例7的行/空间的SEM显微图。
图3(a)和(b)绘示来自实例8的图案倍增工艺，其将PS-OH刷用作抗间隔物产生剂(第一组合物)，包含：(a)在用PS-OH刷处理后的图案，和(b)在刷处理、回填和刷聚合物的去除以形成自对准的空间后的最终图案。
图4(a)和(b)绘示来自实例9的图案倍增工艺，其将PS-OH刷用作抗间隔物产生剂(第一组合物)，包含：(a)在用PS-OH刷处理后的图案，和(b)在刷处理、回填和刷聚合物的去除以形成自对准的空间后的最终图案。
图5(a)和(b)绘示来自实例10的图案倍增工艺，其将PMMA-OH刷用作抗间隔物产生剂(第一组合物)，包含：(a)在用PMMA-OH刷处理后的图案，和(b)在刷处理、回填和刷聚合物的去除以形成自对准的空间后的最终图案。
图6(a)和(b)绘示来自实例11的图案倍增工艺，其将PMMA-OH刷用作抗间隔物产生剂(第一组合物)，包含：(a)在用PMMA-OH刷处理后的图案，和(b)在刷处理、回填和刷聚合物的去除以形成自对准的空间后的最终图案。
具体实施方式
本发明的优选方法包含形成多个浮雕图像，包括：a)提供包括经图案化掩模的半导体衬底；b)在掩模上涂覆第一组合物的层；c)在掩模浮雕图像的表面上形成具有第一组合物层的掩模的浮雕图像；d)在半导体衬底上涂覆第二组合物；和e)去除第一组合物层以提供掩模和第二组合物两者的浮雕图像。
在另一个优选方面，提供形成浮雕图像的方法，包括：a)提供包括在待图案化的层上的经图案化掩模的半导体衬底；b)在掩模上涂覆第一组合物的层；c)处理涂覆的第一组合物以诱发第一组合物的一部分结合到掩模的侧壁；d)在处理后，去除第一组合物的未结合部分；e)按邻近掩模的经涂布侧壁的量在半导体衬底上涂覆第二组合物的层；和f)从掩模的侧壁去除第一组合物，由此暴露待图案化的层且在掩模侧壁与第二组合物之间形成间隙以提供浮雕图像。
图1A
现参看图1A，描绘衬底100，其可包含形成于其表面上的各种层和特征。衬底可属于例如半导体(例如，硅或化合物半导体(例如，III-V或II-VI))、玻璃、石英、陶瓷、铜和类似者的材料。通常，衬底是半导体晶片，例如，单晶硅或化合物半导体晶片，并且可具有形成于其表面上的一或多个层和经图案化特征。待图案化的一或多个层102可提供于衬底100上。任选地，底层基底衬底材料自身可经图案化，例如，当需要在衬底材料中形成沟槽时。在对基底衬底材料自身图案化的情况下，图案应被认为形成于衬底的层中。
层可包含(例如)一或多个导电层，例如，铝、铜、钼、钽、钛、钨、合金、这些金属的氮化物或硅化物、掺杂非晶硅或掺杂多晶硅的层；一或多个介电层，例如，氧化硅、氮化硅、氮氧化硅或金属氧化物的层；半导体层，例如，单晶硅；和其组合。待蚀刻的层可通过各种技术形成，例如：化学气相沉积(CVD)，例如，等离子增强型CVD、低压CVD或外延生长；物理气相沉积(PVD)，例如，溅镀或蒸发；或电镀。
经图案化掩模104可通过许多方法来提供。
举例来说，光致抗蚀剂组合物可合适地涂覆于抗反射层上的衬底上。抗反射层可合适地包括可共价结合到随后涂覆的第一组合物或另外与随后涂覆的第一组合物协调的材料。因此，举例来说，抗反射组合物可包括例如硅有机聚合物的硅组分、钛、铪和/或锆。
可使用多种光致抗蚀剂，包含基于丙烯酸酯、清漆型酚醛树脂和硅化学物的光致抗蚀剂。合适的抗蚀剂描述于(例如)美国申请公开案第US20090117489A1号、第US20080193872A1号、第US20060246373A1号、第US20090117489A1号、第US20090123869A1号和美国专利第7,332,616号中。在本发明的方法中可用于形成第一抗蚀剂图案的光致抗蚀剂材料包含起正面作用和起负面作用的材料。合适的起正面作用的材料包含起正面作用的化学放大光致抗蚀剂，其经历组合物的一或多种组分的酸不稳定基团的光酸促进去保护反应以致使抗蚀剂的涂层的暴露区域比未暴露的区域可溶于含水显影剂中。合适地起负面作用的抗蚀剂通常将含有交联组分。替代地，可暴露起正面作用的抗蚀剂，且在所谓的“负色调显影”工艺中，可用有机溶剂去除未暴露的区域以留下暴露区域。
接着可通过如下文进一步论述的曝光和显影步骤光刻处理光致抗蚀剂，以创造间隔的抗蚀剂特征的浮雕图像。接着可通过反应性离子蚀刻去除露出的抗反射组合物。光致抗蚀剂浮雕图像的随后剥离提供由经蚀刻的抗反射层形成的经图案化掩模104。
替代地，经成像和显影的光致抗蚀剂层可充当经图案化掩模104。举例来说，存在于光致抗蚀剂层的一或多种组分中的羧酸基团可与随后涂覆的第一组合物的功能性共价结合或另外协调。举例来说，第一组合物可包括可与光致抗蚀剂组合物组分的羧酸基团复合的含胺材料。
光致抗蚀剂组合物可通过已知方法涂覆到具有一或多个外涂布层的衬底100，且接着经成像和显影以提供抗蚀剂浮雕图像104。举例来说，可通过旋涂或其它习知涂布技术将光致抗蚀剂涂层涂覆到衬底表面。涂覆的抗蚀剂层接着可经软烘烤以使抗蚀剂层中的溶剂含量最小化。接下来使抗蚀剂层曝露于经图案化的活化辐射，例如，193nm或EUV辐射。也可合适地使用浸没光刻协议。在光致抗蚀剂层的曝露后，通常在高于所述层的软化点的温度下执行曝露后烘烤(PEB)，例如，从约80℃到150℃，达约30秒到90秒。接下来显影经曝露的光致抗蚀剂层以形成抗蚀剂图案。合适的显影剂和显影技术为此项技术中已知，且包含(例如)基于水性的显影剂，例如，氢氧化四级铵溶液，例如，四烷基铵氢氧化物溶液，例如，0.26N四甲基铵氢氧化物。
图1B
如图1B中所绘示，合适地选择性地用第一组合物106涂布经图案化掩模104。如所论述，经图案化掩模104合适地具有小于随后涂覆的第一组合物的蚀刻速率的蚀刻速率，例如，其中经图案化掩模的蚀刻速率比随后涂覆的第一组合物的蚀刻速率小至少百分之20、30、40、50、60、70或80。
可将多种材料用作第一组合物。优选第一组合物可含有一或多种聚合物。特别优选的第一组合物包括可结合(例如，共价连结)到在经图案化掩模侧壁上存在的一或多种材料或另外与在经图案化掩模侧壁上存在的一或多种材料复合或协调(例如，氢或离子键)的一或多种组分(例如，聚合物)。举例来说，在一个链端或沿着主链包括适当反应性部分(即，对于氧化物特征的情况，羟基端基)的组分允许共价附着到经图案化掩模侧壁。组分也可为含有一个以上反应性基团的聚合物或共聚物以允许附着。
特别优选的第一组合物包含聚合物刷组合物。术语“刷组合物”或“刷层”在本文中用以指通过聚合有机材料到表面的共价或协调(例如，氢或离子键)结合形成的层。在一些实施例中，刷层可包括硅氧烷；且可从含硅氧烷的前驱体(例如，包括聚(二甲基硅氧烷)(PDMS)的前驱体)形成。在一些实施例中，除了含硅氧烷的聚合物外或替代含硅氧烷的聚合物，刷层可从包括其它有机聚合物的前驱体形成。例如，可利用包括聚苯乙烯(PS)和聚(甲基丙烯酸甲酯)(PMMA)中的一或两者的前驱体形成刷层。刷层前驱体具有适合于与表面反应的一或多个取代基以由此将刷层共价结合(即，接枝)到所述表面。这些取代基可包括羟基部分、硫氢基部分等。
可通过包含旋涂的多种技术中的任一种用经图案化掩模104将第一组合物涂覆到衬底100。在涂覆第一组合物的层后，接着优选地热处理经涂布衬底。热处理可增强第一组合物106到经图案化掩模104的侧壁的结合或复合。取决于利用的具体材料，合适的热处理条件可包含超过150℃或200℃达0.5分钟到15分钟的加热。在此热处理后未附着到经图案化掩模侧壁的第一组合物材料接着经合适地去除，例如，通过用例如丙二醇单甲基醚乙酸酯、正乙酸丁酯或类似者的合适溶剂冲洗经涂布衬底。通过此冲洗未附着的第一组合物材料的去除给经图案化掩模104提供涂布有第一组合物106的侧壁，如在图1B中通常绘示。在未附着的第一组合物材料的去除后，如果需要，可对衬底退火，例如，通过超过150℃或200℃达1分钟、2分钟或大于2分钟的加热。
我们也已发现，可通过选择或裁剪第一组合物的一或多种组分来控制第一组合物层厚度106a。明确地说，通过选择第一组合物的一或多个聚合物组分的分子量和/或掺合比率，可控制涂层厚度且由此可控制形成的空间106b(图1D)的宽度。例如，见接下来的实例6。一般来说，将较高分子量聚合物用作第一组合物(包含具有超过8,000、9,000、10,000、11,000或12,000的重均分子量的聚合物)的组分可实现形成较大第一组合物涂层厚度106a且由此产生较大宽度的所形成空间106b。
图1C
如图1C中所绘示，衬底涂布有第二组合物108，其填充由具有经涂布的侧壁106的经图案化掩模104裸露的区以用第二组合物108填充空间108a(图1B)。优选地，第二组合物将为均质单相。优选地，第二组合物具有小于第一组合物的蚀刻速率的蚀刻速率，例如，其中第二组合物的蚀刻速率比随后涂覆的第一组合物的蚀刻速率小至少百分之20、30、40、50、60、70或80。例如，合适的第二组合物包含含硅组合物，例如，聚二甲基硅氧烷、倍半硅氧烷、含硅聚丙烯酸酯和聚甲基丙烯酸酯、含硅聚苯乙烯和含有硅的其它聚合物。在用第二组合物涂布后，如果需要，可对衬底退火，例如，通过超过150℃或200℃达1分钟、2分钟或大于2分钟的加热。重要地，选择第一组合物和第二组合物使得当经加热时，其不可混溶，而保持分成离散相。
图1D
如图1D中所描绘，可从掩模的侧壁去除第一组合物，例如，通过蚀刻以由此提供经图案化掩模104和第二组合物108的多个浮雕图像。第一组合物的去除可裸露待图案化的底层且在掩模侧壁与第二组合物层108之间形成间隙以给浮雕图像提供空间106b。
这些材料和工艺可用于创造具有比来自单一曝露光刻工艺可能的特征密度高的特征密度的浮雕图案。重要地，所得浮雕图案与原始掩模图案自对准，由此减轻使用多个光刻曝露的相当工艺所固有的覆叠误差的问题。这些自对准浮雕图案也可用于形成沟槽，以用于离子植入和自对准的线切割图案。
以下非限制性实例说明本发明。
实例
方法
使用NanoSpec/AFT2100薄膜厚度测量工具测量在本文中的实例中报告的薄膜厚度。从穿过衍射光栅的白光的干扰确定薄膜的厚度。使用叫作“硅上聚酰亚胺”的标准程式分析组分波长(380nm到780nm)以确定薄膜厚度。
在实例中报告的数目平均分子量MN和多分散性值是通过装备有Agilent1100系列折射率和MiniDAWN光散射检测器(怀亚特技术公司(WyattTechnologyCo.))的Agilent1100系列LC系统上的凝胶渗透色谱法(GPC)测量。样品以大致1mg/mL的浓度溶解于HPCL级THF中且在0.20μm下过滤通过针筒过滤器，随后通过两根PLGel300x7.5mmMixedC柱(5mm，聚合物实验室公司(PolymerLaboratories，Inc.))注入。维持1mL/min的流动速率和35℃的温度。用窄分子量PS标准(EasiCalPS-2，聚合物实验室公司)对所述柱进行校准。
对装备有低温探针的布鲁克Avance400MHzNMR光谱仪执行反门控13C+NMR光谱法。在室温下，在10mmNMR管中，使聚合物溶解于CDCl3中。添加0.02M乙酰基丙酮酸铬(Cr(acac)3)以缩短获取时间。典型样本浓度为0.35g/2.8mL。在25℃下进行所有测量，而无样本自旋，获取4000到8000次扫描，松弛延迟为5s，90°脉冲长度为12.1μs，对于CDCl3，频谱参考为77.27ppm，频谱中心处于100ppm，且光谱宽度为300ppm。
使用AMRAY1910场发射扫描电子显微镜(SEM)执行图案的成像。使用双侧碳胶布将测试样本安装于SEM平台上，且在分析前通过吹入氮来清洁。在50,000倍放大率下收集测试样本中的每一者的图像。
实例1：PMMA-OH-1的合成
在清除氮的手套箱中，甲基丙烯酸甲酯(23.7g，237mmol)、CuBr(34.0mg，0.237mmol)、六甲基三乙四胺(54.6mg，0.237mmol)与羟基官能化的引发剂(250mg，1.18mmol)组合于干燥240mL广口瓶中，且随后用25mL的干燥苯甲醚稀释。添加搅拌棒且广口瓶经盖上且加热到90℃达2小时。广口瓶接着经从手套箱去除且冷却到室温。将AMBERLITEIRC748I添加到墨绿色溶液，且隔夜在RT下将此搅拌。过滤现在的无色溶液以去除AMBERLITE珠粒，且聚合物经沉淀至MeOH内，经过滤和干燥。其接着经再溶解于100mLCH2Cl2中，且用去离子水洗涤3遍，接着从MeOH再沉淀。聚合物经过滤，且隔夜在60℃下的真空烘箱中干燥。由GPC使用光散射检测器分析所得聚合物(11.2g，47.3％)。用1.18的PDI，将分子量确定为13,800g/mol。
实例2：PMMA-OH-2的合成
使用经修改以给出具有27.9kg/mol的Mn和1.21的PDI的材料的以上聚合方法合成PMMA-OH-2。使用经修改以给出具有40kg/mol的Mn和1.23的PDI的PS-OH-1的以上聚合方法合成PS-OH-1。使用经修改以给出具有9kg/mol的Mn和1.23的PDI的PS-OH-2的由特雷福纳斯等人在美国专利8,822,615中描述的方法合成PS-OH-2.
实例3：PtBS-18.8k的合成
在清除氮的手套箱中，将4-tBu苯乙烯(22.4g，140mmol)添加到干燥的250mL圆底烧瓶，且随后用125mL的的干燥环己烷稀释。当经由磁性搅拌棒搅拌时，添加s-BuLi(0.800mL的1.40M溶液，1.12mmol)，其引起到橙色的立即色彩改变。使此溶液在室温下在手套箱中搅拌达45min，随后用数滴MeOH淬灭且从手套箱去除。将聚合物沉淀到MeOH(600mL)内，过滤并干燥。接着将其再溶解于100mLCH2Cl2中，且用去离子水洗涤3遍，接着从MeOH再沉淀。所述聚合物经过滤且隔夜在80℃下的真空烘箱中干燥。由GPC使用光散射检测器分析所得聚合物(19.4g，86.6％)。用1.05的PDI，将分子量确定为18,800g/mol。
实例4：SiARC-1的制备
通过将由原硅酸四乙酯、苯基三甲基氧基硅烷、乙烯基三甲基氧基硅烷和甲基三甲基氧基硅烷(以按重量计50/9/15/26的比率)构成的硅氧烷(58.5g)和氯化四甲铵(0.66g)溶解于丙二醇单甲基醚乙酸酯(250.7g)、乳酸乙酯(15.5g)、油烯醇(0.32g)与30重量％的硝酸水溶液(4.3g)的混合物中来制备硅抗反射涂层(SiARC-1)。
实例5：额外材料
PS均聚物是购自聚合物来源。(P2459-S，Mn＝33k，PDI＝1.04)。PDMS均聚物是购自Gelest.(IC-8502，Mn＝9k)。
实例6.抗间隔物产生剂(第一组合物)厚度的控制
在丙二醇单甲基醚乙酸酯(PGMEA)中制备2重量％PS-OH-1和PS-OH-2的溶液。制备额外溶液以形成PS-OH-1与处于PS-OH-1的25体积％、50体积％和75体积％下的PS-OH-2。通过按1500rpm旋涂且在空气中在250℃下烘烤达2min，将这五种溶液作为薄膜涂覆到硅晶片。接着通过用PGMEA将图案冲洗两次且自旋干燥来去除未附着的PS-OH，且测量残余厚度(表1)。厚度取决于PS-OH的分子量，因为具有Mn＝40kg/mol的PS-OH-1给出12.1nm薄膜，而具有Mn＝9kg/mol的PS-OH-2给出6.4nm薄膜。另外通过掺合这两种PS-OH材料来控制厚度，因为增大量的PS-OH-2给出伴随而来的更薄残余薄膜。此实例演示通过修改聚合物分子量或掺合来控制抗间隔物产生剂的厚度的能力。
表1
聚合物1 聚合物1(vol％) 聚合物2 聚合物2(vol％) 接枝厚度(nm)
PS-OH-1 100 PS-OH-2 0 12.1
PS-OH-1 75 PS-OH-2 25 9.7
PS-OH-1 50 PS-OH-2 50 8.2
PS-OH-1 25 PS-OH-2 75 7.1
PS-OH-1 0 PS-OH-2 100 6.4
实例7.行/空间图案的形成
通过使用TELACT8轨道，将具有155nm有机底层的200mm硅晶片涂布在35nm的标称薄膜厚度下的SiARC-1，且随后在240℃下烘焙达60s。在光致抗蚀剂涂覆前，将双层堆叠另外在150℃下HMDS底涂达60s。接着按120nm的标称薄膜厚度将光致抗蚀剂EPIC3013TM涂覆到此堆叠，且应用100℃的软性烘烤达60s。接着按34.0mJ/cm2的固定剂量和在0.0μm的固定焦点处使用75nm150间距行/空间光罩，使用具有0.75NA0.89o/0.64i∑的ASML1100193nm步进机暴露完整的三层堆叠。在显影前，应用100℃的曝露后烘烤达60s。接着使用60s单一覆液、去离子水水冲洗和自旋干燥用CD-26显影剂来对晶片显影。接着在100W功率且21mTorr压力下使用72sccmCF4与2sccmO2的混合物使用等离子Therm790+来执行反应性离子蚀刻，达120s。
实例8.将PS-OH刷用作抗间隔物产生剂(第一组合物)且将SiARC用作回填材料(第二组合物)的图案倍增工艺
来自以上实例7的行/空间图案是通过按1500rpm旋涂PS-OH刷的溶液(2重量％，在丙二醇单甲基醚乙酸酯(PGMEA)中)来外涂布的，在空气中于250℃下烘烤达10min。通过用PGMEA冲洗图案两次且自旋干燥来去除未附着的PS-OH。接着再次在空气中于250℃下对衬底退火达2min。通过SEM来对图案成像。图3a绘示行在CD方面已增长到80nm。行之间的空间接着用SiARC-1通过按1671rpm的旋涂，接着在空气中于250℃下烘烤达2min来回填。图案接着经受使用具有初始CHF3蚀刻的等离子Therm790+的二步法反应性离子蚀刻工艺，以去除SiARC表土(20sccmCHF3，在500W功率且20mTorr压力下，达45s)，接着为O2蚀刻以去除PS(25sccmO2，在100W功率且6mTorr压力下，达42s)。再次通过SEM对图案成像，且代表性显微图绘示于图3b中，显露邻近具有仅8nm的CD、75nm的间距的原始行的图案自对准空间。此实例清晰地演示将刷材料用作牺牲抗间隔物产生剂的能力。
实例9.将PS-OH刷用作抗间隔物产生剂(第一组合物)且将PDMS用作回填材料(第二组合物)的图案倍增工艺
来自实例7的行/空间图案是通过按1500rpm旋涂PS-OH刷的溶液(2重量％，在丙二醇单甲基醚乙酸酯(PGMEA)中)来外涂布的，在空气中于250℃下烘烤达10min。通过用PGMEA冲洗图案两次且自旋干燥来去除未附着的PS-OH。接着再次在空气中于250℃下对衬底退火达2min。通过SEM对图案成像，且代表性显微图绘示于图4a中，其绘示行在CD方面已增长到80nm。行之间的空间接着用聚二甲基硅氧烷(PDMS，9kg/mol)通过按1760rpm旋涂溶液(0.75重量％，在庚烷中)，接着在空气中于250℃下烘烤达2min来回填。图案接着经受使用具有初始CHF3蚀刻的等离子Therm790+的二步法反应性离子蚀刻工艺，以去除PDMS表土(20sccmCHF3，在500W功率且20mTorr压力下，达45s)，接着为O2蚀刻以去除PS(25sccmO2，在100W功率且6mTorr压力下，达42s)。再次通过SEM对图案成像，且代表性显微图绘示于图4b中，显露邻近具有仅9nm的CD、75nm的间距的原始行的图案自对准空间。此实例清晰地演示将刷材料用作牺牲抗间隔物产生剂的能力。
实例10.将PMMA-OH-2刷用作抗间隔物产生剂(第一组合物)且将PS用作回填材料(第二组合物)的图案倍增工艺
来自实例7的行/空间图案是通过按1500rpm旋涂PMMA-OH-2刷的溶液(2重量％，在丙二醇单甲基醚乙酸酯(PGMEA)中)来外涂布的，在空气中于250℃下烘烤达10min。通过用PGMEA冲洗图案两次且自旋干燥来去除未附着的PMMA-OH-2。接着再次在空气中于250℃下对衬底退火达2min。通过SEM对图案成像，且代表性显微图绘示于图5a中。行之间的空间接着用聚苯乙烯(PS，33kg/mol)通过按1779rpm旋涂溶液(1.5重量％，在PGMEA中)，接着在空气中于250℃下烘烤达2min来回填。图案接着经受使用氩与O2的混合物用等离子Therm790+的反应性离子蚀刻工艺，以去除PMMA(30sccmAr，且10sccmO2，在100W功率且6mTorr压力下，达64s)。通过SEM再次对图案成像，且代表性显微图绘示于图5a中。此工艺产生邻近具有仅8nm的CD、75nm的间距的原始行的图案自对准空间。此实例清晰地演示将刷材料用作牺牲抗间隔物产生剂的能力。
实例11.将PMMA-OH-2刷用作抗间隔物产生剂(第一组合物)且将PtBS用作回填材料(第二组合物)的图案倍增工艺
来自实例7的行/空间图案是通过按1500rpm旋涂PMMA-OH-2刷的溶液(2重量％，在丙二醇单甲基醚乙酸酯(PGMEA)中)来外涂布的，在空气中于250℃下烘烤达10min。通过用PGMEA冲洗图案两次且自旋干燥来去除未附着的PMMA-OH-2。接着再次在空气中于250℃下对衬底退火达2min。通过SEM对图案成像，且代表性显微图绘示于图6a中。行之间的空间接着用聚(第三丁基苯乙烯)(PtBS，18.8kg/mol)通过按1946rpm旋涂溶液(1.5重量％，在PGMEA中)，接着在空气中于250℃下烘烤达2min来回填。图案接着经受使用氩与O2的混合物用等离子Therm790+的反应性离子蚀刻工艺，以去除PMMA(30sccmAr，且10sccmO2，在100W功率且6mTorr压力下，达64s)。通过SEM再次对图案成像，且代表性显微图绘示于图6b中。此工艺产生邻近具有仅9nm的CD、75nm的间距的原始行的图案自对准空间。此实例绘示将刷材料用作牺牲抗间隔物产生剂的能力。

Claims (10)

1.一种用于形成浮雕图像的方法，包括：
a)提供包括在待图案化的层上的经图案化掩模的半导体衬底；
b)在所述掩模上涂覆第一组合物的层，其中所述组合物包括聚合物且将所述层涂布于所述掩模的侧壁上；
c)按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上涂覆第二组合物的层；和
d)自所述掩模的所述侧壁去除所述第一组合物，由此暴露待图案化的所述层且在所述掩模侧壁与所述第二组合物层之间形成间隙以提供浮雕图像。
2.根据权利要求1所述的方法，其中所述涂覆的第一组合物经处理以诱发所述第一组合物到所述经图案化掩模的侧壁的结合。
3.根据权利要求1或2所述的方法，其中在于所述掩模上涂覆所述第一组合物后，处理所述经涂布衬底以创造具有涂布于所述经图案化掩模侧壁上的所述第一组合物的所述经图案化掩模的浮雕图像。
4.根据权利要求1所述的方法，其中所述第一组合物层为聚合刷组合物。
5.根据权利要求1所述的方法，其中所述经涂覆的第一组合物层经烘焙且接着所述经烘焙的第一组合物层经冲洗。
6.根据权利要求1所述的方法，其中所述掩模图案的表面包括硅。
7.根据权利要求1所述的方法，其中所述第一组合物层的一或多种组分形成与所述掩模的一或多种组分的共价键。
8.根据权利要求1所述的方法，其中所述掩模和/或所述第二组合物包括硅。
9.根据权利要求1所述的方法，其中所述第一组合物的蚀刻速率为所述第二组合物的蚀刻速率的至少两倍。
10.一种经涂布衬底，其包括：
半导体衬底，其包括在待图案化的层上的经图案化掩模；
在所述掩模上的第一组合物的层，其中所述组合物包括聚合物刷且将所述层涂布于所述掩模的侧壁上；和
按邻近所述掩模的所述经涂布侧壁的量在所述半导体衬底上的第二组合物，
其中所述第一组合物的蚀刻速率比所述1)第一组合物和2)第二组合物中的每一者的蚀刻速率大至少百分之30。
CN201510742670.5A 2014-11-07 2015-11-05 用于形成浮雕图像的方法 Pending CN105589299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462077104P 2014-11-07 2014-11-07
US62/077104 2014-11-07

Publications (1)

Publication Number Publication Date
CN105589299A true CN105589299A (zh) 2016-05-18

Family

ID=55912806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510742670.5A Pending CN105589299A (zh) 2014-11-07 2015-11-05 用于形成浮雕图像的方法

Country Status (5)

Country Link
US (1) US20160133477A1 (zh)
JP (1) JP6316788B2 (zh)
KR (1) KR101772950B1 (zh)
CN (1) CN105589299A (zh)
TW (1) TWI632437B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105425547A (zh) * 2016-01-12 2016-03-23 苏州华维纳纳米科技有限公司 一种在曝光光刻中使用的立体模板及其制备方法
CN107112212A (zh) * 2014-12-22 2017-08-29 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
CN110663098A (zh) * 2017-06-15 2020-01-07 应用材料公司 利用聚合物结构去活化工艺的选择性沉积工艺
WO2022095419A1 (zh) * 2020-11-06 2022-05-12 长鑫存储技术有限公司 半导体器件的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
JP7013309B2 (ja) * 2018-04-10 2022-01-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2020214238A1 (en) * 2019-04-16 2020-10-22 Applied Materials, Inc. Method of thin film deposition in trenches
US11133195B2 (en) 2019-04-30 2021-09-28 International Business Machines Corporation Inverse tone pillar printing method using polymer brush grafts
JP2024519492A (ja) * 2021-05-03 2024-05-14 東京エレクトロン株式会社 ウェット－ドライ二層レジスト

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060127816A1 (en) * 2004-12-10 2006-06-15 Samsung Electronics Co., Ltd. Double photolithography methods with reduced intermixing of solvents
US20060160022A1 (en) * 2005-01-19 2006-07-20 Rohm And Haas Electronic Materials Llc Photoresist compositions comprising resin blends
US20080176767A1 (en) * 2007-01-24 2008-07-24 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US20110297646A1 (en) * 2010-06-03 2011-12-08 Devillers Anton Methods Of Forming Patterns On Substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
AU2002234603A1 (en) * 2001-01-08 2002-07-16 International Business Machines Corporation Method for the manufacture of micro structures
WO2008070060A2 (en) * 2006-12-06 2008-06-12 Fujifilm Electronic Materials U.S.A., Inc. Device manufacturing process utilizing a double pattering process
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US20090253078A1 (en) * 2008-04-07 2009-10-08 Sokudo Co., Ltd. Double exposure lithography using low temperature oxide and uv cure process
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
JP5425514B2 (ja) * 2009-04-16 2014-02-26 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターン形成方法
TWI449084B (zh) * 2009-06-26 2014-08-11 羅門哈斯電子材料有限公司 形成電子裝置之方法
JP5184460B2 (ja) * 2009-07-24 2013-04-17 信越化学工業株式会社 パターン形成方法
US8507191B2 (en) * 2011-01-07 2013-08-13 Micron Technology, Inc. Methods of forming a patterned, silicon-enriched developable antireflective material and semiconductor device structures including the same
JP5661562B2 (ja) * 2011-06-01 2015-01-28 ＡｚエレクトロニックマテリアルズＩｐ株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2013201356A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 露光方法及びパターン形成方法
US20150024597A1 (en) * 2013-07-16 2015-01-22 HGST Netherlands B.V. Method for sidewall spacer line doubling using polymer brush material as a sacrificial layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060127816A1 (en) * 2004-12-10 2006-06-15 Samsung Electronics Co., Ltd. Double photolithography methods with reduced intermixing of solvents
US20060160022A1 (en) * 2005-01-19 2006-07-20 Rohm And Haas Electronic Materials Llc Photoresist compositions comprising resin blends
US20080176767A1 (en) * 2007-01-24 2008-07-24 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US20110297646A1 (en) * 2010-06-03 2011-12-08 Devillers Anton Methods Of Forming Patterns On Substrates

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112212A (zh) * 2014-12-22 2017-08-29 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
CN107112212B (zh) * 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
CN105425547A (zh) * 2016-01-12 2016-03-23 苏州华维纳纳米科技有限公司 一种在曝光光刻中使用的立体模板及其制备方法
CN105425547B (zh) * 2016-01-12 2018-07-10 苏州华维纳纳米科技有限公司 一种在曝光光刻中使用的立体模板及其制备方法
CN110663098A (zh) * 2017-06-15 2020-01-07 应用材料公司 利用聚合物结构去活化工艺的选择性沉积工艺
CN110663098B (zh) * 2017-06-15 2023-03-03 应用材料公司 利用聚合物结构去活化工艺的选择性沉积工艺
WO2022095419A1 (zh) * 2020-11-06 2022-05-12 长鑫存储技术有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
JP6316788B2 (ja) 2018-04-25
TWI632437B (zh) 2018-08-11
KR101772950B1 (ko) 2017-08-30
US20160133477A1 (en) 2016-05-12
KR20160055080A (ko) 2016-05-17
JP2016092423A (ja) 2016-05-23
TW201635049A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN105589299A (zh) 用于形成浮雕图像的方法
CN105492972B (zh) 作为硬掩模和填充材料的稳定的金属化合物、其组合物以及使用方法
Delgadillo et al. Implementation of a chemo-epitaxy flow for directed self-assembly on 300-mm wafer processing equipment
CN107112212B (zh) 使用接枝聚合物材料图案化基底
EP2839341B1 (en) Method for directed self-assembly
JP6077547B2 (ja) 誘導自己組織化ブロックコポリマーのための中性層の組成物及びそれの方法
JP5579494B2 (ja) ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
Krysak et al. Development of an inorganic nanoparticle photoresist for EUV, e-beam, and 193nm lithography
JP6365015B2 (ja) ポジ型レジスト組成物及びその製造方法、並びに、当該ポジ型レジスト組成物を用いたレジストパターンの製造方法
TWI534072B (zh) 表面具備奈米構造體之基板的製造方法
CN108227412A (zh) 光刻掩模层
JP2013183014A (ja) パターン形成方法
TWI754661B (zh) 用於自組裝應用之聚合物組合物
Garner Lithography for enabling advances in integrated circuits and devices
Gronheid et al. Implementation of templated DSA for via layer patterning at the 7nm node
Servin et al. Contact hole shrink by directed self-assembly: Process integration and stability monitored on 300 mm pilot line
KR102147182B1 (ko) 패턴-형성 방법
Sirard et al. Interactions between plasma and block copolymers used in directed self-assembly patterning
US20180171172A1 (en) Resin composition for forming phase-separated structure and method of producing structure including phase-separated structure
Paquet et al. Spacer patterning lithography as a new process to induce block copolymer alignment by chemo-epitaxy
Doise et al. Influence of template fill in graphoepitaxy directed self-assembly
Grenci et al. High resolution spin-on electron beam lithography resist with exceptional dry etching resistance
Barnola et al. Patterning challenges in microelectronics
JP2006201361A (ja) シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法
Le et al. Atomic layer deposition and its derivatives for extreme ultraviolet (EUV) photoresist applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160518