TW201324615A - 使用定向自組裝製程形成半導體元件的精細圖樣的方法 - Google Patents

使用定向自組裝製程形成半導體元件的精細圖樣的方法 Download PDF

Info

Publication number
TW201324615A
TW201324615A TW101135535A TW101135535A TW201324615A TW 201324615 A TW201324615 A TW 201324615A TW 101135535 A TW101135535 A TW 101135535A TW 101135535 A TW101135535 A TW 101135535A TW 201324615 A TW201324615 A TW 201324615A
Authority
TW
Taiwan
Prior art keywords
pattern
forming
patterns
guiding
layer
Prior art date
Application number
TW101135535A
Other languages
English (en)
Inventor
Jung-Youl Lee
Eu-Jean Jang
Jae-Woo Lee
Jae-Hyun Kim
Original Assignee
Dongjin Semichem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongjin Semichem Co Ltd filed Critical Dongjin Semichem Co Ltd
Publication of TW201324615A publication Critical patent/TW201324615A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

本發明揭示一種形成半導體元件之精細圖樣之方法，該方法能夠在無整體曝露及不硬化導引圖樣之情況下形成具有20nm級線寬之圖樣。該方法包含以下步驟：（a）在形成有機抗反射塗層之晶圓之上形成光阻層；（b）曝露光阻層且用負型色調顯影液顯影光阻層以形成導引圖樣；（c）在形成導引圖樣之晶圓之上形成中性層；（d）顯影導引圖樣以移除導引圖樣且形成具有開口部分之中性層圖樣，該開口部分藉由導引圖樣之移除所形成；（e）在形成中性層圖樣之基板上塗覆定向自組裝（DSA）材料之嵌段共聚物（BCP）、在超過玻璃轉化溫度（Tg）之溫度下加熱基板以形成定向自組裝圖樣；及（f）藉由使用O2電漿選擇性地蝕刻在定向自組裝圖樣中具有相對小的抗蝕刻性（或高蝕刻率）之部分以形成精細圖樣。

Description

使用定向自組裝製程形成半導體元件的精細圖樣的方法
本申請案主張於2011年9月29日申請之韓國專利申請案第10-2011-0098838號的優先權益。該韓國專利申請案的全部揭示內容以引用之方式併入本文中。
本發明係關於形成半導體元件之精細圖樣之方法，且更詳言之，本發明係關於在無整體曝露及不硬化導引圖樣之情況下藉由使用定向自組裝製程(微影)形成半導體元件之精細圖樣之方法，該方法能夠形成具有20 nm級線寬之圖樣。
半導體元件之縮小尺度及較高整合度需要實現半導體元件之精細圖樣之技術。在形成半導體元件之精細圖樣之方法中，最有效之方法為使用精細光阻圖樣，該精細光阻圖樣藉由開發曝露工具及引入新穎漸進處理技術獲得。然而，開發曝露工具導致更多投資費用且減少習知已存工具之利用。因此，已更積極地進行對新穎處理技術之研究。
期望在新製程中使用嵌段共聚物(BCP)之自動定向之定向自組裝(DSA)微影能夠形成具有20 nm或更少之線寬之精細圖樣，20 nm或更少之線寬被認為是習知 光學圖樣形成技術之限制。
可根據用於形成導引圖樣之光阻組合物(例如，使用ArF、KrF、I線EUV,E束作為光源之光阻組合物)來修改使用DSA微影形成半導體元件之精細圖樣之方法。在形成半導體元件之精細圖樣之一種方式中，在中性層上形成導引圖樣、在導引圖樣之間的間隙之上形成BCP塗層，且BCP塗層在超過玻璃轉化溫度(Tg)之溫度下經受熱處理且接著重新佈置該BCP塗層，因此可獲得具有有序定向之自組裝圖樣。或者，形成及硬化導引圖樣、在導引圖樣上形成中性層、藉由顯影移除導引圖樣、在移除了導引圖樣且保留了中性層之部分之基板上形成BCP塗層，且BCP塗層在超過玻璃轉化溫度(Tg)之溫度下經受熱處理且接著重新佈置該BCP塗層，因此可獲得具有有序定向之自組裝圖樣。具體地，當ArF光阻組合物在形成半導體元件之精細圖樣之後一種方法中用於形成精細圖樣時，可有效形成具有20 nm級線寬之半導體圖樣。
第1圖為半導體基板之橫截面圖之圖式，用於圖示藉由使用DSA微影形成半導體元件之精細圖樣之後一種方法。如第1圖中所示，使用DSA微影形成半導體元件之精細圖樣之習知方法包含以下步驟：(A)在形成有機抗反射塗層(12)之基板(10)上塗覆光阻組合物以形成光阻層(14)；(B)曝露及顯影光阻層(14)以形成導引圖樣(光阻圖樣，16)；(C)在無光罩之情況下整 體曝露導引圖樣(16)且接著在200℃至220℃下加熱該等導引圖樣(16)以形成經硬化圖樣(16a)；(D)在經硬化圖樣(16a)之上塗覆中性層(18)；(E)藉由使用TMAH顯影液移除經硬化圖樣(16a)以形成具有開口部分之中性層圖樣(18a)，該開口部分藉由導引圖樣之移除製成；(F)在形成中性層圖樣(18a)之基板(10)上塗覆DSA材料之BCP、在超過玻璃轉化溫度(Tg)之溫度(例如200℃至300℃)下加熱基板(10)以形戊定向自組裝圖樣(20a、20b)；及(G)藉由使用O2電漿選擇性地蝕刻在定向自組裝圖樣(20a、20b)中具有相對小的抗蝕刻性(或高蝕刻率)之部分(20b)以形成精細圖樣。如上所述，形成精細圖樣之方法必須含有整體曝露光阻組合物之精細圖樣(16)及加熱至硬化之步驟(步驟C)以便防止藉由正型色調顯影液顯影之光阻圖樣(16)溶解於形成中性層(18)之有機溶劑中。因此，總製程為複雜的。由於經硬化圖樣(16a)不易移除，故當形成凹口時可能產生缺陷。
因此，本發明之目的為一種藉由使用DSA微影形成半導體元件之精細圖樣之方法，其中因為導引圖樣係用負型色調顯影液來顯影，此顯影不需要硬化導引圖樣，故總製程簡單且可容易地移除導引圖樣。
為達成該等目的，本發明提供一種形成半導體元件之精細圖樣之方法，該方法包含以下步驟：(a)在形成有機抗反射塗層之晶圓上形成光阻層；(b)曝露光阻層且用負型色調顯影液顯影該光阻層以形成導引圖樣；(c)在形成導引圖樣之晶圓之上形成中性層；(d)顯影導引圖樣以移除導引圖樣且形成具有開口部分之中性層圖樣，該開口部分藉由導引圖樣之移除製成；(e)在形成中性層圖樣之基板上塗覆DSA材料之BCP、在超過玻璃轉化溫度(Tg)之溫度下加熱基板以形成定向自組裝圖樣；及(f)藉由使用O2電漿選擇性地蝕刻在定向自組裝圖樣之中具有相對小的抗蝕刻性(或高蝕刻率)之部分以形成精細圖樣。
在形成精細圖樣之本方法中，可藉由使用以負型色調顯影液顯影之導引圖樣之DSA微影有效地形成具有20 nm級線寬之半導體圖樣。換言之，本方法不需要以習知正型色調顯影液顯影之光阻圖樣作為導引圖樣時所需的硬化製程。因此，可增加半導體元件之產品效率或良率，且易於在起離製程中移除導引圖樣，所以可有效形成具有20 nm級線寬之半導體圖樣。
將參閱以下具體實施方式來更好地理解對本發明之更完全理解及本發明之許多附屬優點。
第2圖為圖示根據本發明之一個實施例之使用定向自組裝微影形成半導體元件之精細圖樣之方法的橫截面圖圖式。如第2圖中所示，根據本發明之形成半導體元件之精細圖樣之方法包含以下步驟：(a)在形成有機抗反射塗層(32)之基板(30)上形成光阻層(34)；(b)曝露光阻層(34)且用負型色調顯影液顯影該光阻層(34)以形成導引圖樣(36)；(c)在形成導引圖樣(36)之基板之上形成中性層(38)；(d)藉由使用顯影液移除導引圖樣(36)，以形成具有開口部分之中性層圖樣(38a)，該開口部分藉由導引圖樣(36)之移除所形成；(e)在形成中性層圖樣(38a)之基板上塗覆DSA材料之BCP、在超過玻璃轉化溫度(Tg)之溫度下加熱基板以形成定向自組裝圖樣(40a、40b)；及(f)藉由使用O2電漿選擇性地蝕刻在定向自組裝圖樣(40a、40b)之中具有相對小的抗蝕刻性(或高蝕刻率)之部分(40b)以形成精細圖樣(40a)。
可與執行習知微影一樣來執行步驟(a)。必要時，在基板(30)上，底層(諸如硬式光罩)可形成在有機抗反射塗層(32)下。可藉由使用習知光阻組合物(較佳為含矽組份之ArF光阻組合物)形成光阻層(34)。
在用給定光罩及習知步進器(較佳為使用ArF曝露光源之步進器)曝露光阻層(34)後，藉由用習知負型色調顯影液(諸如醋酸正丁酯、正己醇、4-甲基-2戊醇及以上各者之混合物)顯影光阻層來形成導引圖樣(負型 色調光阻圖樣，36)。藉由負型色調顯影液移除光阻層(34)之未曝露部分且不移除光阻層(34)之曝露部分(36)來形成導引圖樣(36)。導引圖樣(36)為具有給定間距之條紋形狀，例如，導引圖樣(36)各彼此分離兩倍至八倍之導引圖樣之線寬。導引圖樣(36)可能具有可在曝露製程中界定之最小線寬，且進一步地，藉由使用修整製程減小導引圖樣(36)之線寬以小於最小線寬。舉例而言，導引圖樣(36)經形成具有50 nm線寬，且接著藉由修整製程減小至30 nm線寬。
可藉由在形成導引圖樣(36)之基板(30)上塗覆(旋塗)用於形成中性層之習知組合物，且接著藉由在氮氣氛圍中在100℃至280℃下加熱經塗覆中性層(30)來形成中性層(38)。用於形成中性層之習知組合物含有苯乙烯與甲基丙烯酸甲酯(MMA)之無規共聚物(PS-co-PMMA)及有機溶劑(諸如，甲苯、二甲苯、丙二醇單甲基醚乙酸酯(PGMEA)、丙二醇單甲基醚(PGME)、環己酮、乳酸乙酯及以上各者之混合物)。加熱後，藉由使用有機溶劑移動用於形成中性層之一些組合物(亦即，未反應之無規共聚物)，該等組合物不與晶圓表面(有機抗反射塗層(32)、導引圖樣(36)等)反應。中性層(38)之厚度為幾奈米至幾十奈米，較佳為1 nm至10 nm。由於導引圖樣(36)為光阻層(34)之曝露部分且未經熔融，與藉由較早之正型色調顯影液形成之導引圖樣(光阻圖樣)不同，可省略導引圖樣之 整體曝露及硬化。中性層(38)在DSA微影中決定BCP之條紋(層狀)結構之定向方向。當在不使用中性層(38)之情況下塗覆及加熱BCP時，BCP之條紋(層狀)結構佈置為與基板(30)平行，因此不能在後續製程中形成圖樣。然而，當使用中性層(38)時，BCP之條紋(層狀.)結構佈置為與基板(30)垂直，在使用O2電漿之後續蝕刻製程(乾蝕刻製程，步驟(f))中移除具有低抗蝕刻性之部分或含有氧氣組份之部分，從而可獲得所要半導體圖樣。
在用於形成中性層之組合物中，PS-co-PMMA之量為0.5重量%至20重量%，較佳為0.8重量%至10重量%，更佳為1重量%至5重量%，且剩餘物為有機溶劑。當PS-co-PMMA之量小於0.5重量%時，不能形成中性層。當PS-co-PMMA之量大於20重量%時，中性層之黏度過度增加以使得中性層變得比目標厚度厚。PS-co-PMMA之重量平均分子量(Mw)為5,000至100,000，較佳為10,000至20,000。當PS-co-PMMA之Mw小於5,000時，在塗覆PS-co-PMMA處之聚合物之品質變差，且當PS-co-PMMA之Mw大於100,000時，中性層之黏度過度增加以使得中性層變得比目標厚度厚。
可使用習知正型色調顯影液(諸如，氫氧化四甲基銨(TMAH)水溶液、氫氧化四丁基銨(TBAH)水溶液、 重碳酸鈉水溶液等)作為步驟(d)處之顯影液。顯影液移除光阻層(34)之曝露部分(亦即，導引圖樣(36))以形成具有開口部分之中性層圖樣(38a)，該開口部分藉由導引圖樣(36)之移除製成。在中性層圖樣(38a)中，曝露有機抗反射塗層位於被移除之導引圖樣(36)之下的部分。由於有機抗反射塗層(32)具有極性，因此當塗覆及加熱BCP時，預先將BCP之展示極性之一部分佈置在有機抗反射塗層(32)之曝露部分上且又將BCP之無極性之另一部分佈置在不曝露抗反射塗層(32)之另一部分上。簡言之，由於中性層圖樣(38a)由明於中性層(38)之組合物組成且每一中性層圖樣(38a)藉由具有不同於中性層(38)之物理性質(極性)之有機抗反射塗層隔開，故可獲得導引圖樣之效應。因此，可增加每單位面積之半導體元件之線條(圖樣)數目且半導體元件之整合度亦變得更高。
在本發明中使用之BCP之實例包括苯乙烯與甲基丙烯酸甲酯(MMA)之嵌段共聚物(PS-b-PMMA)、苯乙烯與4-(第三丁基二甲基矽烷基)氧基苯乙烯之嵌段共聚物(PS-b-PSSi)、苯乙烯與二甲基矽氧烷之嵌段共聚物(PS-b-PDMS)、苯乙烯與乙烯吡咯啶酮之嵌段共聚物(PS-b-PVP)。大體言之，主要使用PS-b-PMMA，但為了高縱橫比，可使用具有高蝕刻選擇性之PS-b-PSSi，該PS-b-PSSi使用矽組份。而為了改良LER(線邊緣粗糙度)，可使用PS-b-PDMS或PS-b-PVP。
當在超過BCP之玻璃轉化溫度(Tg)之溫度下加熱BCP時，根據嵌段之間的極性度差異，PS(或PMMA)靠近且鄰接PC(或PMMA)，從而形成定向自組裝圖樣(40a、40b)，該等定向自組裝圖樣(40a、40b)以垂直於基板之條紋(層狀)形式佈置。可根據所使用之嵌段共聚物改變加熱溫度，例如，200℃至300℃，較佳為230℃至250℃。加熱時間為1分鐘至10小時，較佳為1分鐘至60分鐘，更佳為1分鐘至10分鐘。當加熱溫度過低時，不能形成定向自組裝圖樣，且當加熱溫度過高時，BCP可能改性。當加熱時間過短時，不能形成定向自組裝圖樣，且當加熱時間過長時，製造時間變長且生產效率變低。
BCP之Mw為3,000至1,000,000，較佳為30,000至200,000，更佳為80,000至150,000。由於BCP之多分散性(PD，重量平均分子量/數目平均分子量)接近1，故圖樣之線寬及線寬粗糙度(LWR)展示良好結果，例如，1.0至1.2。
當藉由使用O2電漿執行對定向自組裝圖樣(40a、40b)中之具有相對小的抗蝕刻性(或高蝕刻率)之部分(40b)(例如，PS-b-PMMA之PMMA部分)之選擇性蝕刻以形成精細圖樣(40a)時，可形成具有20 nm級線寬之線條及空間(或條紋)之精細圖樣。
在下文中，提供較佳實例以更好理解本發明。然而，本發明不由以下實例限制。
【實例1及對比實例1】半導體元件之精細圖樣之形成及半導體元件之精細圖樣之評定
將33 nm之ArF抗反射塗層組合物(DARC-A125、由Dongjinsemichem Co.,Ltd.製造)塗覆在矽晶圓上且在240℃下加熱60秒。塗覆光阻組合物(DHA-7079(ArF光阻)、由Dongjinsemichem Co.,Ltd.製造)且在105℃下軟烘烤該光阻組合物60秒以形成具有120 nm線寬之光阻圖樣。接著，將晶圓曝露於具有0.85之孔徑數之ArF步進器(ASML 1200、由ASML製造)且在95℃下加熱該晶圓60秒以增加在曝露期間產生之酸。將經加熱之晶圓浸入負型色調顯色液(醋酸正丁酯)中歷時60秒且顯影該晶圓以形成具有70 nm線寬之線條及空間圖樣(導引圖樣)。在對比實例1中，在曝露光阻層之後，藉由使用正型色調顯影液(TMAH水溶液)形成導引圖樣，導引圖樣整體曝露於ArF步進器以便防止導引圖樣在中性層之形成期間溶解於諸如甲苯之有機溶劑中，且在150℃下加熱經整體曝露之導引圖樣，歷時60秒，另外在220℃下加熱60秒以固化導引圖樣。在形成實例1中之導引圖樣或對比實例1中之經硬化導引圖樣之晶圓上，塗覆用於形成定向自組裝層狀結構之中性層之組合物(PS-co-PMMA及甲苯)且在氮氣氛圍中在200℃下加熱該組合物，藉由使用甲苯移除中性層之組合物之未反應組份以在晶圓表面上形成中性層。接著，將生成之 晶圓浸入顯影液(TMAH水溶液)中歷時60秒且顯影該生成之晶圓以形成導引圖樣。在形成具有開口部分之中性層圖樣之基板(晶圓)之上(該開口部分藉由導引圖樣之移除製成)，塗覆溶解在甲苯中之PS-b-PMMA且在240℃下加熱1小時以形成定向自組裝圖樣，其中交替處理極性部分與非極性部分。在室溫下冷卻形成定向自組裝圖樣之晶圓，且接著藉由使用O2電漿蝕刻製程乾蝕刻PS-b-PMMA之PMMA以形成具有24 nm線寬之線條及空間精細圖樣。藉以用於檢查缺陷數目之儀器(negavitec 3100、由Negavitec製造)量測1cm×1cm之精細圖樣之缺陷(橋缺陷等)之數目，且在下表1中展示該量測之結果。
如上所述，形成半導體元件之精細圖樣之方法具有與ArF浸漬法之習知光學方法或EUVL(遠紫外微影)方法實質上同等或優越之解析度。與使用對比實例1中之習知DSA微影之方法相比，在根據本發明之形成半導體元件之精細圖樣之方法中改良或省略導引圖樣之硬化製程使得半導體元件之產品效率增加。進一步地，在顯影 製程中有效移除導引圖樣以減小精細圖樣之缺陷數目。
10‧‧‧基板
12‧‧‧有機抗反射塗層
14‧‧‧光阻層
16‧‧‧導引圖樣
16a‧‧‧經硬化圖樣
18‧‧‧中性層
18a‧‧‧中性層圖樣
20a‧‧‧定向自組裝圖樣
20b‧‧‧定向自組裝圖樣
30‧‧‧基板
32‧‧‧有機抗反射塗層
34‧‧‧光阻層
36‧‧‧導引圖樣
38‧‧‧中性層
38a‧‧‧中性層圖樣
40a‧‧‧定向自組裝圖樣
40b‧‧‧定向自組裝圖樣
第1圖為圖示使用習知定向自組裝微影形成半導體元件之精細圖樣之方法的橫截面圖圖式。
第2圖為圖示根據本發明之一個實施例之使用定向自組裝微影形成半導體元件之精細圖樣之方法的橫截面圖圖式。
10‧‧‧基板
12‧‧‧有機抗反射塗層
14‧‧‧光阻層
16‧‧‧導引圖樣
16a‧‧‧經硬化圖樣
18‧‧‧中性層
18a‧‧‧中性層圖樣
20a‧‧‧定向自組裝圖樣
20b‧‧‧定向自組裝圖樣

Claims (5)

  1. 一種形成半導體元件之精細圖樣之方法，該方法包含以下步驟：(a)在形成一有機抗反射塗層之一晶圓上形成一光阻層；(b)曝露該光阻層且用一負型色調顯影液顯影該光阻層以形成導引圖樣；(c)在形成該等導引圖樣之該晶圓上形成一中性層；(d)顯影該等導引圖樣以移除該等導引圖樣並形成中性層圖樣，該等中性層圖樣具有一開口部分，該開口部分藉由該等導引圖樣之該移除而形成；(e)在形成中性層圖樣之該基板上塗覆定向自組裝(DSA)材料之嵌段共聚物(BCP)、在超過一玻璃轉化溫度(Tg)之一溫度下加熱該基板以形成定向自組裝圖樣；以及(f)藉由使用O2電漿選擇性地蝕刻在該等定向自組裝圖樣之中具有相對小的抗蝕刻性(或高蝕刻率)之一部分以形成精細圖樣。
  2. 如請求項1所述之形成半導體元件之精細圖樣之方法，其中該中性層包含苯乙烯與甲基丙烯酸甲酯之一無規共聚物(PS-co-PMMA)及一有機溶劑，該有機溶劑選自以下各物之群組：甲苯、二甲苯、丙二醇單甲基醚乙酸酯(PGM EA)、丙二醇單甲基醚(PGME)、環己酮、乳酸乙酯及以上各者之混合物。
  3. 如請求項1所述之形成半導體元件之精細圖樣之方法，其中該負型色調顯影液選自以下各物之群組：醋酸正丁酯、正己醇、4-甲基-2戊醇及以上各者之混合物，且該顯影液選自以下各物之群組：氫氧化四甲基銨(TMAH)水溶液、氫氧化四丁基銨(TBAH)水溶液、重碳酸鈉水溶液及以上各者之混合物。
  4. 如請求項1所述之形成半導體元件之精細圖樣之方法，其中該BCP選自由以下所組成之群組：苯乙烯與甲基丙烯酸甲酯(MMA)之一嵌段共聚物(PS-b-PMMA)、苯乙烯與4-(第三丁基二甲基矽烷基)氧基苯乙烯之一嵌段共聚物(PS-b-PSSi)、苯乙烯與二甲基矽氧烷之一嵌段共聚物(PS-b-PDMS)、苯乙烯與乙烯吡咯啶酮之一嵌段共聚物(PS-b-PVP)。
  5. 如請求項1所述之形成半導體元件之精細圖樣之方法，其中超過該BCP之一玻璃轉化溫度之一溫度為200℃至300℃。
TW101135535A 2011-09-29 2012-09-27 使用定向自組裝製程形成半導體元件的精細圖樣的方法 TW201324615A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098838A KR20130034778A (ko) 2011-09-29 2011-09-29 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법

Publications (1)

Publication Number Publication Date
TW201324615A true TW201324615A (zh) 2013-06-16

Family

ID=47996633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135535A TW201324615A (zh) 2011-09-29 2012-09-27 使用定向自組裝製程形成半導體元件的精細圖樣的方法

Country Status (5)

Country Link
US (1) US20140287587A1 (zh)
KR (1) KR20130034778A (zh)
CN (1) CN103843112A (zh)
TW (1) TW201324615A (zh)
WO (1) WO2013048155A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643279B (zh) * 2013-07-11 2018-12-01 克萊譚克公司 識別引導式自我組裝線之配準誤差
TWI833573B (zh) * 2023-02-08 2024-02-21 南亞科技股份有限公司 製造半導體元件的方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
KR101993472B1 (ko) 2012-09-12 2019-09-30 주식회사 동진쎄미켐 레지스트 패턴의 하부막 형성용 화합물, 조성물 및 이를 이용한 하부막의 형성방법
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
WO2015034690A1 (en) 2013-09-04 2015-03-12 Tokyo Electron Limited Uv-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
KR102190675B1 (ko) 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102233575B1 (ko) * 2014-02-17 2021-03-30 삼성전자주식회사 미세 패턴 형성 방법
KR20150101875A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US9508562B2 (en) * 2014-06-27 2016-11-29 Globalfoundries Inc. Sidewall image templates for directed self-assembly materials
JP2016058640A (ja) * 2014-09-11 2016-04-21 株式会社東芝 パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
KR102241758B1 (ko) 2014-09-16 2021-04-20 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법
KR102156409B1 (ko) * 2014-09-16 2020-09-15 에스케이하이닉스 주식회사 패턴 형성 방법
KR20160056457A (ko) 2014-11-11 2016-05-20 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
KR20160060223A (ko) 2014-11-19 2016-05-30 삼성디스플레이 주식회사 미세 패턴 형성 방법
KR102335109B1 (ko) 2014-12-15 2021-12-03 삼성전자 주식회사 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102389618B1 (ko) 2015-03-10 2022-04-25 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
KR102317785B1 (ko) 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US9530660B2 (en) * 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple directed self-assembly patterning process
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
CN106252208B (zh) * 2015-06-12 2019-03-08 华邦电子股份有限公司 图案化方法
US9881793B2 (en) 2015-07-23 2018-01-30 International Business Machines Corporation Neutral hard mask and its application to graphoepitaxy-based directed self-assembly (DSA) patterning
KR102651697B1 (ko) * 2015-09-07 2024-03-27 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
US20180323078A1 (en) * 2015-12-24 2018-11-08 Intel Corporation Pitch division using directed self-assembly
CN105565260B (zh) * 2016-01-29 2018-06-26 中国科学院微电子研究所 嵌段共聚物自组装制造纳米结构的方法
JP2017157632A (ja) * 2016-02-29 2017-09-07 東芝メモリ株式会社 半導体装置の製造方法及びパターン形成方法
JP2017157590A (ja) * 2016-02-29 2017-09-07 株式会社東芝 パターン形成方法
WO2017171717A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
SG11201901931UA (en) * 2016-09-05 2019-04-29 Agency Science Tech & Res A method of forming nano-patterns on a substrate
KR102412137B1 (ko) * 2016-09-23 2022-06-23 에스케이이노베이션 주식회사 블록 공중합체를 이용한 미세 패턴의 형성 방법
US10249757B2 (en) 2016-12-21 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9887135B1 (en) * 2017-04-28 2018-02-06 Globalfoundries Inc. Methods for providing variable feature widths in a self-aligned spacer-mask patterning process
EP3454121A1 (en) 2017-09-06 2019-03-13 IMEC vzw Method for manufacturing a mask
WO2021039760A1 (ja) * 2019-08-29 2021-03-04 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643279B (zh) * 2013-07-11 2018-12-01 克萊譚克公司 識別引導式自我組裝線之配準誤差
TWI833573B (zh) * 2023-02-08 2024-02-21 南亞科技股份有限公司 製造半導體元件的方法

Also Published As

Publication number Publication date
CN103843112A (zh) 2014-06-04
WO2013048155A3 (ko) 2013-07-04
KR20130034778A (ko) 2013-04-08
US20140287587A1 (en) 2014-09-25
WO2013048155A2 (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
TW201324615A (zh) 使用定向自組裝製程形成半導體元件的精細圖樣的方法
KR102098530B1 (ko) 블록 코폴리머 함유 조성물 및 패턴의 축소 방법
TWI534072B (zh) 表面具備奈米構造體之基板的製造方法
TWI481969B (zh) 光阻劑圖案修整方法
TWI617611B (zh) 光致抗蝕劑圖案修整組合物及方法
TWI619201B (zh) 接觸孔圖型之形成方法
TWI617890B (zh) 包含聚合熱酸產生劑之組合物及其方法
TWI632437B (zh) 用於形成凸紋影像的方法
JP5846568B2 (ja) 相分離構造を有する層を表面に備える基板の製造方法
TWI628520B (zh) 圖案修整方法
JP6810782B2 (ja) 誘導自己集合体施与のためのケイ素含有ブロックコポリマー
EP3523823B1 (en) Chemically patterned guide layers for use in chemoepitaxy directing of block co-polymers
JP5934565B2 (ja) パターンの縮小方法、及び組成物
TWI754661B (zh) 用於自組裝應用之聚合物組合物
US9640410B2 (en) Pattern formation method
US9991115B2 (en) Directed self-assembly using trench assisted chemoepitaxy
JP2015535813A (ja) レジストパターンの下部膜形成用化合物、組成物およびこれを利用した下部膜の形成方法
TWI757987B (zh) 光阻劑組成物、製造半導體裝置的方法、以及形成光阻劑圖案的方法
TW201716377A (zh) 熱酸產生劑以及光阻劑圖案修整組合物及方法
KR20180079210A (ko) 패턴-형성 방법
JP7135554B2 (ja) 下層膜形成用組成物、自己組織化膜の下層膜及びその形成方法並びに自己組織化リソグラフィープロセス
CN107430355B (zh) 抗蚀剂图案被覆用涂布液及图案的形成方法
TW202244619A (zh) 製造半導體裝置之方法