JP6112314B2 - マーク形成方法及びデバイス製造方法 - Google Patents

マーク形成方法及びデバイス製造方法 Download PDF

Info

Publication number
JP6112314B2
JP6112314B2 JP2014524819A JP2014524819A JP6112314B2 JP 6112314 B2 JP6112314 B2 JP 6112314B2 JP 2014524819 A JP2014524819 A JP 2014524819A JP 2014524819 A JP2014524819 A JP 2014524819A JP 6112314 B2 JP6112314 B2 JP 6112314B2
Authority
JP
Japan
Prior art keywords
mark
wafer
region
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014524819A
Other languages
English (en)
Other versions
JPWO2014010592A1 (ja
Inventor
朋春 藤原
朋春 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2014010592A1 publication Critical patent/JPWO2014010592A1/ja
Application granted granted Critical
Publication of JP6112314B2 publication Critical patent/JP6112314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、基板のマーク形成領域にマークを形成するマーク形成方法及びこのマークの形成方法を用いるデバイス製造方法に関する。
半導体デバイスは、典型的には、基板上に形成される複数層の回路パターンを含み、半導体デバイスの製造工程でそれらの複数層の回路パターンを相互に正確に位置合わせするために、基板の所定層のマーク形成領域に位置決め用又は位置合わせ用のアライメントマークが形成される。基板が半導体ウエハ（以下、単にウエハともいう。）である場合には、アライメントマークはウエハマークとも呼ばれている。
半導体デバイスの従来の最も微細な回路パターンは、例えば露光波長が１９３ｎｍのドライ又は液浸法の露光装置を使用するドライ又は液浸リソグラフィ工程を用いて形成されていた。従来の光リソグラフィと、最近開発が行われているダブル・パターニング・プロセスとを組み合わせても、例えば２２ｎｍノードよりも微細な回路パターンを形成することは困難であると予想されている。
これに関して、最近、リソグラフィ工程を用いて形成されたパターン間に、ブロック共重合体（Block Co-Polymer）の指向性自己組織化（Directed Self-Assembly）を用いてナノスケールの微細構造（サブリソグラフィ構造）を生成することによって、現在のリソグラフィ技術の解像限界よりも微細な回路パターンを形成することが提案されている（例えば、特許文献１又は特開２０１０−２６９３０４号公報参照）。ブロック共重合体のパターン化された構造は、ミクロドメイン（ミクロ相分離ドメイン）又は単にドメインとしても知られている。指向性自己組織化の方法としては、グラフォエピタキシが知られている。
米国特許出願公開第２０１０／０２９７８４７号明細書
ブロック共重合体の指向性自己組織化を用いることによって基板のある層にナノスケールの微細な回路パターンを形成することが可能である。さらに、その層には回路パターンとともにアライメントマークを形成することが求められることもある。しかしながら、単に従来の方法でアライメントマークを形成すると、ブロック共重合体の自己組織化によってアライメントマーク自体にも予期しない微細構造が形成され、その後の工程でそのアライメントマークの検出が困難になると、基板の層間の重ね合わせ精度が低下する恐れがある。
本発明の態様は、このような事情に鑑み、ブロック共重合体の自己組織化を用いて回路パターンを形成する際に使用可能なマーク形成技術を提供することを目的とする。
本発明の第１の態様によれば、デバイスパターン形成領域及びマーク形成領域を含む被加工層を有する基板のその被加工層上に、ブロック共重合体を含むポリマ層が付着可能な中間層を形成することと、そのマーク形成領域上に形成されたその中間層の一部を除去することと、そのマーク形成領域に第１マーク像を露光し、そのマーク像に基づいて凹部を含む第２マークを形成することと、その基板のその被加工層上にそのブロック共重合体を含むポリマ層を塗布することと、を含むマーク形成方法が提供される。
また、第２の態様によれば、基板のマーク形成層上に第１マーク像を露光し、その第１マーク像に基づいて凸のライン部を含む第２マークを形成することと、その基板のその第２マークが形成された領域のその凸のライン部以外の部分にブロック共重合体を含むポリマ層を塗布することと、そのポリマ層に自己組織化領域を形成させることと、その自己組織化領域の一部を選択的に除去することと、その除去後のその自己組織化領域を用いてその基板のそのマーク形成層を加工することと、を含むマーク形成方法が提供される。
また、第３の態様によれば、第１又は第２の態様のマーク形成方法を用いて基板に層間の位置合わせ用のマークを形成することと、その位置合わせ用のマークを用いて位置合わせを行って、その基板を露光することと、その露光された基板を処理することと、を含むデバイス製造方法が提供される。
本発明の態様によれば、ブロック共重合体の自己組織化を用いて回路パターンを形成する際に、その回路パターンとともにマークを形成できる。
（Ａ）は実施形態で使用されるパターン形成システムの要部を示すブロック図、（Ｂ）は図１（Ａ）中の露光装置１００の概略構成を示す図である。 （Ａ）は第１の実施形態に係るウエハのあるデバイス層を示す平面図、（Ｂ）は図２（Ａ）の一つのウエハマーク及び一部の回路パターンを示す拡大平面図である。 第１の実施形態のパターン形成方法を示すフローチャートである。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、及び（Ｇ）はそれぞれパターン形成工程中で次第に変化するウエハのパターンの一部を示す拡大断面図である。 （Ａ）は中性層が塗布されたウエハ表面の一部を示す拡大平面図、（Ｂ）は中性層の一部が除去された状態のウエハ表面の一部を示す拡大平面図である。 （Ａ）は第２の実施形態のレチクルのマークパターンの一部を示す拡大平面図、（Ｂ）は図６（Ａ）中の透過領域のパターンを示す拡大図である。 （Ａ）は第２の実施形態のレジストパターンの一部を示す拡大平面図、（Ｂ）は図７（Ａ）の凹領域を示す拡大図、（Ｃ）はパターニングされた撥液層の一部を示す拡大図である。 （Ａ）は２種類のドメインに分離したポリマ層を示す拡大平面図、（Ｂ）、（Ｃ）、及び（Ｄ）はそれぞれ図８（Ａ）のウエハの次第に進展する製造段階における断面図である。 第２の実施形態で形成されるウエハマークを示す拡大平面図である。 比較例のウエハマークを示す拡大平面図である。 （Ａ）は第１変形例のウエハマーク用のレジストマークを示す拡大平面図、（Ｂ）はホールパターン状のドメインに分離したポリマ層を示す部分拡大図である。 （Ａ）は第２変形例のウエハの複数の層構造を示す拡大断面図、（Ｂ）は図１２（Ａ）の第１デバイス層のウエハマーク用のレジストマークを示す拡大平面図、（Ｃ）は図１２（Ａ）の第２デバイス層のウエハマーク用のレジストマークを示す拡大平面図である。 電子デバイスの製造工程の一例を示すフローチャートである。
［第１の実施形態］
本発明の好ましい第１の実施形態につき図１〜図５を参照して説明する。まず、本実施形態において半導体素子等の電子デバイス（マイクロデバイス）の回路パターンを形成するために使用されるパターン形成システムの一例につき説明する。
図１（Ａ）は、本実施形態のパターン形成システムの要部を示し、図１（Ｂ）は、図１（Ａ）中のスキャニングステッパー（スキャナー）よりなる走査型の露光装置（投影露光装置）１００の概略構成を示す。図１（Ａ）において、パターン形成システムは、露光装置１００、ウエハ（基板）に対する感光材料としてのフォトレジスト（レジスト）の塗布及び現像を行うコータ・デベロッパ２００、薄膜形成装置３００、ウエハに対するドライ及びウエットのエッチングを行うエッチング装置４００、後述のブロック共重合体（Block Co-Polymer:ＢＣＰ）を含むポリマ（Polymer）（重合体）の処理を行うポリマ処理装置５００、アニール装置６００、これらの装置間でウエハの搬送を行う搬送系７００、及びホストコンピュータ（不図示）等を含んでいる。
本発明で用いるブロック共重合体は、１つより多くのそれぞれブロック単位で存在するモノマ（単量体）を含むポリマ、又はそれらのモノマから誘導されるポリマである。モノマの各ブロックは、モノマの繰返し配列を含む。ブロック共重合体としては、ジブロック共重合体、又はトリブロック共重合体等の任意のポリマを使用可能である。これらのうち、ジブロック共重合体は、２つの異なるモノマのブロックを有する。ジブロック共重合体は、Ａ−ｂ−Ｂのように略記することができ、ここでＡは第１のブロックのポリマ、Ｂは第２のブロックのポリマ、−ｂ−はＡ及びＢのブロックを持つジブロック共重合体であることを示す。例えば、ＰＳ−ｂ−ＰＭＭＡは、ポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）のジブロック共重合体を表す。鎖状のブロック共重合体に加えて、他の構造を有するブロック共重合体、例えば、星型共重合体、分岐共重合体、超分岐共重合体、又はグラフト共重合体を本発明のブロック共重合体として用いることもできる。
また、ブロック共重合体には、これを構成する各ブロック（モノマ）同士が集合してミクロドメイン又は単にドメインとも呼ばれる個別のミクロ相分離ドメインを形成する傾向（相分離の傾向）がある。この相分離は、自己組織化（Self-Assembly）の一種でもある。異なるドメインの間隔及び形態はブロック共重合体内の異なるブロックの相互作用、体積分率、及び数に依存する。ブロック共重合体のドメインは、例えばアニーリング（焼き鈍し）の結果として形成させることができる。アニーリングの一部である加熱又はベーキングは、基板及びその上のコーティング層（薄膜層）の温度を周囲温度より高く上昇させる一般的なプロセスである。アニーリングには、熱アニーリング、熱勾配アニーリング、溶媒蒸気アニーリング、又は他のアニーリング法を含むことができる。熱アニーリングは、場合により熱硬化と呼ばれ、相分離を誘起するのに用いられ、さらに、横方向のミクロ相分離ドメインの層内の欠陥を削減又は除去するためのプロセスとしても用いることができる。アニーリングは、一般には、ある時間（例えば、数分から数日）の間、ブロック共重合体のガラス転移温度より高温で加熱することを含む。
また、本実施形態では、ブロック共重合体を含むポリマに、指向性自己組織化（Directed Self-Assembly:ＤＳＡ）を適用して、半導体デバイスの回路パターン及び／又はアライメントマークの形成に適した形でセグメント化されたナノスケールオーダのドメインを形成させる。指向性自己組織化は、例えばリソグラフィ工程で形成されたレジストパターンをプレパターン又はガイドパターンとして、そのプレパターン又はガイドパターンで規定される空間配置（トポグラフィ的構造）で、ブロック共重合体のドメインの配置を制御する技術である。指向性自己組織化の方法としては、例えば下地に平面的なプレパターン又はガイドパターンを設けるケモエピタキシ法(Chemo-Epitaxy Process)が使用されるが、立体的なプレパターン又はガイドパターンを使用するグラフォエピタキシ法(Grapho-Epitaxy Process)も使用可能である。
図１（Ｂ）において、露光装置１００は、照明系１０、照明系１０からの露光用の照明光（露光光）ＩＬにより照明されるレチクルＲ（マスク）を保持するレチクルステージＲＳＴ、レチクルＲから射出された照明光ＩＬをウエハＷ（基板）の表面に投射する投影光学系ＰＬを含む投影ユニットＰＵ、ウエハＷを保持するウエハステージＷＳＴ、及び装置全体の動作を統括的に制御するコンピュータよりなる主制御装置（不図示）等を備えている。以下、図１（Ｂ）において、投影光学系ＰＬの光軸ＡＸと平行にＺ軸を取り、これに直交する平面（ほぼ水平面）内でレチクルＲとウエハＷとが相対走査される方向に沿ってＹ軸を、Ｚ軸及びＹ軸に直交する方向に沿ってＸ軸を取り、Ｘ軸、Ｙ軸、及びＺ軸の回りの回転（傾斜）方向をそれぞれθｘ、θｙ、及びθｚ方向として説明を行う。
照明系１０は、例えば米国特許出願公開第２００３／０２５８９０号明細書などに開示されるように、照明光ＩＬを発生する光源、及び照明光ＩＬでレチクルＲを照明する照明光学系を含む。照明光ＩＬとしては、一例としてＡｒＦエキシマレーザ光（波長１９３ｎｍ）が用いられている。なお、照明光ＩＬとしては、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＹＡＧレーザ若しくは固体レーザ（半導体レーザなど）の高調波なども使用できる。
照明光学系は、偏光制御光学系、光量分布形成光学系（回折光学素子又は空間光変調器など）、オプティカルインテグレータ（フライアイレンズ又はロッドインテグレータ（内面反射型インテグレータ）など）等を含む照度均一化光学系、及びレチクルブラインド（固定及び可変の視野絞り）等（いずれも不図示）を有する。照明系１０は、レチクルブラインドで規定されたレチクルＲのパターン面（下面）のＸ方向に細長いスリット状の照明領域ＩＡＲを、２極照明（二次光源の形状が木の葉状にパターンの非周期方向に細長いいわゆるリーフ照明を含む）、４極照明、輪帯照明、又は通常照明等の照明条件で、所定の偏光状態の照明光ＩＬによりほぼ均一な照度分布で照明する。
また、レチクルＲを真空吸着等により保持するレチクルステージＲＳＴは、レチクルベース（不図示）のＸＹ平面に平行な上面に、Ｙ方向に一定速度で移動可能に、かつＸ方向、Ｙ方向の位置、及びθｚ方向の回転角が調整可能に載置されている。レチクルステージＲＳＴの位置情報は、複数軸のレーザ干渉計を含むレチクル干渉計１８によって、移動鏡１４（又はステージの鏡面加工された側面）を介して例えば０．５〜０．１ｎｍ程度の分解能で常時検出される。レチクル干渉計１８の計測値に基づいてリニアモータ等を含むレチクルステージ駆動系（不図示）を制御することで、レチクルステージＲＳＴの位置及び速度が制御される。
また、レチクルステージＲＳＴの下方に配置された投影ユニットＰＵは、鏡筒２４と、該鏡筒２４内に所定の位置関係で保持された複数の光学素子を有する投影光学系ＰＬとを含む。投影光学系ＰＬは、例えば両側テレセントリックで所定の投影倍率β（例えば１／４倍、１／５倍などの縮小倍率）を有する。レチクルＲを通過した照明光ＩＬにより、投影光学系ＰＬを介してレチクルＲの照明領域ＩＡＲ内の回路パターンの像が、ウエハＷの一つのショット領域内の露光領域ＩＡ（照明領域ＩＡＲと共役な領域）に形成される。本実施形態の基板としてのウエハ（半導体ウエハ）Ｗは、例えばシリコン（又はＳＯＩ(silicon on insulator)等でもよい）からなる直径が２００〜４５０ｍｍ程度の円板状の基材の表面にパターン形成用の薄膜（酸化膜、金属膜、ポリシリコン膜等）を形成したものを含む。さらに、露光対象のウエハＷの表面には、フォトレジストが所定の厚さ（例えば数１０ｎｍ〜２００ｎｍ程度）で塗布される。
また、露光装置１００は、液浸法を適用した露光を行うため、投影光学系ＰＬを構成する最も像面側（ウエハＷ側）の光学素子である先端レンズ２６を保持する鏡筒２４の下端部周囲を取り囲むように、先端レンズ２６とウエハＷとの間に液体Ｌｑを供給するための局所液浸装置３０の一部を構成するノズルユニット３２が設けられている。ノズルユニット３２の液体Ｌｑの供給口は、供給流路及び供給管３４Ａを介して液体供給装置（不図示）に接続されている。ノズルユニット３２の液体Ｌｑの回収口は、回収流路及び回収管３４Ｂを介して液体回収装置（不図示）に接続されている。局所液浸装置３０の詳細な構成は、例えば米国特許出願公開第２００７／２４２２４７号明細書等に開示されている。
また、ウエハステージＷＳＴは、ベース盤１２のＸＹ平面に平行な上面１２ａに、Ｘ方向、Ｙ方向に移動可能に載置されている。ウエハステージＷＳＴは、ステージ本体２０、ステージ本体２０の上面に搭載されたウエハテーブルＷＴＢ、並びにステージ本体２０内に設けられて、ステージ本体２０に対するウエハテーブルＷＴＢ（ウエハＷ）のＺ方向の位置（Ｚ位置）、及びθｘ方向、θｙ方向のチルト角を相対的に駆動するＺ・レベリング機構を備えている。ウエハテーブルＷＴＢには、ウエハＷを真空吸着等によってほぼＸＹ平面に平行な吸着面上に保持するウエハホルダ（不図示）が設けられている。ウエハテーブルＷＴＢの上面のウエハホルダ（ウエハＷ）の周囲には、ウエハＷの表面（ウエハ面）とほぼ同一面となる、液体Ｌｑに対して撥液化処理された表面を有する平板状のプレート（撥液板）２８が設けられている。さらに、露光中に、例えば斜入射方式のオートフォーカスセンサ（不図示）の計測値に基づいて、ウエハ面が投影光学系ＰＬの像面に合焦されるように、ウエハステージＷＳＴのＺ・レベリング機構が駆動される。
また、ウエハテーブルＷＴＢのＹ方向及びＸ方向の端面には、それぞれ鏡面加工によって反射面が形成されている。ウエハ干渉計１６を構成する複数軸のレーザ干渉計からその反射面（移動鏡でもよい）にそれぞれ干渉計ビームを投射することで、ウエハステージＷＳＴの位置情報（少なくともＸ方向、Ｙ方向の位置、及びθｚ方向の回転角を含む）が例えば０．５〜０．１ｎｍ程度の分解能で計測されている。この計測値に基づいてリニアモータ等を含むウエハステージ駆動系（不図示）を制御することで、ウエハステージＷＳＴの位置及び速度が制御される。なお、ウエハステージＷＳＴの位置情報は、回折格子状のスケールと検出ヘッドとを有するエンコーダ方式の検出装置で計測してもよい。
また、露光装置１００は、ウエハＷの所定のウエハマーク（アライメントマーク）の位置を計測するウエハアライメント系ＡＬＳ、及びレチクルＲのアライメントマークの投影光学系ＰＬによる像の位置を計測するために、ウエハステージＷＳＴに内蔵された空間像計測系（不図示）を備えている。これらの空間像計測系（レチクルアライメント系）及びウエハアライメント系ＡＬを用いて、レチクルＲとウエハＷの各ショット領域とのアライメントが行われる。
ウエハＷの露光時には、ウエハステージＷＳＴをＸ方向、Ｙ方向に移動（ステップ移動）することで、ウエハＷの露光対象のショット領域が露光領域ＩＡの手前に移動する。さらに、局所液浸装置３０から投影光学系ＰＬとウエハＷとの間に液体Ｌｑが供給される。そして、レチクルＲのパターンの一部の投影光学系ＰＬによる像をウエハＷの一つのショット領域に投影しつつ、レチクルステージＲＳＴ及びウエハステージＷＳＴを介してレチクルＲ及びウエハＷをＹ方向に同期して移動することで、当該ショット領域にレチクルＲのパターンの像が走査露光される。そのステップ移動と走査露光とを繰り返すことによって、ステップ・アンド・スキャン方式及び液浸方式で、ウエハＷの各ショット領域にそれぞれレチクルＲのパターンの像が露光される。
次に、本実施形態で製造対象とするデバイス用パターンは、一例として、半導体素子としてのＳＲＡＭ(Static RAM)のゲートセル用の回路パターンであり、この回路パターンは、ブロック共重合体を含むポリマの指向性自己組織化（ＤＳＡ）を用いて形成される。さらに、本実施形態では、このデバイス用パターンが形成されるウエハＷのデバイス層には、位置決め用又は位置合わせ用のアライメントマークとしてのウエハマークも形成される。
図２（Ａ）は、そのデバイス用パターン及びウエハマークが形成されたウエハＷを示す。図２（Ａ）において、ウエハＷの表面にはＸ方向、Ｙ方向に所定幅のスクライブライン領域ＳＬ（マーク形成領域）を隔てて多数のショット領域ＳＡ（デバイス用パターン形成領域）が設けられ、各ショット領域ＳＡ内にはデバイス用パターンＤＰ１が形成され、各ショット領域ＳＡに付設されたスクライブライン領域ＳＬにはウエハマークＷＭが形成されている。
図２（Ａ）のＢ部の拡大図である図２（Ｂ）に示すように、デバイス用パターンＤＰ１は、Ｙ方向に伸びる複数のラインパターン４０ＸａをＸ方向にほぼ周期（ピッチ）ｐｘ１で配列したライン・アンド・スペースパターン（以下、Ｌ＆Ｓパターンという。）４０Ｘ、及びＸ方向に伸びる複数のラインパターンをＹ方向にほぼ周期ｐｙ１で配列したＬ＆Ｓパターン４０Ｙを含む。ラインパターン４０Ｘａ等は例えば金属よりなり、その線幅は周期ｐｘ１等の１／２以下程度である。一例として周期ｐｘ１，ｐｙ１はほぼ等しく、周期ｐｘ１は、それぞれ波長１９３ｎｍの液浸リソグラフィと、例えばいわゆるダブル・パターニング・プロセスとを組み合わせた場合に得られる最も微細な周期（以下、周期ｐｍｉｎという。）の数分の１程度である。その周期ｐｘ１の１／２は、例えば２２ｎｍ程度より小さい。このような微細な周期を持つＬ＆Ｓパターン４０Ｘ，４０Ｙを形成する場合には、ブロック共重合体を含むポリマに指向性自己組織化を行わせるときに、異なるブロック毎にライン状のドメインが形成される。
また、スクライブライン領域ＳＬのウエハマークＷＭは、それぞれＹ方向に細長くＸ方向の幅が同じ程度の凹部領域４４Ｘａ及び凸部領域４４ＸｂをＸ方向に周期ｐ１で配列したＸ軸のウエハマーク４４Ｘ、及びそれぞれＸ方向に細長くＹ方向の幅が同じ程度の凹部領域４４Ｙａ及び凸部領域４４ＹｂをＸ方向に周期ｐ２で配列したＹ軸の２箇所のウエハマーク４４ＹＡ，４４ＹＢを含む。本実施形態では、凹部領域４４Ｘａ，４４Ｙａには例えば金属の薄膜が埋め込まれており、凸部領域４４Ｘｂ，４４Ｙｂの高さは、凹部領域４４Ｘａ，４４Ｙａを囲む部分の高さと同じである。この場合、凹部領域４４Ｘａ，４４Ｙａをライン部、凸部領域４４Ｘｂ，４４Ｙｂをスペース部とみなすと、ウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢは、Ｌ＆Ｓパターンとみなすことができる。ウエハマーク４４ＹＡ，４４ＹＢはウエハマーク４４ＸをＹ方向に挟むように配置されている。一例として、周期ｐ１，ｐ２は等しく、周期ｐ１は波長１９３ｎｍの液浸リソグラフィでの解像限界（周期）の数倍から数１０倍である。
さらに、凹部領域４４Ｘａ，４４Ｙａと、凸部領域４４Ｘｂ，４４Ｙｂとは、図１（Ｂ）のウエハアライメント系ＡＬＳで検出した場合に検出光に対する反射率が異なる領域であればよい。凹部領域４４Ｘａ，４４Ｙａに金属が埋め込まれている場合には、凹部領域４４Ｘａ，４４Ｙａと、例えば非導電性の凸部領域４４Ｘｂ，４４Ｙｂとは反射率が異なるため、ウエハアライメント系ＡＬＳで容易に検出できる。本実施形態では、デバイス用パターンＤＰ１の形成時にライン状のドメインが形成される指向性自己組織化が適用されが、ウエハマーク４４Ｘ等の形成に際しては以下のようにしてドメイン化を防止している。
以下、本実施形態のパターン形成システムを用いて図２（Ｂ）に示すウエハマーク４４Ｘ等を形成するためのパターン形成方法の一例につき図３のフローチャートを参照して説明する。なお、ウエハマーク４４Ｘ等とともに、デバイス用パターンＤＰ１も形成される。一例として、図４（Ａ）に示すように、ウエハＷの例えばシリコン等の基材５０の表面部をウエハマーク及びデバイス用パターンが形成される第１のデバイス層ＤＬ１とする。
まず、図３のステップ１０２において、薄膜形成装置３００を用いて、ウエハＷのデバイス層ＤＬ１の表面に、液体（例えば水）をはじき易い材料から撥液層５２を形成する。撥液層５２の材料としては、例えばポリスチレン（ＰＳ）を使用する。そして、コータ・デベロッパ２００を用いて、図４（Ａ）に示すように、撥液層５２上に例えばポジ型のレジスト層５４をコーティングする（ステップ１０４）。さらに、Ｘ方向及びＹ方向に最も微細なパターンが露光できるように露光装置１００の照明条件を例えば４極照明に設定し、ウエハＷを露光装置１００にロードする（ステップ１０６）。そして、ウエハＷの各ショット領域ＳＡにレチクルＲのデバイス用パターンの像４５ＤＰを液浸法で露光する。各ショット領域ＳＡに露光する際に同時に、各ショット領域ＳＡに付設されたスクライブライン領域ＳＬに、レチクルＲのウエハマーク用のパターンの像４５ＸＰ等が露光される（ステップ１０８）。露光済みのウエハはアンロードされ、コータ・デベロッパ２００でレジストの現像が行われ、レジストパターン５４Ｐ（図４（Ｂ）参照）が形成される。その後、レジストパターン５４Ｐのスリミング及びレジスト硬化処理が行われる（ステップ１１０）。レジスト層では、デバイス用パターンの像からはＸ方向の線幅が狭い複数のガイドパターン５４Ａ等が形成され、ウエハマーク用のパターンの像からはレジスト膜５４Ａ１中の開口部４５Ｘａ等が形成される。なお、レチクルＲのパターンの像の露光時に、レジストパターンの線幅が細くなるように露光量を大きく調整しておくことも可能であり、この場合には、スリミングを省略可能である。なお、ウエハマーク用のパターンの像の線幅は大きいため、スリミングによる線幅の変化は少ない。
そして、エッチング装置４００にウエハＷを搬送し、レジストパターンをマスクとして撥液層５２のエッチングを行い、レジストを剥離する（ステップ１１２）。これにより、図４（Ｃ）及び図５（Ａ）に示すように、ショット領域ＳＡの撥液層５２にはレジストの複数のガイドパターン５４Ａ等と同じ形状のＹ方向及びＸ方向に伸びるライン状の複数のガイドパターン５２ａ及び５２ｃが形成され、スクライブライン領域ＳＬの撥液層５２には、ウエハマーク用のパターンの像に対応して、残存膜部５２ｂを背景としてＸ方向に配列された複数の開口部４５ＸＡａよりなるＸ軸のマーク部４５ＸＡ、及びＹ方向に配列された複数の開口部４５ＹＡ１ａ等よりなるＹ軸のマーク部４５ＹＡ１，４５ＹＢ１が形成される。さらに、ウエハＷを薄膜形成装置３００に搬送して、例えばスピンコーティングによりウエハＷの表面に、親液性と撥液性との中間の性質を持つ材料から中性層５５を形成する（ステップ１１４）。中性層５５は、撥液層５２中の複数のガイドパターン５２ａ及び５２ｃ間の凹部、並びにマーク部４５ＸＡ，４５ＹＡ１，４５ＹＢ１内の凹部である開口部４５ＸＡａ，４５ＹＡ１ａ内に堆積される。
その後、ウエハＷの中性層５５を覆うように例えばポジ型のレジスト層５３をコーティングしてから、ウエハＷを露光装置１００にロードする（ステップ１１６）。そして、ウエハＷの各ショット領域ＳＡに補助レチクルＲ１のパターンの像Ｒ１Ｐを露光し（図４（Ｃ）参照）、レジスト層５３を現像する（ステップ１１８）。この場合の露光では高い解像度は必要とされないため、他の低解像度の露光装置を使用してもよい。その像Ｒ１Ｐは、図５（Ａ）に示すように、スクライブライン領域ＳＬのマーク部４５ＸＡ，４５ＹＡ１，４５ＹＢ１を含む領域で光量が大きく、他の領域（ショット領域ＳＡ）では光量がほぼ０であるため、マーク部４５ＸＡ，４５ＹＡ１，４５ＹＢ１を含むスクライブライン領域ＳＬ内の領域で、開口となるレジストパターン５３Ａが残される（図４（Ｄ）参照）。さらに、レジストパターン５３Ａをマスクとして中性層５５をエッチングし、レジストを剥離する（ステップ１２０）。これにより、図５（Ｂ）に示すように、マーク部４５ＸＡ，４５ＹＡ１，４５ＹＢ１の開口部４５ＸＡａ，４５ＹＡ１ａから中性層５５が除去され、ショット領域ＳＡのガイドパターン５２ａ及び５２ｃ間の中性層５５は残される。
そして、スクライブライン領域ＳＬのマーク部から中性層５５が除去されたウエハＷをポリマ処理装置５００に搬送し、例えばスピンコーティングによって、ウエハＷ上にブロック共重合体（ＢＣＰ）を含むポリマ層５６を形成（塗布）する（ステップ１２２）。本実施形態では、ブロック共重合体として、一例としてポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）のジブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を使用する。また、ポリマ層５６はブロック共重合体そのものであるが、これに塗布性を高めるための溶媒及び／又は自己組織化を容易にする添加物等が含まれていてもよい。スピンコーティングによって、ポリマ層５６は、ウエハＷの中性層５５のある部分及びこの近傍の部分にのみ形成され、マーク部（開口部４５ＸＡａ，４５ＹＡ１ａ）にはポリマ層５６は形成されない（図４（Ｅ）参照）。
そして、ポリマ層５６が形成されたウエハＷをアニール装置６００に搬送し、ポリマ層５６にアニーリング（例えば熱アニーリング）を施すことによって、ポリマ層５６を指向性自己組織化（ＤＳＡ）によって２種類のドメインに分離する（ステップ１２４）。この場合の指向性自己組織化によって、デバイス用パターンの複数の撥液性のガイドパターン５２ａの上面では、ポリマ層５６は、ガイドパターン５２ａ上で撥液性のドメイン５６Ｂとなり、その間で親液性のドメイン５６Ａと撥液性のドメイン５６Ｂとが周期的に配置されるように相分離する。本実施形態では、親液性のドメイン５６ＡはＰＭＭＡ（ポリメチルメタクリレート）よりなり、撥液性の第２のドメイン５６ＢはＰＳ（ポリスチレン）よりなる。
その後、ウエハＷをエッチング装置４００に搬送し、例えば酸素プラズマエッチングを施して、ウエハＷに形成されたドメイン５６Ａ，５６Ｂのうちの親液性のドメイン５６Ａを選択的に除去する（ステップ１２６）。さらに、残されているドメイン５６Ｂをマスクとして、中性層５５をエッチングしてドメイン５６Ｂを除去し（ステップ１２８）、エッチングされた中性層５５及びマーク部（開口部４５ＸＡａ，４５ＹＡ１ａ）の撥液層５２をマスクとしてウエハＷの第１のデバイス層ＤＬ１のエッチングを行う（ステップ１３０の前半部）。図４（Ｆ）に示すように、デバイス層ＤＬ１の複数のドメイン５６Ａに対応する領域にそれぞれ複数の微細な凹部４１Ｘａが形成され、マーク部に凹部４５ＸＢａが形成され、この凹部４５ＸＢａが図２（Ｂ）のウエハマーク４４Ｘの凹部領域４４Ｘａとなる。同様に、ウエハマーク４４ＹＡ，４４ＹＢの凹部領域４４Ｙａ（不図示）も形成される。そして、ウエハＷを薄膜形成装置３００に搬送し、図４（Ｇ）に示すように、ウエハＷのデバイス層ＤＬ１の凹部４１Ｘａ及び凹部領域４４Ｘａ等に金属（例えば銅）ＭＥを埋め込むことで、図２（Ｂ）のウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢ及びＬ＆Ｓパターン４０Ｘ，４０Ｙが形成される（ステップ１３０の後半部）。
その後、ステップ１３２（次工程）において、ウエハＷのデバイス層ＤＬ１上に第２のデバイス層を形成する場合には、ウエハＷのデバイス層ＤＬ１上に薄膜を形成し、レジストをコーティングし、露光装置１００にウエハＷをロードする。そして、ウエハアライメント系ＡＬＳを用いて、図２（Ａ）のウエハＷの所定の複数のショット領域ＳＡに付設されたウエハマークＷＭ（４４Ｘ，４４ＹＡ，４４ＹＢ）の位置を検出し、この検出結果を用いてウエハＷのアライメントを行う。さらに、ウエハＷの各ショット領域ＳＡにそのデバイス層用のレチクルのパターンの像を露光することで、後処理を行うことで第２のデバイス層のパターンが形成される。
このように本実施形態のパターン形成方法によれば、ブロック共重合体を含むポリマ層５６の指向性自己組織化を用いて、ウエハＷの各ショット領域ＳＡに液浸リソグラフィの解像限界よりも微細な構造を持つＬ＆Ｓパターン４０Ｘ，４０Ｙを形成するとともに、スクライブライン領域ＳＬのマーク形成領域では、中性層５５を除去して、ポリマ層５６が残らないようにしている。このため、マーク形成領域では、指向性自己組織化を用いない場合と同様に、ウエハマークを高精度に形成できる。
本実施形態の効果等は以下の通りである。本実施形態のパターン形成システムによるマーク形成方法は、ショット領域ＳＡ及びスクライブライン領域ＳＬを含むデバイス層ＤＬ１（被加工層）を有するウエハＷのデバイス層ＤＬ１上に、ブロック共重合体を含むポリマ層５６が付着可能な中性層５５（中間層）を形成するステップ１１４と、スクライブライン領域ＳＬのマーク部に形成された中性層５５を除去するステップ１１８，１２０と、スクライブライン領域ＳＬにマーク像４５ＸＰを露光し、マーク像４５ＸＰに基づいて開口部４５ＸＡａ（凹部）を含むマーク部４５ＸＡを形成するステップ１０８〜１１２と、ウエハＷのデバイス層ＤＬ１上にブロック共重合体を含むポリマ層５６を塗布するステップ１２０と、を含んでいる。
このマーク形成方法によれば、ブロック共重合体を含むポリマ層５６の自己組織化を用いて液浸リソグラフィの解像限界よりも微細な周期の回路パターンを形成できる。さらに、デバイス層ＤＬ１のスクライブライン領域ＳＬのウエハマークの形成領域では、中性層５５が除去されてポリマ層５６が形成されないため、従来の形状のウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢを同時に形成できる。従って、このウエハマークを用いてデバイス層ＤＬ１とこの上のデバイス層との位置合わせを高精度に行うことができる。
なお、ウエハマーク４４Ｘ，４４ＹＡ，４４ＹＢの形状は任意であり、例えばＸ軸のウエハマーク４４ＸとＹ軸のウエハマーク４４ＹＡ，４４ＹＢとをウエハＷの異なるデバイス層に形成してもよい。
［第２の実施形態］
第２の実施形態につき図６〜図１０を参照して説明する。本実施形態においても図１（Ａ）のパターン形成システムを使用して、ブロック共重合体（ＢＣＰ）の指向性自己組織化（ＤＳＡ）を用いてウエハのデバイス層にデバイス用パターン及びウエハマークを形成する。本実施形態のウエハ（ウエハＷ１とする）のショット配列は図２（Ａ）のウエハＷと同様であるが、本実施形態では、Ｘ軸のウエハマーク４４Ｘの凹部領域４４Ｘａに微細な線幅の複数のラインパターンを配列した微細な構造が形成される。以下ではウエハマーク４４Ｘに関して説明するが、Ｙ軸のウエハマーク４４ＹＡ，４４ＹＢも同様に形成できる。また、本実施形態のマーク形成方法は、図３のマーク形成方法からステップ１１６〜１２０の動作（ウエハマークが形成される領域から中性層５５を除去する動作）を省略したものである。さらに、本実施形態では、ステップ１０８でレチクルＲのパターンを露光する代わりに、図６（Ａ）のマークパターン４６Ｘが形成されたレチクルＲ２のパターンの像を露光する。レチクルＲ２のデバイス用パターン（不図示）はレチクルＲと同じである。
図６（Ａ）に示すように、レチクルＲ２のスクライブライン領域ＳＬに対応するパターン領域には、ウエハマークの原版であるＸ軸のマークパターン４６Ｘが形成されている。マークパターン４６Ｘは、図２（Ｂ）の凹部領域４４Ｘａに対応する部分透過領域４６Ｘａと、凸部領域４４Ｘｂに対応する遮光領域４６ＸｂとをＸ方向に周期ｐ１／β（βは投影倍率）で配列したものである。部分透過領域４６Ｘａの幅と遮光領域４６Ｘｂの幅とはほぼ同じである。なお、以下では説明の便宜上、レチクルのパターンの投影光学系ＰＬによる像は正立像であるとする。
部分透過領域４６Ｘａには、それぞれ光透過部を背景として、Ｙ方向に細長い遮光膜よりなる複数のラインパターン４８ＸがＸ方向に周期ｐ３／β（図６（Ａ）のＢ部の拡大図である図６（Ｂ）参照）で形成されている。ラインパターン４８Ｘの線幅は対応する周期ｐ３／βの１／２である。本実施形態では、周期ｐ３／βは、露光装置１００の投影光学系ＰＬの物体面側での解像限界（波長１９３ｎｍの液浸リソグラフィでの解像限界）とほぼ同じであるが、これよりわずかに大きい程度でもよい。このため、レチクルＲ２のマークパターン４６Ｘの像は、露光装置１００によってウエハＷ１の撥液層５２上のスクライブライン領域ＳＬの例えばポジ型のレジスト層に高精度に露光される（ステップ１０８）。
図７（Ａ）は、図６（Ａ）のレチクルＲ２のマークパターン４６Ｘの像のレジスト層への露光、現像、及びスリミング後に、ウエハＷ１の撥液層５２上に形成されるレジストパターンよりなるＸ軸のレジストマークＲＰＸを示す。図７（Ａ）において、レジストマークＲＰＸは、図６（Ａ）のレチクルＲ２の部分透過領域４６Ｘａに対応するライン群領域ＲＰＸａと、遮光領域４６Ｘｂに対応する凸領域ＲＰＸｂとをＸ方向に周期ｐ１で配列したものである。また、図７（Ｂ）は、図７（Ａ）の一つのライン群領域ＲＰＸａの拡大図であり、図７（Ｃ）及び図８（Ａ）は、それぞれ図７（Ｂ）に対応する部分の拡大平面図である。
凸領域ＲＰＸｂ（ここではライン群領域ＲＰＸａを囲む領域でもある）には、レジストパターン５４Ａｃが形成されている。そして、ライン群領域ＲＰＸａには、それぞれＸ方向に細長い凸の複数のライン状のパターン（以下、ガイドパターンと呼ぶ。）５４Ａｄが凹部７０Ａを挟んでＸ方向に周期ｐ３で形成されている。ガイドパターン５４Ａｄの線幅は、例えば周期ｐ３（ここでは波長１９３ｎｍの液浸リソグラフィでの周期換算の解像限界）の数分の１〜数１０分の１程度である（図７（Ｂ）参照）。そして、この後のステップ１１２でレジストマークＲＰＸをマスクとしてウエハＷ１の撥液層５２のエッチングを行うことで、撥液層５２のライン群領域ＲＰＸａに対応する部分には、図７（Ｃ）に示すように、レジストパターン５４Ａｃと同じ位置の残存膜部５２ｂを背景として、Ｘ方向に細長い凸の複数のライン状のパターン（以下、ガイドパターンと呼ぶ。）５２ｄが凹部７０Ａを挟んでＸ方向に周期ｐ３で形成される。その後、ステップ１１４で撥液層５２のガイドパターン５２ｄ間の凹部７０Ａに中性層５５が形成される。
本実施形態では、ステップ１１４の次に動作はステップ１２２に移行して、ウエハＷ１の中性層５５が形成された領域上にブロック共重合体を含むポリマ層５６（図８（Ｂ）参照）が形成される。そして、ポリマ層５６のアニーリングによって（ステップ１２４）、図８（Ａ）及び（Ｂ）に示すように、指向性自己組織化（ＤＳＡ）によってポリマ層５６は２種類のドメインに分離する。この場合、ウエハマーク用の複数の撥液性のガイドパターン５２ｄの上方では、ポリマ層５６は、ガイドパターン５２ｄ上で撥液性のドメイン５６Ｂとなり、複数のガイドパターン５２ｄの間で親液性のドメイン５６Ａと撥液性のドメイン５６ＢとがＸ方向に周期的に配置されるように相分離する。本実施形態では、親液性のドメイン５６ＡはＰＭＭＡ（ポリメチルメタクリレート）よりなり、撥液性のドメイン５６ＢはＰＳ（ポリスチレン）よりなる。
その後、例えば酸素プラズマエッチングを施して、ウエハＷに形成されたドメイン５６Ａ，５６Ｂのうちの親液性のドメイン５６Ａを選択的に除去する（ステップ１２６）。さらに、残されているドメイン５６Ｂをマスクとして、中性層５５をエッチングして（ステップ１２８）、エッチングされた中性層５５をマスクとしてウエハＷ１のデバイス層（第１のデバイス層ＤＬ１とする）のエッチングを行う（ステップ１３０の前半部）。図８（Ｃ）に示すように、デバイス層ＤＬ１のスクライブライン領域ＳＬの複数のドメイン５６Ａに対応する領域にそれぞれ複数の微細な凹部ＤＬ１Ｘａが形成され、凹部ＤＬ１Ｘａに金属（例えば銅）を埋め込んでラインパターン５８Ｘを形成することで、図８（Ｄ）の複数のラインパターン５８Ｘを含む凹部領域４４Ｘａと平坦な凸部領域４４Ｘｂとが形成される。ラインパターン５８Ｘの周期ｐ３ａは、図７（Ｂ）の周期ｐ３の例えば数分の１〜数１０分の１程度である。
以上の工程によって、ウエハＷのデバイス層ＤＬ１のスクライブライン領域ＳＬには、図９に示すように、複数の金属のラインパターン５８Ｘをほぼ周期ｐ３ａ（図８（Ｄ）参照）でＸ方向に配列した凹部領域４４Ｘａと、凸部領域４４ＸｂとをＸ方向に周期ｐ１で配列したＸ軸のウエハマーク４４Ｘが形成される。
本実施形態において、露光装置１００が備えているウエハアライメント系ＡＬＳの周期に換算した解像限界（可視域から近赤外の検出光を用いて光学的に検出できる限界）をＲｅ（ｄｅｔ）、１９３ｎｍの液浸リソグラフィでの解像限界の周期換算値をＲｅ（ｅｘｐ）とすると、ウエハマーク４４Ｘの凹部領域４４Ｘａ及び凸部領域４４Ｘｂの周期ｐ１と、解像限界Ｒｅ（ｄｅｔ）と、解像限界Ｒｅ（ｅｘｐ）と、凹部領域４４Ｘａを構成するラインパターン５８Ｘの周期ｐ３ａとの間には以下の関係がある。
ｐ１≧Ｒｅ（ｄｅｔ）＞Ｒｅ（ｅｘｐ）＞ｐ３ａ …（１）
従って、ラインパターン５８Ｘの周期ｐ３ａはウエハアライメント系ＡＬＳの解像限界Ｒｅ（ｄｅｔ）よりも小さいために、ウエハアライメント系ＡＬＳで図９のウエハマーク４４Ｘの像を撮像すると、複数のラインパターン５８Ｘの個別の像は形成されない。しかしながら、領域４４Ｘａ，４４Ｘｂ間では平均的な反射率が異なるため、周期ｐ１のＸ軸のウエハマーク４４Ｘの像を検出できる。このため、ウエハマーク４４Ｘに光学的に検出できない構造が含まれていても、ウエハアライメント系ＡＬＳでウエハマーク４４Ｘの位置を高精度に検出できる。
これに対して、図１０の比較例の凸部領域４４ＸＣｂ及び凹部領域４４ＸＣａが周期ｐ１でＸ方向に配列されたウエハマーク４４ＸＣで示すように、凸部領域４４ＸＣｂに本実施形態と同様にして、ガイドパターンによってブロック共重合体を含むポリマ層に自己組織化を行わせた場合を想定する。この場合、凸部領域４４ＸＣｂには本実施形態と同様に微細な周期で複数のラインパターン５８Ｘが配列される。さらに、凹部領域４４ＸＣａにも、そのポリマ層に比較的弱い指向性自己組織化が作用するため、凹部領域４４ＸＣａには、例えばほぼＹ方向に蛇行するような複数のラインパターン５８ＲがＸ方向に配列される。この結果、凸部領域４４ＸＣｂ及び凹部領域４４ＸＣａで反射率の差が小さくなるため、ウエハアライメント系ＡＬＳでのウエハマーク４４ＸＣの検出が困難になる恐れがある。
上述のように本実施形態のマーク形成方法は、ウエハＷ１のデバイス層ＤＬ１上にマークパターン４６Ｘの像を露光し、マークパターン４６Ｘの像に基づいて凸領域ＲＰＸｂ（凸のライン部）を含むレジストマークＲＰＸ（又はこれに対応する撥液層５２の残存膜部５２ｂ（凸のライン部）を含むマーク）を形成するステップ１０４〜１１２と、ウエハＷ１のレジストマークＲＰＸ（又はこれに対応する撥液層５２のマーク）が形成された領域の凸領域ＲＰＸｂ（又は残存膜部５２ｂ）以外の部分にブロック共重合体を含むポリマ層５６を塗布するステップ１２２と、ポリマ層５６に自己組織化領域（ドメイン５６Ａ，５６Ｂ）を形成させるステップ１２４と、その自己組織化領域の一部（ドメイン５６Ａ）を選択的に除去するステップ１２６と、その除去後の自己組織化領域を用いてウエハＷ１のデバイス層ＤＬ１を加工するステップ１２８，１３０と、を含んでいる。
本実施形態によれば、ブロック共重合体の自己組織化を用いて回路パターンを形成する際に、同時にウエハマークを形成できるとともに、ブロック共重合体の自己組織化はウエハマークの凸領域以外の部分で行われるため、形成されたウエハマークを光学的に高精度に検出できる。
なお、本実施形態では、以下のような変形が可能である。
本実施形態では、図７（Ａ）のレジストパターンのライン群領域ＲＰＸａにはマークの周期方向と同じ方向（Ｘ方向）に周期的にガイドパターン５４Ａｄを形成している。しかしながら、使用するデバイス層のデバイス用パターンの構造に応じて露光装置１００の照明条件が変化するため、その照明条件によっては、ライン群領域ＲＰＸａには周期方向に直交する方向に周期的にＸ方向に伸びたガイドパターンを形成してもよい。さらに、ガイドパターンを省略することも可能である。
また、図１１（Ａ）の第１変形例のウエハＷ２に形成されたレジストマークＲＰＸＡ，ＲＰＹＡ，ＲＰＹＢで示すように、Ｘ軸のレジストマークＲＰＸＡの枠部材５４Ｂ１で囲まれたライン群領域ＲＰＸａ（凹領域）にＸ方向に配列されるガイドパターン５４Ｂの周期ｐ３と、Ｙ軸のレジストマークＲＰＸＡ，ＲＰＹＢの枠部材５４Ｃ１で囲まれたライン群領域ＲＰＹａ（凹領域）にＹ方向に配列されるガイドパターン５４Ｃの周期ｐ４とを互いに異なる値としてもよい。この場合、ライン群領域ＲＰＸａ，ＲＰＹａ間の凸領域ＲＰＸｂ，ＲＰＹｂは平坦なレジスト部である。この第１変形例は、対応するデバイス層に形成されるデバイス用パターンのＸ方向の微細度がＹ方向に比べてより微細である場合に、Ｙ軸のガイドパターン５４Ｃを高精度に形成するために使用されてもよい。この後のブロック共重合体の自己組織化の動作は上記の実施形態と同様である。
また、対応するデバイス層のデバイス用パターンがブロック共重合体の自己組織化によって形成される多数の微小なホール（又はビア等）を有する場合には、ライン群領域ＲＰＸａ，ＲＰＹａ（凹領域）には、図１１（Ｃ）にその一部を示すように、矩形のグリッド状のガイドパターン５４Ｅを形成してもよい。この場合、ガイドパターン５４Ｅ内の凹部７０Ｅにブロック共重合体の自己組織化によって、例えば撥液性のドメイン６２Ｂで囲まれた微小な円柱状の親液性のドメイン６２Ａを周期ｐ３よりも小さい周期ｐ５ａ等で形成する。そして、ドメイン６２Ａを選択的に除去して、撥液層５２及びデバイス層をエッチングして、円形の凹部に金属等を埋め込むことによって、凹領域に多数の微小なホールパターンが形成されたウエハマークが形成できる。このウエハマークもウエハアライメント系ＡＬＳで検出できる。
次に、図１２（Ａ）の第２変形例のウエハＷ３で示すように、ウエハＷ３の第１のデバイス層ＤＬ１の最も微細なデバイス用パターンが図２（Ｂ）のＸ軸のＬ＆Ｓパターン４０Ｘで、第１のデバイス層ＤＬ１と異なる（例えばこの上の絶縁層６０Ａの上の）第２のデバイス層ＤＬ２の最も微細なデバイス用パターンが図２（Ｂ）のＹ軸のＬ＆Ｓパターン４０Ｙである場合を想定する。さらに、第１のデバイス層ＤＬ１のパターンの露光時にはＸ方向の解像度を高めるために、Ｘ方向に離れた２極照明が使用され、第２のデバイス層ＤＬ２のパターンの露光時にはＹ方向の解像度を高めるために、Ｙ方向に離れた２極照明が使用されるものとする。
この場合、レジストパターンの段階では、第１のデバイス層ＤＬ１のスクライブライン領域（マーク形成領域）には、図１２（Ｂ）に示すように、Ｙ方向に細長いガイドパターン５４ＢをＸ方向に周期的に配列した構成のライン群領域ＲＰＸａ（凹領域）を凸領域ＲＰＸｂを隔ててＸ方向に複数個配列したレジストマークＲＰＸが形成される。ガイドパターン５４Ｂのもとになるレチクルのパターンの像はＸ方向の２極照明で高精度に露光される。この後は上記の実施形態と同様にブロック共重合体を含むポリマ層の指向性自己組織化を用いて、ライン群領域ＲＰＸａに対応する部分に例えばＸ方向に配列された複数のラインパターンが形成されて、ウエハマーク４４Ｘが形成される。
一方、レジストパターンの段階で、第２のデバイス層ＤＬ２のスクライブライン領域には、図１２（Ｃ）に示すように、Ｘ方向に細長いガイドパターン５４ＣをＹ方向に周期的に配列した構成のライン群領域ＲＰＹａを凸領域ＲＰＹｂを隔ててＹ方向に複数個配列したレジストマークＲＰＹＡ，ＲＰＹＢが形成される。ガイドパターン５４Ｃのもとになるレチクルのパターンの像はＹ方向の２極照明で高精度に露光される。この後は上記の実施形態と同様にブロック共重合体を含むポリマ層の指向性自己組織化を用いて、ライン群領域ＲＰＹａに対応する部分に例えばＹ方向に配列された複数のラインパターンが形成されて、ウエハマーク４４ＹＡ，４４ＹＢが形成される。その後、ウエハＷ３のアライメント時には、ウエハアライメント系ＡＬＳによってデバイス層ＤＬ１のＸ軸のウエハマークとデバイス層ＤＬ２のＹ軸のウエハマークとを検出することで、ウエハＷ３のＸ方向及びＹ方向のアライメントを行うことができる。
次に、上記の各実施形態のパターン形成方法を用いてＳＲＡＭ等の半導体デバイス（電子デバイス）を製造する場合、半導体デバイスは、図１３に示すように、半導体デバイスの機能・性能設計を行うステップ２２１、この設計ステップに基づいたマスク（レチクル）を製作するステップ２２２、半導体デバイス用の基板（又はウエハの基材）を製造するステップ２２３、基板処理ステップ２２４、デバイス組み立てステップ（ダイシング工程、ボンディング工程、パッケージ工程などの加工プロセスを含む）２２５、及び検査ステップ２２６等を経て製造される。また、その基板処理ステップ２２４は、上記の実施形態のパターン形成方法を含み、そのパターン形成方法は、露光装置でレチクルのパターンを基板に露光する工程、露光した基板を現像する工程、並びに現像した基板の加熱（キュア）及びエッチングを行う工程などを含んでいる。
言い換えると、このデバイス製造方法は、基板処理ステップ２２４を含み、この基板処理ステップ２２４は、上記の各実施形態のうちのいずれかのパターン形成方法を用いて基板上にデバイス用パターン及びウエハマークを形成する工程を含んでいる。
このデバイスの製造方法によれば、露光装置の解像限界よりも微細な回路パターンを含む半導体デバイスを、露光装置を用いて高い重ね合わせ精度で高精度に製造できる。
なお、上記の実施形態で製造対象のデバイスは、ＳＲＡＭ以外のＤＲＡＭ、ＣＰＵ、ＤＳＰ等の任意の半導体デバイスが可能である。さらに、半導体デバイス以外の撮像素子、ＭＥＭＳ(Microelectromechanical Systems)等の電子デバイス（マイクロデバイス）を製造する際にも上記の実施形態のパターン形成方法が適用可能である。
また、上記の実施形態において、露光装置としては、液浸型でないドライ型の露光装置を使用してもよい。また、紫外光を露光光とする露光装置以外に、露光光として波長が数ｎｍ〜数１０ｎｍ程度のＥＵＶ光（Extreme Ultraviolet Light）を用いるＥＵＶ露光装置、又は電子ビームを露光光とする電子ビーム露光装置等を用いてもよい。
また、上記の実施形態では、ブロック共重合体として、（ＰＳ−ｂ−ＰＭＭＡ）よりなるジブロック共重合体が使用されている。その他にブロック共重合体として使用可能なものとしては、例えば、ポリ（スチレン−ｂ−ビニルピリジン）、ポリ（スチレン−ｂ−ブタジエン）、ポリ（スチレン−ｂ−イソプレン）、ポリ（スチレン−ｂ−メチルメタクリレート）、ポリ（スチレン−ｂ−アルケニル芳香族）、ポリ（イソプレン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−（エチレン−プロピレン））、ポリ（エチレンオキシド−ｂ−カプロラクトン）、ポリ（ブタジエン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−ｔ−ブチル（メタ）アクリレート）、ポリ（メチルメタクリレート−ｂ−ｔ−ブチルメタクリレート）、ポリ（エチレンオキシド−ｂ−プロピレンオキシド）、ポリ（スチレン−ｂ−テトラヒドロフラン）、ポリ（スチレン−ｂ−イソプレン−ｂ−エチレンオキシド）、ポリ（スチレン−ｂ−ジメチルシロキサン）、若しくはポリ（メチルメタクリレート−ｂ−ジメチルシロキサン）、又はこれらのブロック共重合体の少なくとも１つを含む組合せなどのジブロック又はトリブロックの共重合体等がある。さらに、ブロック共重合体として、ランダム共重合体も使用可能である。
ブロック共重合体は、さらなる処理を行うことができる全体的な分子量及び多分散性を有することが望ましい。
また、ブロック共重合体を含むポリマ層の塗布は、このポリマ層を溶媒に溶かした液体を塗布した後で例えば溶媒を揮発させる溶媒キャスティング法で行うことも可能である。この場合に使用できる溶媒は、ブロック共重合体の成分、及び仮に使用する場合には種々の添加物の溶解度条件により変化する。これらの成分及び添加物に対する例示的なキャスティング溶媒には、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、エトキシエチルプロピオナート、アニソール、乳酸エチル、２−ヘプタノン、シクロヘキサノン、酢酸アミル、γ−ブチロラクトン（ＧＢＬ）、トルエンなどが含まれる。
また、ブロック共重合体を含むポリマ層に添加可能な添加物は、付加的なポリマ（ホモポリマ、星型ポリマ及び共重合体、超分岐ポリマ、ブロック共重合体、グラフト共重合体、超分岐共重合体、ランダム共重合体、架橋ポリマ、並びに無機含有ポリマを含む）、小分子、ナノ粒子、金属化合物、無機含有分子、界面活性剤、光酸発生剤、熱酸発生剤、塩基消光剤、硬化剤、架橋剤、鎖延長剤、及び前述物の少なくとも１つを含む組合せからなる群から選択することができる。ここで、1つ又は複数の添加物は、ブロック共重合体と共に会合(associate)して、1つ又は複数の自己組織化ドメインの部分を形成する。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得る。
Ｒ１，Ｒ２…レチクル、Ｗ…ウエハ（基板）、ＡＬＳ…ウエハアライメント系、ＳＬ…スクライブライン領域、ＳＡ…ショット領域、ＲＰＸ…レジストマーク、ＤＬ１…デバイス層、４４Ｘ，４４ＹＡ，４４ＹＢ…ウエハマーク、４４Ｘａ，４４ＹＡ…凹部領域、４４Ｘｂ，４４Ｙｂ…凸部領域、４６Ｘ，４６ＹＢ…マークパターン、５０…基材、５２…撥液層、５４…レジスト層、５４Ｂ，５４Ｃ…ガイドパターン、５５…中性層、５６…ＢＣＰを含むポリマ層、５６Ａ…親液性のドメイン、５６Ｂ…撥液性のドメイン、１００…露光装置

Claims (8)

  1. 基板上にブロック共重合体を含むポリマ層が付着可能な中間層を形成することと、
    前記形成された中間層の一部を除去することと、
    前記中間層が除去された領域に位置決め用のマークを形成することと、
    前記中間層上に前記ブロック共重合体を含むポリマ層を塗布してデバイスパターンを形成することと、
    を含み、
    前記中間層を介さずに前記位置決め用のマークが前記基板上に形成されるとともに、前記中間層を介して前記ポリマ層が前記基板上に形成されることを特徴とするマーク形成方法。
  2. 前記ポリマ層に自己組織化領域を形成させることと、
    前記自己組織化領域の一部を選択的に除去することと、
    前記自己組織化領域の選択的に除去された部分を介して前記基板の被加工層のデバイスパターン形成領域を加工することと、
    を含むことを特徴とする請求項１に記載のマーク形成方法。
  3. 前記中間層のうち、デバイスパターン形成領域にある部分の一部を除去することを含むことを特徴とする請求項１又は２に記載のマーク形成方法。
  4. 基板のマーク形成層上に第１マーク像を露光し、前記第１マーク像に基づいて凸のライン部を含む第２マークを形成することと、
    前記基板の前記第２マークが形成された領域の前記凸のライン部以外の部分にブロック共重合体を含むポリマ層を塗布することと、
    前記ポリマ層に自己組織化領域を形成させることと、
    前記自己組織化領域の一部を選択的に除去することと、
    前記除去後の前記自己組織化領域を用いて前記基板の前記マーク形成層を加工することと、
    を含むことを特徴とするマーク形成方法。
  5. 前記第２マークは、前記凸のライン部以外の部分に第１方向に周期的に形成された凸のライン状の複数のガイドパターンを含み、
    前記ポリマ層を塗布するときに、前記複数のガイドパターン間の複数の凹部に前記ポリマ層を塗布し、
    前記ポリマ層に自己組織化領域を形成させるときに、前記複数の凹部の前記ポリマ層に前記第１方向に周期性を持つ自己組織化領域を形成することを特徴とする請求項４に記載のマーク形成方法。
  6. 前記第２マークは、第１方向に周期的に配列された複数の凸の第１ライン部と、前記第１方向に直交する第２方向に周期的に配列された複数の凸の第２ライン部と、前記複数の凸の第１ライン部間に前記第１方向に周期的に形成された凸のライン状の複数の第１ガイドパターンと、前記複数の凸の第２ライン部間に前記第２方向に周期的に形成された凸のライン状の複数の第２ガイドパターンとを含むことを特徴とする請求項５に記載のマーク形成方法。
  7. 前記複数の第１ガイドパターンの周期と前記複数の第２ガイドパターンの周期とが異なることを特徴とする請求項６に記載のマーク形成方法。
  8. 請求項１〜７のいずれか一項に記載のマーク形成方法を用いて基板に層間の位置合わせ用のマークを形成することと、
    前記位置合わせ用のマークを用いて位置合わせを行って、前記基板を露光することと、
    前記露光された基板を処理することと、を含むデバイス製造方法。
JP2014524819A 2012-07-10 2013-07-09 マーク形成方法及びデバイス製造方法 Active JP6112314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012154372 2012-07-10
JP2012154372 2012-07-10
PCT/JP2013/068751 WO2014010592A1 (ja) 2012-07-10 2013-07-09 マーク形成方法及びデバイス製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017035847A Division JP6308447B2 (ja) 2012-07-10 2017-02-28 デバイス製造方法

Publications (2)

Publication Number Publication Date
JPWO2014010592A1 JPWO2014010592A1 (ja) 2016-06-23
JP6112314B2 true JP6112314B2 (ja) 2017-04-12

Family

ID=49916044

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014524819A Active JP6112314B2 (ja) 2012-07-10 2013-07-09 マーク形成方法及びデバイス製造方法
JP2017035847A Active JP6308447B2 (ja) 2012-07-10 2017-02-28 デバイス製造方法
JP2018043781A Active JP6525178B2 (ja) 2012-07-10 2018-03-12 デバイス製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017035847A Active JP6308447B2 (ja) 2012-07-10 2017-02-28 デバイス製造方法
JP2018043781A Active JP6525178B2 (ja) 2012-07-10 2018-03-12 デバイス製造方法

Country Status (5)

Country Link
US (3) US9568826B2 (ja)
JP (3) JP6112314B2 (ja)
KR (1) KR102156005B1 (ja)
CN (2) CN104620352B (ja)
WO (1) WO2014010592A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法
TWI672788B (zh) * 2013-03-27 2019-09-21 日商尼康股份有限公司 標記形成方法、標記檢測方法、及元件製造方法
US10156797B2 (en) * 2014-02-17 2018-12-18 Asml Netherlands, B.V. Method of determining edge placement error, inspection apparatus, patterning device, substrate and device manufacturing method
US10317254B2 (en) * 2014-03-27 2019-06-11 Ams Sensors Singapore Pte. Ltd. Optical encoder system
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
JP6953999B2 (ja) * 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP2020041859A (ja) * 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
CN113625527B (zh) * 2021-07-19 2023-11-07 华虹半导体(无锡)有限公司 翘曲晶圆对位标记设置方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
TW546699B (en) * 2000-02-25 2003-08-11 Nikon Corp Exposure apparatus and exposure method capable of controlling illumination distribution
KR100878281B1 (ko) * 2001-03-14 2009-01-12 유니버시티 오브 매사츄세츠 나노 제조
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
JP3967730B2 (ja) * 2004-03-30 2007-08-29 株式会社東芝 空孔の形成方法および磁気抵抗効果素子の製造方法
KR101512884B1 (ko) 2004-06-09 2015-04-16 가부시키가이샤 니콘 노광 장치 및 디바이스 제조 방법
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
US7384852B2 (en) * 2006-10-25 2008-06-10 International Business Machines Corporation Sub-lithographic gate length transistor using self-assembling polymers
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
KR20090083091A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8215074B2 (en) * 2008-02-05 2012-07-10 International Business Machines Corporation Pattern formation employing self-assembled material
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8475669B2 (en) * 2008-12-30 2013-07-02 HGST Netherlands B.V. System, method and apparatus for master pattern generation, including servo patterns, for ultra-high density discrete track media using e-beam and self-assembly of block copolymer microdomains
CN101789391B (zh) * 2009-01-23 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
NL2004531A (nl) * 2009-05-29 2010-11-30 Asml Netherlands Bv Apparatus and method for providing resist alignment marks in a double patterning lithographic process.
JP4823346B2 (ja) * 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
CN102933628A (zh) 2010-06-04 2013-02-13 Asml荷兰有限公司 可自组装的聚合物和用于平版印刷术的方法
US8216943B2 (en) * 2010-06-29 2012-07-10 Micron Technology, Inc. Epitaxial growth method
JP2012099729A (ja) * 2010-11-04 2012-05-24 Toshiba Corp テンプレート、テンプレートの形成方法及び半導体装置の製造方法
JP5112500B2 (ja) * 2010-11-18 2013-01-09 株式会社東芝 パターン形成方法
US9684234B2 (en) * 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
JP5284423B2 (ja) * 2011-06-29 2013-09-11 株式会社東芝 テンプレートおよびパターン形成方法
KR20130034778A (ko) * 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
JP2013187387A (ja) * 2012-03-08 2013-09-19 Toshiba Corp パターン形成方法
NL2010402A (en) * 2012-03-28 2013-10-01 Asml Netherlands Bv Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography.
US9086621B2 (en) * 2012-04-20 2015-07-21 Asml Netherlands B.V. Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP6239813B2 (ja) * 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5813607B2 (ja) * 2012-09-27 2015-11-17 株式会社東芝 パターン形成方法及びリソグラフィ原版の製造方法
US9064821B2 (en) * 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
US9230820B2 (en) * 2013-10-30 2016-01-05 HGST Netherlands B.V. Method for directed self-assembly (DSA) of a block copolymer (BCP) using a blend of a BCP with functional homopolymers
US20150303055A1 (en) * 2014-04-16 2015-10-22 GlobalFoundries, Inc. Methods for fabricating integrated circuits including surface treating for directed self-assembly

Also Published As

Publication number Publication date
CN107219721A (zh) 2017-09-29
JP2017122924A (ja) 2017-07-13
US20180102324A1 (en) 2018-04-12
JP6525178B2 (ja) 2019-06-05
KR102156005B1 (ko) 2020-09-15
JPWO2014010592A1 (ja) 2016-06-23
JP2018107474A (ja) 2018-07-05
US10338472B2 (en) 2019-07-02
CN104620352A (zh) 2015-05-13
US20150234279A1 (en) 2015-08-20
CN107219721B (zh) 2020-08-21
CN104620352B (zh) 2017-05-10
KR20150036425A (ko) 2015-04-07
US9568826B2 (en) 2017-02-14
JP6308447B2 (ja) 2018-04-11
US9911701B2 (en) 2018-03-06
WO2014010592A1 (ja) 2014-01-16
US20170110410A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
JP6308447B2 (ja) デバイス製造方法
JP6551704B2 (ja) デバイス製造方法
JP6687910B2 (ja) デバイス製造方法、並びに露光方法及び装置
JP2014192400A (ja) マーク形成方法、マーク検出方法、及びデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170228

R150 Certificate of patent or registration of utility model

Ref document number: 6112314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250