JP6953999B2 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP6953999B2
JP6953999B2 JP2017207428A JP2017207428A JP6953999B2 JP 6953999 B2 JP6953999 B2 JP 6953999B2 JP 2017207428 A JP2017207428 A JP 2017207428A JP 2017207428 A JP2017207428 A JP 2017207428A JP 6953999 B2 JP6953999 B2 JP 6953999B2
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
protective material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017207428A
Other languages
English (en)
Other versions
JP2019080000A (ja
Inventor
山口　達也
達也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017207428A priority Critical patent/JP6953999B2/ja
Priority to KR1020180122479A priority patent/KR102548634B1/ko
Priority to US16/165,176 priority patent/US10840084B2/en
Priority to TW107137101A priority patent/TWI754108B/zh
Priority to CN201811248985.4A priority patent/CN109713123B/zh
Publication of JP2019080000A publication Critical patent/JP2019080000A/ja
Application granted granted Critical
Publication of JP6953999B2 publication Critical patent/JP6953999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置を製造するために基板に尿素結合を有する重合体を形成して処理を行う技術に関する。
半導体装置の製造工程においては例えば半導体ウエハ（以下、ウエハと記載する）などの基板に対して各種の膜が成膜される。その膜の中には、エッチングなどの処理が行われる前に下層側に形成される膜を保護するために当該膜の上側に形成され、当該処理が行われた後に除去される犠牲膜が有る。この犠牲膜は例えばレジストなどの有機膜により構成され、例えば酸素を用いたプラズマ処理や比較的高い温度での酸化燃焼されることで除去されている。
また、層間絶縁膜として用いられている多孔質の低誘電率膜に対して配線の埋め込みを行うためにエッチングやアッシングなどのプラズマ処理を行うと低誘電率膜がダメージを受けるので、このダメージを抑制するために、孔部へ低誘電率膜とは異なる材料を埋め込み、プラズマ処理後、不要になったときに当該材料（埋め込み材料）を除去することが検討されている。具体的に特許文献１では重合体であるＰＭＭＡ（アクリル樹脂）を埋め込み、低誘電率膜に対してエッチングなどの処理を行った後に除去することが記載されている。
米国特許第９，４１４、４４５（第２欄第２３行〜２９行、第１３欄第５１行〜５３行、クレーム３）
上記のように有機膜である犠牲膜は酸化反応により除去されるが、この除去処理によって導電路を構成する金属の表面が酸化され、半導体装置の品質に影響を与えてしまうおそれが有る。犠牲膜の除去工程の後に還元工程を行うことでこの問題を解決できるが、そのように還元工程を行うことは手間であるし、工程が多くなることで半導体装置の生産性の向上を図りにくくなってしまう。また、上記の特許文献１の埋め込み材料を除去するにあたっては、基板を加熱し、溶剤を供給し、更にマイクロ波を供給してＰＭＭＡを除去するとされており、多くの工程を要することになるし、ＰＭＭＡを除去するためには、プラズマにより２０分程度もの長い時間をかける必要があり、また４００℃以上の温度まで基板を加熱しなければならないことから、基板に既に形成されている素子部分に悪影響を与える懸念が大きい。また、上記のような犠牲膜や埋め込み材料については、半導体装置の品質の低下を招かないようにするために、除去処理によって残渣として基板上に残らずに、確実に除去されることが求められる。
本発明はこのような事情の下になされたものであり、その目的は、半導体装置製造の製造工程において、基板に対して行う処理から被保護層を保護するための保護材を当該基板に形成し、処理後に当該保護材を除去するにあたり、半導体装置の品質の低下を防ぐことができる技術を提供することである。
本発明の半導体装置の製造方法は、半導体装置製造用の基板の表面に重合用の原料を供給し、当該基板に設けられる保護すべき被保護層を当該基板に行われる処理に対して保護するための、尿素結合を有する重合体により構成される保護材を形成する工程と、
次いで、前記保護材が形成された前記基板に対して前記処理を行う工程と、
続いて、酸素濃度が５０ｐｐｍ以下の雰囲気である低酸素雰囲気において前記基板を加熱して前記重合体を解重合して前記保護材を除去する工程と、
を含むことを特徴とする。
本発明の基板処理装置は、保護すべき被保護層と、基板に行われる処理に対して前記被保護層を保護するための尿素結合を有する重合体により構成される保護材とが形成された半導体装置製造用の基板を格納する処理容器と、
前記処理容器内に酸素濃度が５０ｐｐｍ以下の雰囲気である低酸素雰囲気を形成する低酸素雰囲気形成部と、
前記低酸素雰囲気にて前記処理容器内の基板を加熱し、前記重合体を解重合して前記保護材を除去する加熱部と、
を備えたことを特徴とする。
本発明によれば、被保護層を保護するために、尿素結合を有する重合体により構成される保護材が形成された基板について低酸素雰囲気で加熱し、重合体を解重合して保護材を除去する。このように低酸素雰囲気で加熱することで重合体及び解重合によって生じる化合物が酸化することが抑制され、基板における残渣となることを抑制し、半導体装置の品質の低下を抑制することができる。
本発明の実施形態にかかる半導体装置の製造工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造工程の一部を示す説明図である。 尿素結合を有する重合体を共重合による反応により生成する様子を示す説明図である。 イソシアネートとアミンとを各々基板に供給して尿素結合を有する重合体を生成するための装置を示す断面図である。 イソシアネートとアミンとを各々蒸気で反応させて尿素結合を有する重合体を生成するための装置を示す断面図である。 前記製造工程においてエッチングとポリ尿素の解重合とを行うエッチング装置の縦断側面図である。 前記製造工程においてポリ尿素の解重合を行う縦型熱処理装置の縦断側面図である。 尿素結合を有する重合体がオリゴマーとなる反応を示す説明図である。 二級アミンを用いて尿素結合を有する重合体を生成する様子を示す説明図である。 イソシアネート及びアミンを構成する原子団の構成を示す説明図である。 本発明の実施形態にかかる半導体装置の製造工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造工程の一部を示す説明図である。 評価試験の結果示すグラフ図である。 評価試験の結果示すグラフ図である。
本発明を半導体装置であるメモリ素子の形成工程に適用した実施形態について説明する。先にこの実施形態の概略を説明すると、この実施形態においては半導体製造用の基板であるウエハＷに、メモリ素子の導電路となる金属を埋め込むためのコンタクトホールを形成する。このコンタクトホールの形成までに、尿素結合を含む重合体であるポリ尿素からなる保護膜を形成しておくことにより、保護膜の下層に形成された電極膜が、当該コンタクトホールを形成する際に起こり得るオーバーエッチングによってダメージを受けることを防ぐ。この保護膜については犠牲膜であり、コンタクトホールの形成後は上記の金属の埋め込み前に、解重合により除去される。
この実施形態の一連のプロセスについて、ウエハＷの縦断側面図である図１〜図３を参照して説明する。図１（ａ）〜（ｄ）は、絶縁膜１１で囲まれた下層側の回路の電極１２の上に、メモリ素子を形成するためのメモリ素子膜１３が形成され、更にメモリ素子膜１３の上に積層されるようにメモリ素子の導電路をなす電極膜１４が形成され、被保護層である電極膜１４の上に積層されるように、保護材である上記の保護膜（ポリ尿素膜）１５が順次形成される様子を示している。メモリ素子としては、例えばＲｅＲＡＭ、ＰｃＲＡＭ、ＭＲＡＭなどが挙げられ、メモリ素子膜１３は例えばＲｅＲＡＭ（抵抗変化型メモリ）に用いられる金属酸化膜が挙げられる。
上記の電極膜１４は、例えばチタンナイトライド（ＴｉＮ）膜及びタングステン膜（Ｗ）を下からこの順に積層した積層膜からなる。また、上記のポリ尿素からなる保護膜（ポリ尿素膜）１５は、例えば図４に示すように、イソシアネートとアミンとを用いて共重合により生成される。なお、図中のＲは例えばアルキル基（直鎖状アルキル基または環状アルキル基）またはアリール基であり、ｎは２以上の整数である。保護膜１５の膜厚は例えば２０ｎｍ〜５０ｎｍに設定される。
次に保護膜１５の上に、マスク膜（ハードマスク）１６を成膜する（図２（ｅ））。マスク膜１６としては、例えばボロン（Ｂ）含有シリコン膜を挙げることができる。ボロン（Ｂ）含有シリコン膜は、例えばシラン系のガスとドープ用のガスであるＢ２Ｈ６ガスとを用いて成膜される。しかる後、マスク膜１６の上にレジストパターンを形成してマスク膜１６にパターンを形成し、マスク膜１６をハードマスクとして、保護膜１５、電極膜１４、メモリ素子膜１３をエッチングし、前記パターンを転写する（図２（ｆ））。
次にマスク膜１６、メモリ素子膜１３、電極膜１４及び保護膜１５からなる積層体の上面及び側面を覆うように例えばポリイミド膜からなる封止膜１７を成膜する（図２（ｇ））。この封止膜１７は、保護膜１５の耐熱性を高めるために設けられている。つまり封止膜１７が形成されない場合において保護膜１５が解重合する温度よりも高い温度で加熱されたときに解重合を抑えるためである。従って封止膜１７は、ポリ尿素（重合体）が解重合する温度よりも低い温度例えば２５０℃以下で成膜される。
更にメモリ素子膜１３、電極膜１４及び保護膜１５からなる積層体の周囲に、素子同士を電気的に分離するための素子分離膜として絶縁膜である例えばシリコン酸化膜１８を成膜し、シリコン酸化膜１８の中に前記積層体が埋没した状態を形成する（図２（ｈ））。シリコン酸化膜１８は、例えば真空雰囲気にて３００℃のプロセス温度でＣＶＤにより成膜される。シリコン酸化膜１８の成膜工程は、保護膜１５が解重合する温度以上の高い温度でウエハＷに対して行われる処理に相当する。
次いで、シリコン酸化膜１８の上に、例えば上記の積層体に対応する位置が開口したマスクを形成し、エッチングガスによりエッチングして、保護膜１５が露出するようにコンタクトホール１９を形成し、マスクについては除去される（図３（ｉ））。なお、このコンタクトホール形成用のマスクについての図示は省略している。以上において、このレジストパターンの除去までに行われる各プロセスは、ポリ尿素が解重合する温度よりも低い温度で実施される。そして、このようにコンタクトホール１９を形成した後は、低酸素雰囲気でポリ尿素の解重合が起きるようにウエハＷを加熱し、保護膜１５を除去する（図３（ｊ））。
上記の低酸素雰囲気とは、例えば酸素濃度が２００ｐｐｍ以下、好ましくは５０ｐｐｍ以下の雰囲気である。そのような酸素濃度の雰囲気を形成するために、ウエハＷが収納される処理容器内を排気して例えば１０ｍＴｏｒｒ（１．３３Ｐａ）以下の真空雰囲気としてもよいし、例えば不活性ガスを処理容器内に供給して、処理容器内を常圧の不活性ガス雰囲気としてもよい。このように低酸素雰囲気で加熱されることで、ポリ尿素及びポリ尿素の解重合により生じるモノマーである上記のイソシアネート及びアミンは、解重合が起きる温度に加熱されても酸化されることが抑制される。結果として、ポリ尿素、イソシアネート及びアミンの各酸化物が残渣として電極膜１４上に付着して残ることが抑制され、解重合で生じたイソシアネート及びアミンは、気化することによってウエハＷから除去される。このように解重合により保護膜１５を除去した後は、コンタクトホール１９内に導電路となる金属例えば銅を埋め込み、ＣＭＰにより余分な金属を除去して導電路２１を形成する。こうしてメモリ素子を製造する（図３（ｋ））。
上記のポリ尿素である保護膜１５を解重合により除去するときのウエハＷの加熱温度について説明すると、ポリ尿素は、３００℃以上、例えば３５０℃に加熱すると既述のように解重合してアミン及びイソシアネートを生じて蒸発する。ただし、ウエハＷ上に既に形成されている素子部分、特に銅により構成される導電路に悪影響を与えないようにするためには、当該ウエハＷについて、４００℃未満例えば３９０℃以下、より具体的には例えば３００〜３５０℃で加熱して、解重合させることが好ましい。ポリ尿素の解重合を行う時間、例えば３００℃〜４００℃で加熱する時間は、素子への熱的ダメージを抑えるという観点から、例えば５分以下が好ましい。
このように本実施形態によれば、ポリ尿素を電極膜１４上に形成して、電極膜１４をコンタクトホール１９の形成時に起こり得るオーバーエッチングから保護するための保護膜１５とし、コンタクトホール１９を形成して保護膜１５が不要になった後は、低酸素雰囲気でポリ尿素の解重合を行うことで保護膜１５を除去する。この保護膜１５の除去は、既述のようにウエハＷに既に形成されている素子に影響を与えないような温度で行う必要があるが、上記のように保護膜１５を解重合するにあたり、ポリ尿素、イソシアネート及びアミンの各酸化物の生成が抑制される。従って、解重合を行う際の温度を比較的低くしても、保護膜１５の下層の電極膜１４上には、上記の各酸化物である残渣を残さずに保護膜１５を除去することができる。従って、ウエハＷから製造されるメモリ素子はこの残渣によって電極膜１４の抵抗が上昇することが抑制される。その結果として半導体装置の歩留りを上昇させることができる。さらに、このように残渣が残らないことに加えて、低酸素雰囲気で保護膜１５の除去を行うため、この除去処理によって電極膜１４が酸化することが抑制される。従って、この点からも電極膜１４の抵抗が上昇することが抑制される。また、この保護膜１５の除去処理については加熱により行われ、プラズマの形成が不要であるため、簡易に行うことができる利点が有る。
上記のメモリ素子を製造するプロセスにおいて、図１（ｄ）にて示した保護膜１５の形成を行うための装置の一例について、図５を参照して説明する。図５は、保護膜１５をスピンコートにより成膜する塗布装置３の縦断側面図である。図５中、３１は、ウエハＷを吸着保持して回転機構３０により回転するバキュームチャック、３２は、カップモジュール、３３は、下方に伸びる外周壁及び内周壁が筒状に形成されたガイド部材である。３４は、全周に亘って排気、排液を行うことができるように外カップ３５と前記外周壁との間に形成された排出空間であり、排出空間３３の下方側は気液分離できる構造になっている。
３８ａは、薬液である例えば（１，３−ビス(イソシアネートメチル)シクロヘキサン）Ｈ６ＸＤＩの供給源、３８ｂは、薬液である例えば１，３−ビス(アミノメチル)シクロヘキサン（Ｈ６ＸＤＡ）の供給源である。これらＨ６ＸＤＩ、Ｈ６ＸＤＡは、ポリ尿素を形成するための重合用の原料モノマーである。この塗布装置３は、これらのＨ６ＸＤＩの薬液及びＨ６ＸＤＡの薬液がノズル３８の直前で合流して混合液をなし、当該混合液がウエハＷの中心部に供給されるように構成されている。ウエハＷが回転することにより混合液がウエハＷ上に広がり、保護膜１５が生成される。またウエハＷの下方には、例えば発光ダイオードからなる加熱部３９が配置されており、加熱部３９によりウエハＷを加熱して重合を促進するようにしている。
また、保護膜１５は、原料モノマーを気体の状態で反応させ蒸着重合させることで成膜してもよく、図６には、そのように成膜を行うＣＶＤ（Chemical Vapor Deposition）装置４について示している。４０は真空雰囲気を区画する真空容器である。４１ａ、４２ａは夫々原料モノマーであるイソシアネート及びアミンを液体の状態で収容する原料供給源であり、イソシアネートの液体及びアミンの液体は供給管４１ｂ、４２ｂに介在する気化器４１ｃ、４２ｃにより気化され、各蒸気がガス吐出部であるシャワーヘッド４３に導入される。シャワーヘッド４３は、下面に多数の吐出孔が形成されており、イソシアネートの蒸気及びアミンの蒸気を別々の吐出孔から処理雰囲気に吐出するように構成されている。ウエハＷは、温調機構を備えた載置台４４に載置される。先ずウエハＷに対してイソシアネートの蒸気が供給され、これによりウエハＷ表面に付着する。次いでイソシアネートの蒸気の供給を止め、真空容器４０内を真空排気してから、アミンの蒸気をウエハＷに供給し、ウエハＷ表面でイソシアネートとアミンとが反応して、ポリ尿素である保護膜１５が形成される。図中４５は、この成膜処理中に真空容器４０内を排気して所定の圧力の真空雰囲気を形成する排気機構である。
また、図７はエッチング装置５の縦断側面図であり、このエッチング装置５により、例えば上記の図３（ｉ）、（ｊ）で説明したコンタクトホール１９の形成から保護膜１５の除去に至るまでの処理を行うことができる。このエッチング装置５は、容量結合プラズマを形成して、エッチング処理を行うことができる。図中５１は、接地された処理容器である。処理容器５１内は、低酸素雰囲気形成部をなす排気機構５２によって内部が排気されることで、所望の圧力の真空雰囲気とされる。
図中５３はウエハＷが載置される載置台であり、ウエハＷを加熱するための加熱部であるヒーター５０が埋設されている。載置台５３は、処理容器５１の底面上に電気的に接続されて配置されており、下部電極としての役割を果たし、アノード電極として機能する。載置台５３の上方にはこの載置台５３の上面と対向するように、シャワーヘッド５４が設けられている。図中５４Ａは絶縁部材であり、シャワーヘッド５４と処理容器５１とを絶縁する。シャワーヘッド５４には、プラズマ発生用の高周波電源５５が接続されており、シャワーヘッド５４はカソード電極として機能する。
図中５６Ａはエッチングガスの供給源であり、図３（ｉ）で説明したようにコンタクトホール１９を形成するためのエッチング、このコンタクトホール１９の形成に用いたマスクを除去するためのエッチングに夫々用いられるエッチングガスを、シャワーヘッド５４内に設けられる拡散空間５８に供給する。図中５７Ａは不活性ガスであるＮ２（窒素）ガスの供給源であり、処理容器５１内を既述の低酸素雰囲気とするために当該Ｎ２ガスを拡散空間５８に供給する。図中５６Ｂ、５７Ｂはエッチングガス、Ｎ２ガスについて夫々拡散空間５８へ供給される流量を調整する流量調整部である。拡散空間５８に供給されたエッチングガス、Ｎ２ガスは、シャワーヘッド５４の下面に設けられる多数の吐出口５９から各々シャワー状にウエハＷに供給される。
エッチング装置５はコンピュータである制御部１０を備えており、この制御部１０は、プログラム、メモリ、ＣＰＵを備えている。このプログラムは、コンピュータ記憶媒体、例えばコンパクトディスク、ハードディスク、光磁気ディスク等に収納され、制御部１０にインストールされる。制御部１０は当該プログラムによりエッチング装置５の各部に制御信号を出力し、各部の動作を制御する。具体的には、高周波電源５５のオンオフ、排気機構５２の排気量、流量調整部５６Ｂ、５７Ｂによるガスの流量、ヒーター５０への供給電力などが制御信号により調整される。
エッチング装置５の動作について説明すると、図２（ｈ）で示したシリコン酸化膜１８が形成されたウエハＷが当該エッチング装置５に搬入されて載置台５３に載置される。なお、上記のように図示は省略しているが、シリコン酸化膜１８上にはコンタクトホール１９形成用のマスクが形成されている。処理容器５１内が排気され所定の圧力となると、コンタクトホール形成用のエッチングガスがシャワーヘッド５４から吐出される共に高周波電源５５がオンになり、電極間に電界が形成されてエッチングガスがプラズマ化することで、シリコン酸化膜１８がエッチングされてコンタクトホール１９が形成され、保護膜１５がウエハＷ表面に露出する。その後、マスク除去用のエッチングガスが供給され、当該エッチングガスについてもプラズマ化されてマスクが除去され、ウエハＷの表面が図３（ｉ）に示す状態になると、エッチングガスの供給が停止すると共に高周波電源５５がオフになる。そして、Ｎ２ガスがシャワーヘッド５４から吐出され、処理容器５１内がＮ２ガス雰囲気となる。なお、各エッチング処理時においては、ウエハＷの温度は保護膜１５が分解しない温度、例えば２００℃以下の温度となるように、載置台５３の温度は例えば室温とされる。
Ｎ２ガスによる処理容器５１内のパージと処理容器５１内の排気とにより処理容器５１内から酸素が除去される。そして、当該処理容器５１内に既述した低酸素濃度雰囲気が形成されると、ヒーター５０によりウエハＷの温度が上昇し、既述したように３００℃以上の温度となると解重合が起こり、図３（ｊ）に示すように保護膜１５が除去される。なお、このエッチング装置５において、処理容器５１内へのＮ２ガスの供給を行わずに処理容器５１内の排気のみを行うことで、低酸素雰囲気を形成してもよい。また、Ｎ２ガスの代わりにＡｒガスなどの他の不活性ガスを供給してもよい。
ところで、エッチング装置５で上記のようにエッチング後に解重合を行うと、エッチング終了後から解重合を行う温度に昇温させるために比較的多くの時間を要する場合が有る。その温度調整に要する時間によってメモリ素子の生産性が低下することを防ぐために、エッチング装置５で既述のようにエッチングを行った後、保護膜１５の除去を行わずにウエハＷをエッチング装置５の外部の加熱装置に搬送して保護膜１５の除去を行ってもよい。つまり、解重合のための加熱処理、エッチング処理を別個の処理容器内で行うようにしてもよい。図８は、その加熱装置の一例である縦型熱処理装置６を示している。縦型熱処理装置６は、長手方向が垂直方向に向けられた略円筒状の真空容器である反応容器６１を備えている。反応容器６１は、内管６２と、当該内管６２を覆うと共に内管６２と一定の間隔を有するように形成された有天井の外管６３とから構成された二重管構造を有する。内管６２及び外管６３は耐熱材料、例えば、石英により形成されている。
外管６３の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド６４が配置されている。マニホールド６４は、外管６３の下端と気密に接続されている。また、内管６２は、マニホールド６４の内壁から突出するとともに、マニホールド６４と一体に形成された支持リング６５に支持されている。
マニホールド６４の下方には蓋体６６が配置されており、図示しないボートエレベータにより当該蓋体６６は上昇位置と、下降位置との間で昇降自在に構成される。図８では、上昇位置に位置する状態の蓋体６６を示しており、この上昇位置において蓋体６６は、マニホールド６４の下方側の反応容器６１の開口部６７を閉鎖し、当該反応容器６１内を気密にする。蓋体６６の上部には載置台６８が設けられ、この載置台６８上には、基板保持具であるウエハボート７が載置される。図中７９は載置台６８と蓋体６６との間に設けられる断熱部材である。また、図中６９は蓋体６６に設けられる回転機構であり、ウエハＷの加熱処理中に載置台６８を鉛直軸周りに回転させる。
上記の反応容器６１の周囲には、反応容器６１を取り囲むように断熱体７１が設けられ、その内壁面には、例えば、加熱部である抵抗発熱体からなるヒーター７２が設けられており、反応容器６１内を加熱することができる。また、上記のマニホールド６４において上記の支持リング６５の下方側には、ノズル７３が開口しており、当該ノズル７３は、流量調整部５７Ｂを介してＮ２ガス供給源５７Ａに接続され、内管６２内にＮ２ガスを供給することができる。またマニホールド６４には、支持リング６５の上方における側面に反応容器６１内を排気する排気管７４の一端が接続され、排気管７４の他端は排気機構５２に接続されている。
ウエハボート７について説明すると、ウエハボート７は互いに対向する天板７５及び底板７６を備えており、これら天板７５及び底板７６は水平に形成され、上下に垂直に伸びる３つの支柱７７（図では２本のみ表示している）の一端、他端に夫々水平に接続されている。各支柱７７には上下方向にウエハＷの裏面を支持する図示しない支持部が多数設けられ、この支持部に支持されることで多数のウエハＷが上下方向に間隔をおいて棚状に保持される。また、この縦型熱処理装置６にも制御部１０が設けられ、制御部１０に含まれるプログラムにより各部に制御信号が送信される。そして、排気機構５２による排気量、流量調整部５７Ｂによって反応容器６１へ供給されるＮ２ガスの流量、ヒーター７２への供給電力、回転機構６９によるウエハボート７の回転速度などが制御される。
この縦型熱処理装置６の動作を説明する。上記のようにエッチング装置５でエッチングされ、図３（ｉ）に示すようにコンタクトホール１９が形成された多数のウエハＷがウエハボート７に搭載され、そのウエハボート７が載置台６８に載置されると、蓋体６６により反応容器６１が閉じられる。Ｎ２ガスが反応容器６１内に供給されると共に反応容器６１内が排気され、既述の低酸素雰囲気が形成されると、ヒーター７２により反応容器６１内の温度が既述のポリ尿素が解重合する温度になるように上昇し、図３（ｊ）に示すように当該ポリ尿素である保護膜１５が除去される。このように保護膜１５を除去するための装置としては、この縦型熱処理装置６のような複数のウエハＷを一括で処理するバッチ式の装置であってもよいし、図７で説明したような１枚のウエハＷを処理する枚様式の装置であってもよい。
なお、図１〜図３のプロセスで、電極膜１４などの保護膜１５以外の膜を形成する装置については詳細な説明を省略するが、例えば図５で説明した塗布装置３や図６で説明した成膜装置４と同様の構成の装置が用いられ、成膜される膜に応じた薬液や成膜ガスがウエハＷに供給されることで行われる。また、この図１〜図３のプロセス中の各エッチングは、例えば図７で説明したエッチング装置５と同様の構成のエッチング装置が用いられ、被エッチング膜に応じたエッチングガスがウエハＷに供給されることで行われる。
また共重合でポリ尿素を成膜するにあたり、図９（ａ）〜（ｄ）に示すように、原料モノマーとして一官能性分子を用いてもよい。更にまた図１０（ａ）、（ｂ）に示すように、イソシアネートと二級アミンとを用いてもよく、この場合に生成される重合体に含まれる結合も尿素結合である。
そして尿素結合を備えた原料モノマーを重合させてポリ尿素膜を得るようにしてもよい。この場合の原料モノマーは、液体、ミストまたは蒸気の状態でウエハＷに供給することができる。図１１はこのような例を示し、原料モノマーに対して光、例えば紫外線を照射して光エネルギーを与えることにより重合が起こってポリ尿素膜が生成され、このポリ尿素膜を例えば３５０℃で加熱すると、イソシアネートとアミンとに解重合する。
ところで、ポリ尿素膜は上記の保護膜１５以外の用途の犠牲膜として形成することができる。例えば、半導体装置を構成するｐ-ＭＯＳまたはｎ-ＭＯＳを形成するためにウエハＷの表面における被イオン注入層８１の所定の領域８２に限定的にイオン注入を行うにあたり、図１２に示すように当該被イオン注入層８１上にマスクとして上記の保護膜１５を成膜する。このように被イオン注入層８１において、保護膜１５に被覆され、イオン注入が行われないように夫々保護される領域は被保護層をなす。保護膜１５に形成した開口部８３を介して上記の所定の領域８２に限定的にイオン注入を行った後は、図３（ｊ）で説明したように低酸素雰囲気で加熱して保護膜１５を除去する。さらに、犠牲膜である保護膜１５は、エッチングマスクとして被エッチング層上に形成してもよい。そのように形成された保護膜１５の開口部８３を介して被エッチング膜のうち所定の領域を限定的にエッチングした後は、保護膜１５を既述した除去手法によって除去する。
また本発明は、下層の膜を保護するための犠牲膜としてポリ尿素による保護膜１５を形成した後、当該保護膜１５を除去する処理を行うことに限られない。そのように保護膜１５の形成及び除去を行わない実施形態について、図１３を参照して説明する。この実施形態は、デュアルダマシンによってウエハＷに半導体装置の導電路を形成する工程に本発明を適用したものである。図中９１は、下層側の層間絶縁膜、９２は層間絶縁膜９１に埋め込まれた導電路をなす銅、９３はＳｉＣ（炭化ケイ素）などにより構成されるエッチングストッパー膜であり、エッチング時のストッパーの機能を持つ。エッチングストッパー膜９３の上には、層間絶縁膜である低誘電率膜９４が形成されている。低誘電率膜９４は例えばＳｉＯＣ（炭素含有酸化シリコン）膜であり、このＳｉＯＣ膜は多孔質体である。図１３（ａ）において、この低誘電率膜９４の孔部を模式的に９５として示している。
上記の低誘電率膜９４に対して、例えばイソシアネートを含む原料ガス（第１の原料ガスとする）と、アミンを含む原料ガス（第２の原料ガス）とを交互に繰り返し供給する。各ガスは低誘電率膜９４の孔部９５に進入し、当該孔部９５で図４にて説明したように互いに反応することで、孔部９５に埋め込まれるようにポリ尿素である保護材９６が形成される（図１３（ｂ））。上記の第１の原料ガス、第２の原料ガスは、図６で説明した成膜装置４を用いてウエハＷに供給することができる。なお、この保護材９６は、低誘電率膜９４の孔部９５に埋め込まれるように形成された膜であると見ることができる。
第１の原料ガス及び第２の原料ガスを同時にウエハＷに供給してもよいし、第１の原料ガス及び第２の原料ガスを交互に繰り返しウエハＷに供給してもよい。そのように第１の原料ガス及び第２の原料ガスを交互に繰り返し供給する場合は、例えば第１の原料ガスを供給する期間と、第２の原料ガスを供給する期間との間に、真空容器４０内にＮ２（窒素）などのパージガスを供給する期間を設ける。つまりＣＶＤの他にＡＬＤ（Atomic Layer Deposition）によっても低誘電率膜９４に保護材９６を形成することができる。なお、そのようにパージガスをウエハＷに供給するために、例えば成膜装置４における配管４１ｃ、４２ｃについては上流側を各々分岐させる。そして、分岐した上流側の一方は、原料供給源４１ａ、４２ａに夫々接続し、分岐した上流側の他方はパージガスの供給源に接続するように構成する。
孔部９５への保護材９６の埋め込み後は、低誘電率膜９４へのエッチングマスクの形成、低誘電率膜９４のエッチング、エッチングによるエッチングマスクの除去を行い、低誘電率膜９４に対してビアホール及びトレンチ（配線埋め込み用の溝）をなす凹部を形成する。これらの各エッチングは図７で説明したエッチング装置５を用いたプラズマエッチングにより行うことができる。このように各エッチングを行うにあたり、保護材９６が埋め込まれているため、低誘電率膜９４へのダメージが抑制される。
このダメージの抑制について具体的に述べると、低誘電率膜９４を構成するＳｉＯＣ膜はＳｉ‐Ｃ結合を有するが、プラズマに曝されたＳｉＯＣ膜の露出面、即ち凹部の側壁及び底面において、プラズマによって例えばＳｉ−Ｃ結合が切れてＣが膜中から脱離する。Ｃの脱離によって不飽和結合手の生成したＳｉは、その状態では不安定であるため、その後例えば大気中の水分等と結合して、ダメージ層を構成するＳｉ−ＯＨとなる。しかし、保護材９６による埋め込みが行われることで、低誘電率膜９４においてプラズマに曝される領域は小さくなり、このようなダメージ層の形成が抑制されることになる。
低誘電率膜９４への凹部の形成後は、例えばＴｉとＴｉＯＮとの積層膜からなるバリア層９７の形成、凹部への導電路をなす銅９８への埋め込みを行い、上層側の回路部分が形成される（図１３（ｃ））。なお、バリア層９７は銅９８の低誘電率膜９４への拡散を防止用の膜である。然る後、保護膜１５を除去する場合と同様に、ウエハＷを低酸素雰囲気で加熱することで保護材９６を解重合して孔部９５から除去する（図１３（ｄ））。このように孔部９５に対する埋め込み材料である保護材９６を除去する場合においても、保護材９６が酸化されることによる残渣が低誘電率膜９４に残ることが抑制されるので、製造される半導体製品の品質に影響を与えることを防ぐことができる。なお、保護材９６の形成後、このように保護材９６を除去するまでの各処理は、保護材９６が解重合により除去されない温度で行う。なお、本発明は上記した各実施形態に限られるものではなく、各実施形態で示す例は適宜変更したり、互いに組み合わせたりすることが可能である。
（評価試験）
Ｈ６ＸＤＩ及びＨ６ＸＤＡを９０℃に加熱した基板に供給した後、当該基板を２５０℃で５分加熱することで、ポリ尿素膜を形成した。このポリ尿素膜の各部における膜厚の平均値は５００ｎｍであった。評価試験１−１として、重量が５ｍｇである上記のポリ尿素膜が形成された基板が載置される室内に、２００ｍＬ／分でＮ２ガスを供給し、室内の酸素濃度を５０ｐｐｍ以下の窒素雰囲気とした。そしてこのＮ２ガス雰囲気中で基板を加熱し、当該基板の温度が室温から上昇して１０００℃になるように、１０℃／分の昇温速度で上昇させた。この昇温中の基板の重量と、基板の発熱量とを計測した。また、評価試験１−２として、Ｎ２ガスの代わりに空気を、室内に２００ｍＬ／分で供給したことを除いては評価試験１−１と同様の試験を行った。つまり、評価試験１−２は評価試験１−１よりも酸素濃度が高い雰囲気で基板の加熱を行っている。また、評価試験１−１は低酸素雰囲気で基板の加熱を行っている。
図１４のグラフは、基板の重量についての試験結果を示している。当該グラフの横軸は基板の温度（単位：℃）を示しており、グラフの縦軸は加熱前の基板の重量を１００％としたときの基板の重量の割合（単位：％）を示している。また、図１５のグラフは、発熱量についての試験結果を示している。当該グラフの横軸は基板の温度（単位：℃）を示しており、縦軸は発熱量の大きさを示している。縦軸の数値が大きいほど、発熱量が大きいことを示す。また、図１４、図１５のグラフ共に実線が評価試験１−１の結果を、点線が評価試験１−２の結果を夫々示している。
図１４のグラフより、評価試験１−１、評価試験１−２共に１００℃に達するまでに５％ほど重量が低下しているが、これは基板に吸着していた水の脱離によるものである。評価試験１−１では基板の温度が１００℃を超えて３００℃に達するまでに、基板の重量の減少が１％程度に抑えられており、３００℃を超えると急激に低下し、５００℃では０．５％以下の重量となっている。一方、評価試験１−２では、評価試験１−１と同様に基板の温度が３００℃を超えると基板の重量が急激に低下するが、基板の温度が２３０℃に達したときに既に基板の重量の低下が開始されたことが評価試験１−１と異なっている。また評価試験１−２では、基板の温度が５００℃に達したときには基板の重量は１３％程度と、比較的大きい値となっており、６００℃に達したときに当該重量が０．５％程度となった。
また、図１５のグラフより、評価試験１−１では発熱量が室温から６００℃への昇温中、発熱量が大きく変化していない。これは、評価試験１−１ではポリ尿素膜の酸化が抑制されていることを示している。一方、評価試験１−２では２３０℃付近及び３００℃〜６００℃において、評価試験１−１よりも発熱量が大きい。これは、評価試験１−１では基板の温度が室温から６００℃に達するまでに酸化反応は略起きていないが、評価試験１−２では２３０℃付近、３００℃〜６００℃において酸化反応が起きたことを示している。従って、評価試験１−２において、基板の温度が２３０℃に達してから重量が減少したのは空気中の酸素の酸化反応により、ポリ尿素が分解したことによるものと考えられる。また、評価試験１−２において基板の温度が５００℃に達したときに基板の重量が比較的大きいのは、酸化反応による生成物が基板に残渣として残っているためであると考えられる。
このように評価試験１−１では評価試験１−２と比べると酸化が抑制されることによって高い耐熱性が得られており、且つ、より低い温度で基板への残渣とならないようにポリ尿素膜を除去することができる。このように低い温度でポリ尿素を除去できるということは、ウエハに形成された半導体装置への熱によるダメージを抑制することができるということになる。従ってこの評価試験からは、ポリ尿素膜を解重合する場合に酸素濃度を５０ｐｐｍ以下とすることで、十分に酸化物の生成を抑えて基板への残渣が付着することを抑制し、十分に本発明の効果が得られることが確認された。
なお、昇温速度によりポリ尿素膜の解重合の速度は変化するため、本評価試験の結果は５００℃にならないとポリ尿素膜が除去されないことを示すものでは無い。また、４００℃以上の温度で評価試験１−１と１−２とで基板の重量の変化について互いに異なる挙動を示しているが、これも評価試験１−１の環境下と評価試験１−２の環境下との酸素濃度の違いによる可能性が有る。
Ｗ ウエハＷ
１０ 制御部
１４ 電極膜
１５ 保護膜
１９ コンタクトホール
３ 塗布装置
４ 成膜装置
５ エッチング装置
５２ 排気機構
６ 縦型熱処理装置
９４ 低誘電率膜
９５ 孔部
９６ 保護材

Claims (6)

  1. 半導体装置製造用の基板の表面に重合用の原料を供給し、当該基板に設けられる保護すべき被保護層を当該基板に行われる処理に対して保護するための、尿素結合を有する重合体により構成される保護材を形成する工程と、
    次いで、前記保護材が形成された前記基板に対して前記処理を行う工程と、
    続いて、酸素濃度が５０ｐｐｍ以下の雰囲気である低酸素雰囲気において前記基板を加熱して前記重合体を解重合して前記保護材を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記保護材を除去する工程は、前記基板に保護材が残留しないように３００℃よりも高い温度に加熱する工程を含む請求項１記載の半導体装置の製造方法。
  3. 前記保護材は、前記被保護層の上側に形成される犠牲膜であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記被保護層は半導体装置の導電路を構成する金属膜であり、
    前記保護材は当該金属膜に積層されて形成されることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記被保護層は多孔質体であり、前記保護材は多孔質体に埋め込まれて形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  6. 保護すべき被保護層と、基板に行われる処理に対して前記被保護層を保護するための尿素結合を有する重合体により構成される保護材とが形成された半導体装置製造用の基板を格納する処理容器と、
    前記処理容器内に酸素濃度が５０ｐｐｍ以下の雰囲気である低酸素雰囲気を形成する低酸素雰囲気形成部と、
    前記低酸素雰囲気にて前記処理容器内の基板を加熱し、前記重合体を解重合して前記保護材を除去する加熱部と、
    を備えたことを特徴とする基板処理装置。
JP2017207428A 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置 Active JP6953999B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017207428A JP6953999B2 (ja) 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置
KR1020180122479A KR102548634B1 (ko) 2017-10-26 2018-10-15 반도체 장치의 제조 방법 및 기판 처리 장치
US16/165,176 US10840084B2 (en) 2017-10-26 2018-10-19 Method of manufacturing semiconductor device and substrate processing apparatus
TW107137101A TWI754108B (zh) 2017-10-26 2018-10-22 半導體裝置之製造方法及基板處理裝置
CN201811248985.4A CN109713123B (zh) 2017-10-26 2018-10-25 半导体装置的制造方法及基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017207428A JP6953999B2 (ja) 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2019080000A JP2019080000A (ja) 2019-05-23
JP6953999B2 true JP6953999B2 (ja) 2021-10-27

Family

ID=66244181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017207428A Active JP6953999B2 (ja) 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置

Country Status (5)

Country Link
US (1) US10840084B2 (ja)
JP (1) JP6953999B2 (ja)
KR (1) KR102548634B1 (ja)
CN (1) CN109713123B (ja)
TW (1) TWI754108B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138654A1 (ja) 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
JP7236953B2 (ja) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 成膜装置および成膜方法
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
JP7521229B2 (ja) * 2020-03-30 2024-07-24 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2023010231A (ja) 2021-07-09 2023-01-20 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造システム

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP3865807B2 (ja) * 1995-11-08 2007-01-10 株式会社アルバック 有機エレクトロルミネッセンス素子
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
RU2218365C2 (ru) * 2001-07-27 2003-12-10 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я.Карпова" Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
JP5007275B2 (ja) * 2008-06-02 2012-08-22 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
JP5350424B2 (ja) * 2011-03-24 2013-11-27 東京エレクトロン株式会社 表面処理方法
JP5595363B2 (ja) * 2011-09-30 2014-09-24 富士フイルム株式会社 穴付き積層体の製造方法、穴付き積層体、多層基板の製造方法、下地層形成用組成物
JP5666417B2 (ja) * 2011-11-08 2015-02-12 富士フイルム株式会社 液滴吐出ヘッドの製造方法
US20130171819A1 (en) * 2011-12-28 2013-07-04 Toshiba America Electronic Components, Inc. Methods for integration of metal/dielectric interconnects
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
WO2014164206A1 (en) * 2013-03-09 2014-10-09 John Moore Aqueous detergent soluble coating and adhesive and methods of temporary bonding for manufacturing
WO2014156910A1 (ja) * 2013-03-29 2014-10-02 Jsr株式会社 組成物、パターンが形成された基板の製造方法、膜及びその形成方法並びに化合物
US9414445B2 (en) * 2013-04-26 2016-08-09 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US9054052B2 (en) * 2013-05-28 2015-06-09 Global Foundries Inc. Methods for integration of pore stuffing material
CN105849170B (zh) * 2013-07-08 2018-10-19 巴斯夫欧洲公司 基于叠氮化物的交联剂
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US9159547B2 (en) * 2013-09-17 2015-10-13 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer
US9177790B2 (en) * 2013-10-30 2015-11-03 Infineon Technologies Austria Ag Inkjet printing in a peripheral region of a substrate
US9058980B1 (en) * 2013-12-05 2015-06-16 Applied Materials, Inc. UV-assisted photochemical vapor deposition for damaged low K films pore sealing
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
CN106575617A (zh) * 2014-07-31 2017-04-19 Az电子材料（卢森堡）有限公司 牺牲膜用组合物、以及其制造方法、以及具备有使用该组合物而形成的空隙的半导体装置、以及使用了该组合物的半导体装置的制造方法
JP2016143265A (ja) * 2015-02-03 2016-08-08 Ｎｅｃマグナスコミュニケーションズ株式会社 紙幣還流装置、還流式紙幣処理装置、及び入出金処理方法
WO2017038806A1 (ja) * 2015-09-01 2017-03-09 株式会社アルバック 酸化物誘電体素子及び酸化物誘電体素子の製造方法
TWI742515B (zh) * 2016-07-21 2021-10-11 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置

Also Published As

Publication number Publication date
US10840084B2 (en) 2020-11-17
TWI754108B (zh) 2022-02-01
KR20190046638A (ko) 2019-05-07
CN109713123A (zh) 2019-05-03
KR102548634B1 (ko) 2023-06-28
CN109713123B (zh) 2023-12-08
JP2019080000A (ja) 2019-05-23
TW201926481A (zh) 2019-07-01
US20190131125A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
JP6953999B2 (ja) 半導体装置の製造方法及び基板処理装置
KR102403102B1 (ko) 반도체 처리 장치
KR102268929B1 (ko) 반도체 장치의 제조 방법
JP6832088B2 (ja) 感受性材料上にハロゲン化物含有ａｌｄ膜を統合する方法
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
WO2017184358A1 (en) Combined anneal and selective deposition process
WO2017184356A1 (en) Combined anneal and selective deposition systems
US8703000B2 (en) Slimming method of carbon-containing thin film and oxidation apparatus
JP7045929B2 (ja) 半導体装置の製造方法および基板処理装置
JP2018506186A (ja) 酸化ケイ素薄膜の選択的横成長
KR20180111560A (ko) 반도체 장치의 제조 방법
JP2018107427A (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
US20230010649A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
TW201903834A (zh) 自對準觸點與閘極處理流程
US11430641B1 (en) Processing systems and methods to control process drift
JP7154114B2 (ja) 半導体メモリの製造方法
WO2023177594A1 (en) Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210913

R150 Certificate of patent or registration of utility model

Ref document number: 6953999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150