CN109713123B - 半导体装置的制造方法及基板处理装置 - Google Patents

半导体装置的制造方法及基板处理装置 Download PDF

Info

Publication number
CN109713123B
CN109713123B CN201811248985.4A CN201811248985A CN109713123B CN 109713123 B CN109713123 B CN 109713123B CN 201811248985 A CN201811248985 A CN 201811248985A CN 109713123 B CN109713123 B CN 109713123B
Authority
CN
China
Prior art keywords
substrate
film
semiconductor device
protective
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811248985.4A
Other languages
English (en)
Other versions
CN109713123A (zh
Inventor
山口达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109713123A publication Critical patent/CN109713123A/zh
Application granted granted Critical
Publication of CN109713123B publication Critical patent/CN109713123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

本发明涉及半导体装置的制造方法及基板处理装置。本发明提供如下技术：在制造半导体装置的制造工序中，在基板上形成用于保护被保护层免受对该基板进行的处理的保护材料、并在处理后去除该保护材料时，能够防止半导体装置的品质下降。将聚合用的原料供给至用于制造半导体装置的基板W的表面，形成由具有脲键的聚合物构成的保护材料(15)，所述保护材料(15)用于保护设置在该基板上的应该保护的被保护层(14)免受对该基板W进行的处理。然后，在基板W的处理后，通过在低氧气氛中对该基板W进行加热而使前述聚合物解聚，从而去除保护材料(15)。

Description

半导体装置的制造方法及基板处理装置
技术领域
本发明涉及为了制造半导体装置而在基板上形成具有脲键的聚合物后进行处理的技术。
背景技术
在半导体装置的制造工序中，例如，可在半导体晶片(以下记载为晶片)等基板上形成各种膜。在这些膜中，有如下牺牲膜：其为了保护进行蚀刻等处理之前形成于下层侧的膜而形成于该膜的上侧的、在进行该处理后被去除。
该牺牲膜例如由抗蚀剂等的有机膜构成，可通过例如使用有氧的等离子体处理或在比较高的温度下的氧化燃烧来去除。
另外，由于在对用作层间绝缘膜的多孔质的低介电常数膜进行蚀刻、灰化等等离子体处理以进行布线的嵌入时会损伤低介电常数膜，因此，为了抑制该损伤，正在研究向孔部嵌入与低介电常数膜不同的材料，在等离子体处理后不再需要时去除该材料(嵌入材料)。具体而言，专利文献1中记载的是，将作为聚合物的PMMA(丙烯酸类树脂)嵌入，并在对低介电常数膜进行蚀刻等处理后去除。
现有技术文献
专利文献
专利文献1：美国专利第9,414,445(第2栏第23行～29行、第13栏第51行
～53行、权利要求3)
发明内容
发明要解决的问题
虽然如上所述作为有机膜的牺牲膜可通过氧化反应来去除，但担心通过该去除处理会导致构成导电通路的金属的表面被氧化，从而影响半导体装置的品质。虽然通过在牺牲膜的去除工序之后进行还原工序可以解决该问题，但如此进行还原工序不仅麻烦、而且因工序变多而难以实现半导体装置的生产率的提高。另外，在去除上述专利文献1的嵌入材料时，要对基板进行加热、供给溶剂、进而供给微波来去除PMMA，不仅需要许多工序，而且为了去除PMMA，需要利用等离子体花费长达20分钟左右的时间，而且必须将基板加热至400℃以上的温度，因此，非常担心对已经形成于基板的元件部分带来不良影响。另外，对于如上所述的牺牲膜或嵌入材料，为了避免半导体装置的品质下降，要求通过去除处理可靠地去除而不会作为残渣残留在基板上。
本发明是在这样的情况下完成的，其目的在于，提供：在制造半导体装置的制造工序中，在基板上形成用于保护被保护层免受对该基板进行的处理的保护材料、并在处理后去除该保护材料时，能够防止半导体装置的品质下降的技术。
用于解决问题的方案
本发明的半导体装置的制造方法的特征在于，其包括以下工序：将聚合用的原料供给至用于制造半导体装置的基板的表面，形成由具有脲键的聚合物构成的保护材料的工序，所述保护材料用于保护设置在该基板上的应该保护的被保护层免受对该基板进行的处理；
接着，对形成有前述保护材料的前述基板进行前述处理的工序；和，接下来，在低氧气氛中对前述基板进行加热而使前述聚合物解聚，从而去除前述保护材料的工序。
本发明的基板处理装置特征在于，其具备：收纳用于制造半导体装置的基板的处理容器，其中，在所述基板上形成有应该保护的被保护层和由具有脲键的聚合物构成的保护材料，所述保护材料用于保护前述被保护层免受对基板进行的处理；
在前述处理容器内形成低氧气氛的低氧气氛形成部；和，
加热部，其中，在前述低氧气氛中对前述处理容器内的基板进行加热而使前述聚合物解聚，从而去除前述保护材料。
发明的效果
根据本发明，对于为了保护被保护层而形成了由具有脲键的聚合物构成的保护材料的基板，在低氧气氛中进行加热，使聚合物解聚而去除保护材料。通过如此在低氧气氛中进行加热，可抑制聚合物及通过解聚而产生的化合物发生氧化，能够抑制其成为基板中的残渣，抑制半导体装置的品质下降。
附图说明
图1是表示本发明的实施方式的半导体装置的制造工序的一部分的说明图。
图2是表示本发明的实施方式的半导体装置的制造工序的一部分的说明图。
图3是表示本发明的实施方式的半导体装置的制造工序的一部分的说明图。
图4是表示通过利用共聚的反应生成具有脲键的聚合物的情形的说明图。
图5是表示用于将异氰酸酯和胺供给至各个基板而生成具有脲键的聚合物的装置的截面图。
图6是表示用于使异氰酸酯和胺分别在蒸气状态下进行反应而生成具有脲键的聚合物的装置的截面图。
图7是表示前述制造工序中进行蚀刻和聚脲的解聚的蚀刻装置的纵截面侧面图。
图8是表示前述制造工序中进行聚脲的解聚的立式热处理装置的纵截面侧面图。
图9是表示具有脲键的聚合物成为低聚物的反应的说明图。
图10是表示使用仲胺来生成具有脲键的聚合物的情形的说明图。
图11是表示构成异氰酸酯及胺的原子团的构成的说明图。
图12是表示本发明的实施方式的半导体装置的制造工序的一部分的说明图。
图13是表示本发明的实施方式的半导体装置的制造工序的一部分的说明图。
图14是表示评价试验的结果的曲线图。
图15是表示评价试验的结果的曲线图。
附图标记说明
W晶片W
10控制部
14电极膜
15保护膜
19接触孔
3涂布装置
4成膜装置
5蚀刻装置
52排气机构
6立式热处理装置
94低介电常数膜
95孔部
96保护材料
具体实施方式
对于将本发明应用于作为半导体装置的存储元件的形成工序的实施方式进行说明。首先说明该实施方式的概要，在该实施方式中，在作为用于制造半导体的基板的晶片W上，形成用于嵌入成为存储元件的导电通路的金属的接触孔。通过在形成该接触孔之前预先形成由作为含有脲键的聚合物的聚脲构成的保护膜，可防止形成于保护膜的下层的电极膜因形成该接触孔时可能发生的过度蚀刻而受伤。该保护膜为牺牲膜，形成接触孔后，在嵌入上述金属前，通过解聚来去除。
对于该实施方式的一系列的工艺，参照作为晶片W的纵截面侧面图的图1～图3来进行说明。图1(a)～图1(d)示出了在由绝缘膜11包围的下层侧的电路的电极12上依次形成：用于形成存储元件的存储元件膜13、进而以层叠于存储元件膜13上的方式形成构成存储元件的导电通路的电极膜14、以层叠于作为被保护层的电极膜14上的方式形成作为保护材料的上述保护膜(聚脲膜)15的情形。作为存储元件，可举出例如：ReRAM、PcRAM、MRAM等，
存储元件膜13可举出用于例如ReRAM(可变电阻式存储器)的金属氧化膜。[13]上述电极膜14例如由从下面开始依次层叠氮化钛(TiN)膜及钨膜(W)而成的层叠膜构成。另外，对于由上述聚脲构成的保护膜(聚脲膜)15，例如，如图4所示，可以使用异氰酸酯和胺通过共聚来生成。需要说明的是，图中的R例如为烷基(直链状烷基或环状烷基)或芳基，n为2以上的整数。
保护膜15的膜厚设定为例如20nm～50nm。
接着，在保护膜15上，对掩模(硬掩模)16进行成膜(图2(e))。作为掩模16，可以举出例如含硼(B)硅膜。含硼(B)硅膜例如使用硅烷系的气体和作为掺杂用的气体的B2H6气体来成膜。然后，在掩模16上形成抗蚀图案而在掩模16上形成图案，以掩模16为硬掩模，对保护膜15、电极膜14、存储元件膜13进行蚀刻，转印前述图案(图2(f))。
接着，以覆盖由掩模16、存储元件膜13、电极膜14及保护膜15构成的层叠体的上表面及侧面的方式对例如由聚酰亚胺膜构成的密封膜17进行成膜(图2(g))。该密封膜17是为了提高保护膜15的耐热性而设置的。亦即，是为了在未形成密封膜17的情况下在比保护膜15解聚的温度还高的温度下进行加热时抑制解聚。因而，密封膜17在比聚脲(聚合物)解聚的温度还低的温度、例如250℃以下进行成膜。
进而，在由存储元件膜13、电极膜14及保护膜15构成的层叠体的周围，
对作为用于将元件彼此电分离的元件分离膜的绝缘膜即例如硅氧化膜18进行成膜，形成硅氧化膜18中掩埋有前述层叠体的状态(图2(h))。对于硅氧化膜18，例如，在真空气氛中、300℃的工艺温度下通过CVD进行成膜。硅氧化膜18的成膜工序相当于在保护膜15解聚的温度以上的较高温度下对晶片W进行的处理。
接着，在硅氧化膜18上，形成例如在对应于上述层叠体的位置开口的掩模，通过蚀刻气体进行蚀刻，以使保护膜15露出的方式形成接触孔19，去除掩模(图3(i))。需要说明的是，省略了关于该接触孔形成用的掩模的图示。在以上说明中，在去除该抗蚀剂图案之前进行的各工艺在比聚脲解聚的温度还低的温度下实施。而且，在如此形成接触孔19后，在低氧气氛中对晶片W
进行加热以使聚脲发生解聚，去除保护膜15(图3(j))。
上述的低氧气氛例如是氧浓度为200ppm以下、优选为50ppm以下的气氛。
为了形成这样的氧浓度的气氛，可以对收纳有晶片W的处理容器内进行排气而形成例如10mTorr(1.33Pa)以下的真空气氛，也可以例如将非活性气体供给至处理容器内而使处理容器内为常压的非活性气体气氛。通过如此在低氧气氛中进行加热，对于聚脲及作为通过聚脲解聚而产生的单体的上述的异氰酸酯及胺，即使加热至发生解聚的温度也可抑制氧化。结果可抑制聚脲、异氰酸酯及胺的各氧化物作为残渣在电极膜14上附着而残留，通过解聚而产生的异氰酸酯及胺通过气化而从晶片W中被去除。在通过如此解聚而去除保护膜15后，在接触孔19内嵌入成为导电通路的金属、例如铜，通过CMP去除多余的金属而形成导电通路21。由此制造存储元件(图3(k))。
对于将上述作为聚脲的保护膜15通过解聚而去除时的晶片W的加热温度进行说明，聚脲加热至300℃以上、例如350℃时，如上所述发生解聚而产生胺及异氰酸酯并蒸发。其中，为了不给已经形成于晶片W上的元件部分、尤其是由铜构成的导电通路带来不良影响，优选在低于400℃、例如390℃以下、更具体为例如300～350℃下对该晶片W进行加热而使其解聚。对于进行聚脲的解聚的时间、例如在300℃～400℃下进行加热的时间，从抑制对元件的热损伤的观点考虑，优选为例如5分钟以下。
如此根据本实施方式，在电极膜14上形成聚脲，形成用于保护电极膜14免受形成接触孔19时可能发生的过度蚀刻的保护膜15，在形成接触孔19而不需要保护膜15后，通过在低氧气氛中进行聚脲的解聚来去除保护膜15。如上所述，需要在如不会对已经形成于晶片W的元件带来影响的温度下进行该保护膜15的去除，在如上所述对保护膜15进行解聚时，可抑制聚脲、异氰酸酯及胺的各氧化物的生成。因而，即使使进行解聚时的温度较低，也可以去除保护膜15，而不会在保护膜15的下层的电极膜14上残留作为上述各氧化物的残渣。因而，可抑制由晶片W制造的存储元件因该残渣而导致电极膜14的电阻上升。其结果可以提高作为半导体装置的成品率。进而，由于这样一来不仅不会残留残渣，而且在低氧气氛中进行保护膜15的去除，因此，可抑制通过该去除处理而导致电极膜14发生氧化。因而，从这一点考虑也可抑制电极膜14的电阻上升。另外，由于可通过加热来进行该保护膜15的去除处理而不需要等离子体的形成，因此具有能够简单地进行的优点。
在上述制造存储元件的工艺中，对于图1(d)中示出的用于进行保护膜15的形成的装置的一个例子，参照图5进行说明。图5是通过旋涂来对保护膜15进行成膜的涂布装置3的纵截面侧面图。图5中，31是吸附保持晶片W并通过旋转机构30进行旋转的真空吸盘，32是杯模块，33是向下方延伸的外周壁及内周壁形成为圆筒状的引导构件。34是在外杯35与前述外周壁之间形成的排出空间以使其能够在整个圆周上进行排气、排水，排出空间34的下方侧形成能够气液分离的结构。
38a是作为化学溶液的例如(1,3-双(异氰酸根合甲基)环己烷)H6XDI的供给源，38b是作为化学溶液的例如1,3-双(氨基甲基)环己烷(H6XDA)的供给源。这些H6XDI、H6XDA是用于形成聚脲的聚合用的原料单体。该涂布装置3如下构成：这些H6XDI的化学溶液及H6XDA的化学溶液在即将进入喷嘴38之前进行合流而形成混合液，且该混合液供给至晶片W的中心部。通过使晶片W旋转，混合液在晶片W上扩散而生成保护膜15。另外，在晶片W的下方，可配置例如由发光二极管构成的加热部39，通过加热部39对晶片W进行加热来促进聚合。
另外，对于保护膜15，可以通过使原料单体以气体状态发生反应而使其气相沉积聚合来进行成膜，图6示出了如此进行成膜的CVD(化学气相沉积(Chemical VaporDeposition))装置4。40是区划真空气氛的真空容器。41a、42a分别为以液体状态收容作为原料单体的异氰酸酯及胺的原料供给源，异氰酸酯的液体及胺的液体通过经由供给管41b、42b的气化器41c、42c被气化，各蒸气被导入作为气体排出部的喷淋头43。喷淋头43以下表面上形成有许多排出孔、使异氰酸酯的蒸气及胺的蒸气由各自的排出孔排出至处理气氛的方式来构成。晶片W被载置于具备温控机构的载置台44上。首先对晶片W供给异氰酸酯的蒸气，由此附着在晶片W表面上。接着停止异氰酸酯的蒸气的供给，并在对真空容器40内进行抽真空后，对晶片W供给胺的蒸气，在晶片W表面异氰酸酯与胺发生反应而形成作为聚脲的保护膜15。图中45是在该成膜处理中对真空容器40内进行排气而形成规定压力的真空气氛的排气机构。
另外，图7是蚀刻装置5的纵截面侧面图，通过该蚀刻装置5，可以进行例如从上述的图3(i)、(j)中说明的接触孔19的形成至保护膜15的去除的处理。该蚀刻装置5可以形成电容耦合等离子体来进行蚀刻处理。图中51是接地的处理容器。在处理容器51内，利用构成低氧气氛形成部的排气机构52对内部进行排气，从而形成所需压力的真空气氛。
图中53是可载置晶片W的载置台，埋设有作为用于加热晶片W的加热部的加热器50。载置台53电连接而配置在处理容器51的底表面上，起到作为下部电极的作用，作为阳极电极起作用。在载置台53的上方，以与该载置台53的上表面对置的方式设置有喷淋头54。图中54A是绝缘构件，对喷淋头54与处理容器51进行绝缘。喷淋头54上连接有等离子体发生用的高频电源55，喷淋头54作为阴极电极起作用。
图中56A是蚀刻气体的供给源，将分别用于如图3(i)中说明的那样用于形成接触孔19的蚀刻、用于去除在该接触孔19的形成中使用的掩模的蚀刻的蚀刻气体供给至设置于喷淋头54内的扩散空间58。图中57A是作为非活性气体的N2(氮)气的供给源，为了使处理容器51内形成上述的低氧气氛，将该N2气供给至扩散空间58。图中56B、57B是调节蚀刻气体、N2气分别向扩散空间58供给的流量的流量调节部。供给至扩散空间58的蚀刻气体、N2气从设置于喷淋头54的下表面的许多排出口59分别以喷淋形式供给至晶片W。
蚀刻装置5具备作为计算机的控制部10，该控制部10具备程序、存储器、
CPU。该程序收纳于计算机存储介质、例如光盘、硬盘、磁光盘等中，安装于控制部10。控制部10通过该程序将控制信号输出至蚀刻装置5的各部，控制各部的操作。具体而言，通过控制信号来调节高频电源55的开关、排气机构52的排气量、通过流量调节部56B、57B调节的气体流量、供给加热器50
的电力等。
对蚀刻装置5的操作进行说明，将图2(h)所示的形成有硅氧化膜18的晶片W搬入该蚀刻装置5并载置于载置台53上。需要说明的是，虽然如上所述省略了图示，但在硅氧化膜18上形成有接触孔19形成用的掩模。当对处理容器51内进行排气而成为规定的压力时，接触孔形成用的蚀刻气体从喷淋头54排出，同时接通高频电源55，在电极间形成电场而使蚀刻气体等离子体化，从而对硅氧化膜18进行蚀刻而形成接触孔19，且保护膜15在晶片W表面露出。然后，供给去除掩模用的蚀刻气体，对该蚀刻气体也进行等离子体化而去除掩模，当晶片W的表面成为图3(i)所示的状态时，停止供给蚀刻气体，同时关闭高频电源55。然后，N2气从喷淋头54排出，处理容器51内成为N2气气氛。需要说明的是，在各蚀刻处理时，为了使晶片W的温度为保护膜15不分解的温度、例如200℃以下的温度，载置台53的温度设为例如室温。
通过利用N2气的处理容器51内的吹扫和处理容器51内的排气，从处理容器51内去除氧气。然后，当该处理容器51内形成了上述的低氧浓度气氛时，通过加热器50使晶片W的温度上升，如上所述在成为300℃以上的温度时发生解聚，如图3(j)所示去除保护膜15。需要说明的是，在该蚀刻装置5中，可以通过仅进行处理容器51内的排气而不向处理容器51内供给N2气来形成低氧气氛。另外，也可以供给Ar气等其它非活性气体来代替N2气。
然而，当在蚀刻装置5中如上所述蚀刻后进行解聚时，存在为了自蚀刻完成后升温至进行解聚的温度而需要比较长的时间的情况。为了防止因该温度调节所需的时间而导致存储元件的生产率下降，可以在蚀刻装置5中如上所述进行蚀刻后，在不进行保护膜15的去除的情况下将晶片W输送至蚀刻装置5的外部的加热装置来进行保护膜15的去除。亦即，可以在另一个处理容器内进行用于解聚的加热处理、蚀刻处理。图8示出了作为该加热装置的一个例子的立式热处理装置6。立式热处理装置6具备作为长度方向沿垂直方向取向的大致圆筒状的真空容器的反应容器61。反应容器61具有由内管62和有顶部的外管63构成的双管结构，所述有顶部的外管63是以覆盖该内管62并且与内管62具有一定间隔的方式形成的。内管62及外管63可由耐热材料、例如石英来形成。
在外管63的下方配置有形成为筒状的由不锈钢(SUS)构成的歧管64。
歧管64与外管63的下端气密地连接。另外，内管62从歧管64的内壁突出，并且由与歧管64一体形成的支撑环65支撑。
在歧管64的下方配置有盖体66，该盖体66的构成为可通过未图示的船形
电梯在上升位置和下降位置之间自由升降。图8示出了位于上升位置的状态的盖体66，该上升位置中盖体66将歧管64的下方侧的反应容器61的开口部67关闭，使该反应容器61内密闭。在盖体66的上部设有载置台68，在该载置台68上，载置作为基板支架的晶片舟7。图中79是设置在载置台68与盖体66之间的隔热构件。另外，图中69是设置于盖体66的旋转机构，在晶片W的加热处理中使载置台68绕垂直轴旋转。
在上述反应容器61的周围，以包围反应容器61的方式设置隔热体71，在其内壁面设置有例如作为加热部的由电阻加热体构成的加热器72，可以对反应容器61内进行加热。另外，喷嘴73在上述歧管64中上述支撑环65的下方侧开口，该喷嘴73经由流量调节部57B与N2气供给源57A连接，可以将N2气供给至内管62内。另外，在歧管64上，在支撑环65的上方的侧面连接对反应容
器61内进行排气的排气管74的一端，排气管74的另一端与排气机构52连接。[34]对晶片舟7进行说明，晶片舟7具备相互对置的顶板75及底板76，这些顶板75及底板76水平地形成，且分别水平地连接至上下垂直地延伸的3根支柱77(图中仅显示2根)的一端、另一端。在各支柱77上沿上下方向设有许多支撑晶片W的背面的未图示的支撑部，通过由该支撑部支撑，许多晶片W保持成在上下方向上有间隔的架子状。另外，该立式热处理装置6中也设有控制部10，通过控制部10所含的程序将控制信号发送至各部。然后，来控制通过排气机构52的排气量、通过流量调节部57B向反应容器61供给的N2气的流量、向加热器72供给的电力、通过旋转机构69的晶片舟7的旋转速度等。
对该立式热处理装置6的操作进行说明。将如上所述用蚀刻装置5进行蚀刻、如图3(i)所示形成有接触孔19的许多晶片W搭载于晶片舟7，将该晶片舟7载置于载置台68上时，通过盖体66关闭反应容器61。将N2气供给至反应容器61内，同时对反应容器61内进行排气，当形成上述的低氧气氛时，通过加热器72使反应容器61内的温度上升至上述的聚脲发生解聚的温度，如图3
(j)所示去除作为该聚脲的保护膜15。作为用于如此去除保护膜15的装置，可以是如该立式热处理装置6那样的一并处理多个晶片W的间歇式的装置，也可以是如图7中说明的那样的处理单个晶片W的单片式的装置。
需要说明的是，在图1～图3的工艺中，对于形成电极膜14等的保护膜15
以外的膜的装置，省略详细的说明，可使用例如与图5中说明的涂布装置3或图6中说明的成膜装置4同样的构成的装置，通过将与待成膜的膜相应的化学溶液、成膜气体供给至晶片W来进行。另外，对于该图1～图3的工艺中的各蚀刻，可使用例如与图7中说明的蚀刻装置5同样的构成的蚀刻装置，通过将与被蚀刻膜相应的蚀刻气体供给至晶片W来进行。
另外，在通过共聚对聚脲进行成膜时，如图9(a)～图9(d)所示，可
以使用作为原料单体的一官能性分子。此外，如图10(a)、图10(b)所示，
也可以使用异氰酸酯和仲胺，这种情况下生成的聚合物所含的键也是脲键。[38]而且，也可以使具备脲键的原料单体聚合来得到聚脲膜。对于此时的原料单体，可以以液体、雾或蒸气的状态供给至晶片W。图11示出这样的例子，通过对原料单体照射光、例如紫外线而供给光能，从而发生聚合而生成聚脲膜，在例如350℃下对该聚脲膜进行加热时，解聚成异氰酸酯和胺。
然而，聚脲膜可以作为上述保护膜15以外的用途的牺牲膜来形成。例如，
在为了形成构成半导体装置的p-MOS或n-MOS而在晶片W的表面的被离子注入层81的规定区域82中限定性地进行离子注入时，如图12所示，在该被离子注入层81上对作为掩模的上述保护膜15进行成膜。如此在被离子注入层81中，被保护膜15包覆、以使其不进行离子注入的方式分别被保护的区域形成被保护层。在经由形成于保护膜15的开口部83对上述规定区域82限定性地进行离子注入后，如图3(j)中说明的那样在低氧气氛中进行加热来去除保护膜15。进而，也可以在被蚀刻层上形成作为牺牲膜的保护膜15来作为蚀刻掩模。经由如此形成的保护膜15的开口部83对被蚀刻膜中规定的区域限定性地进行蚀刻后，通过上述的去除方法来去除保护膜15。
另外，本发明并不限于如下方式：在通过聚脲形成保护膜15作为用于保护下层膜的牺牲膜后，进行去除该保护膜15的处理。对于不进行如此保护膜15的形成及去除的实施方式，参照图13进行说明。该实施方式将本发明应用于通过双镶嵌在晶片W上形成半导体装置的导电通路的工序。图中91为下层侧的层间绝缘膜、92为嵌入层间绝缘膜91的构成导电通路的铜、93为由SiC(碳化硅)等构成的蚀刻终止膜，蚀刻时具有终止功能。在蚀刻终止膜93上，形成有作为层间绝缘膜的低介电常数膜94。低介电常数膜94例如为SiOC(含碳氧化硅)膜，且该SiOC膜为多孔质体。在图13(a)中，示意性地示出该低介电常数膜94的孔部95。
对于上述的低介电常数膜94，交替重复供给例如含有异氰酸酯的原料气(设为第1原料气)和含有胺的原料气(第2原料气)。各气体进入低介电常数膜94的孔部95，并如图4中所说明的那样在该孔部95中相互进行反应，从而以嵌入孔部95的方式形成作为聚脲的保护材料96(图13(b))。可以使用图6中所说明的成膜装置4将上述第1原料气、第2原料气供给至晶片W。需要说明的是，可以看出该保护材料96是以嵌入低介电常数膜94的孔部95的方式形成的膜。
可以将第1原料气及第2原料气同时供给至晶片W，也可以将第1原料气及第2原料气交替重复供给至晶片W。在如此交替重复供给第1原料气及第2原料气的情况下，例如，在供给第1原料气的时段与供给第2原料气的时段之间，设置向真空容器40内供给N2(氮气)等吹扫气体的时段。亦即，除了CVD以外，还可以通过ALD(Atomic Layer Deposition)在低介电常数膜94上形成保护材料96。需要说明的是，为了如此将吹扫气体供给至晶片W，例如，对于成膜装置4中的配管41c、42c，分别使上游侧分支。而且，以经分支的上游侧的一方分别连接原料供给源41a、42a，且经分支的上游侧的另一方连接吹扫气体的供给源的方式构成。
在向孔部95嵌入保护材料96后，进行在低介电常数膜94上形成蚀刻掩模、蚀刻低介电常数膜94、通过蚀刻去除蚀刻掩模，在低介电常数膜94上形成构成通孔及槽(布线嵌入用的槽)的凹部。可以通过使用图7中所说明的蚀刻装置5的等离子体蚀刻来进行这些各蚀刻。在如此进行各蚀刻时，由于嵌入有保护材料96，因此，可抑制低对介电常数膜94的损伤。
对于该损伤的抑制具体地进行说明，构成低介电常数膜94的SiOC膜具有Si-C键，但在暴露于等离子体的SiOC膜的露出面、即凹部的侧壁及底表面中，因等离子体而导致例如Si-C键断裂，C从膜中脱离。对于因C的脱离而形成了不饱和键的Si而言，由于其状态不稳定，因此，其后与例如空气中的水分等键合，成为构成损伤层的Si-OH。然而，通过利用保护材料96进行嵌入，低介电常数膜94中暴露于等离子体的区域变小，可抑制这种损伤层的形成。
在低介电常数膜94上形成凹部后，例如，进行由Ti与TiON的层叠膜构成的阻挡层97的形成、构成导电通路的铜98向凹部的嵌入，形成上层侧的电路部分(图13(c))。需要说明的是，阻挡层97是用于防止铜98向低介电常数膜94扩散的膜。然后，与去除保护膜15的情况同样地，通过在低氧气氛中对晶片W进行加热，使保护材料96解聚而从孔部95中去除(图13(d))。即使在如此去除作为孔部95中的嵌入材料的保护材料96的情况下，也可抑制由保护材料96被氧化而形成的残渣残留在低介电常数膜94上，因此，能够防止对所制造的半导体产品的品质带来影响。需要说明的是，在形成保护材料96后，如此去除保护材料96之前的各处理在保护材料96不会因解聚而被去除的温度下进行。需要说明的是，本发明并不限于上述的各实施方式，可以对各实施方式中所示的例子进行适当变更或相互组合。
(评价试验)
将H6XDI及H6XDA供给至加热至90℃的基板后，将该基板在250℃下加热5分钟，从而形成聚脲膜。该聚脲膜的各部的膜厚的平均值为500nm。作为评价试验1-1，在载置有重量为5mg的形成了上述聚脲膜的基板的室内，以200mL/分钟供给N2气，形成室内氧浓度为50ppm以下的氮气气氛。然后在该N2气气氛中对基板进行加热，为了使该基板的温度由室温开始上升而达到1000℃，以10℃/分钟的升温速度使温度上升。测量该升温中的基板的重量和基板的放热量。另外，作为评价试验1-2，将代替N2气的空气以200mL/分钟供给至室内，除此以外，进行与评价试验1-1同样的试验。亦即，与评价试验1-1相比，评价试验1-2在氧浓度较高的气氛中进行基板的加热。另外，评价试验1-1在低氧气氛中进行基板的加热。
图14的曲线图示出了对基板的重量而言的试验结果。该曲线图的横坐标表示基板的温度(单位：℃)，曲线图的纵坐标表示将加热前的基板的重量设为100％时的基板的重量的比例(单位：％)。另外，图15的曲线图示出了对放热量而言的试验结果。该曲线图的横坐标表示基板的温度(单位：℃)，纵坐标表示放热量的大小。纵坐标的数值越大，表示放热量越大。另外，分别地图14、图15的曲线图均为实线表示评价试验1-1的结果、虚线表示评价试验1-2的结果。
根据图14的曲线图，在达到100℃之前，评价试验1-1、评价试验1-2的重量均下降了约5％，这是由吸附于基板上的水的脱离而造成的。在评价试验1-1中，在基板的温度超过100℃而达到300℃之前，基板的重量减少抑制在1％左右，在基板的温度超过300℃时，基板的重量急剧下降，在500℃时成为0.5％以下的重量。另一方面，在评价试验1-2中，与评价试验1-1同样地，当基板的温度超过300℃时，基板的重量急剧下降，与评价试验1-1不同的是，在基板的温度达到230℃时，基板的重量已经开始下降。另外，在评价试验1-2中，在基板的温度达到500℃时，基板的重量成为较大的值，为13％左右，在基板的温度达到600℃时，该重量成为0.5％左右。
另外，根据图15的曲线图，在评价试验1-1中，对于放热量，在从室温至600℃的升温中，放热量没有大的变化。这表示评价试验1-1中可抑制聚脲膜的氧化。另一方面，在评价试验1-2中，在230℃附近及300℃～600℃中，放热量比评价试验1-1大。这表示：在评价试验1-1中，在基板的温度从室温至达到600℃，基本没有发生氧化反应，而在评价试验1-2中，在230℃附近、300℃～600℃中发生了氧化反应。因而，在评价试验1-2中，可以认为在基板的温度达到230℃后重量减少是由通过空气中的氧的氧化反应而导致聚脲分解而造成的。另外，在评价试验1-2中，可以认为在基板的温度达到500℃时基板的重量较大是因为由氧化反应生成的产物作为残渣残留在了基板上。
如此，与评价试验1-2相比，评价试验1-1可抑制氧化，从而可获得较高的耐热性，并且能够在更低的温度下去除聚脲膜以使其不会成为基板上的残渣。可以在如此低的温度下去除聚脲意味着可以抑制对形成于晶片的半导体装置造成的热损伤。因而，由该评价试验可确认，通过使聚脲膜解聚时的氧浓度为50ppm以下，可充分抑制氧化物的生成，从而抑制残渣附着在基板上，可充分得到本发明的效果。
需要说明的是，由于聚脲膜的解聚速度根据升温速度而变化，因此，本评价试验的结果并不表示如果未达到500℃就不能去除聚脲膜。另外，对于在400℃以上的温度下评价试验1-1和1-2中基板的重量变化显示出彼此不同的行为，这也可能是由评价试验1-1的环境下与评价试验1-2的环境下的氧浓度不同而造成的。

Claims (5)

1.一种半导体装置的制造方法，其特征在于，其包括以下工序：
将聚合用的原料供给至用于制造半导体装置的基板的表面，形成由具有脲键的聚合物构成的保护材料的工序，所述保护材料用于保护设置在该基板上的应该保护的被保护层免受对该基板进行的处理，所述保护材料是形成于所述被保护层的上侧的牺牲膜；
接着，对形成有所述保护材料的所述基板进行所述处理的工序；和，
接下来，在低氧气氛中对所述基板在超过300℃且400℃以下的温度下进行加热而使所述聚合物解聚，从而去除所述保护材料的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述被保护层是构成半导体装置的导电通路的金属膜，
所述保护材料是层叠在该金属膜上而形成的。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述被保护层为多孔质体，且是所述保护材料嵌入多孔质体而形成的。
4.根据权利要求1～3中的任一项所述的半导体装置的制造方法，其特征在于，所述低氧气氛是氧浓度为200ppm以下的气氛。
5.一种基板处理装置，其特征在于，其具备：
收纳用于制造半导体装置的基板的处理容器，其中，在所述基板上形成有应该保护的被保护层和由具有脲键的聚合物构成的保护材料，所述保护材料用于保护所述被保护层免受对基板进行的处理，所述保护材料是形成于所述被保护层的上侧的牺牲膜；
在所述处理容器内形成低氧气氛的低氧气氛形成部；和，
加热部，其中，在所述低氧气氛中对所述处理容器内的基板在超过300℃且400℃以下的温度下进行加热而使所述聚合物解聚，从而去除所述保护材料。
CN201811248985.4A 2017-10-26 2018-10-25 半导体装置的制造方法及基板处理装置 Active CN109713123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-207428 2017-10-26
JP2017207428A JP6953999B2 (ja) 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
CN109713123A CN109713123A (zh) 2019-05-03
CN109713123B true CN109713123B (zh) 2023-12-08

Family

ID=66244181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811248985.4A Active CN109713123B (zh) 2017-10-26 2018-10-25 半导体装置的制造方法及基板处理装置

Country Status (5)

Country Link
US (1) US10840084B2 (zh)
JP (1) JP6953999B2 (zh)
KR (1) KR102548634B1 (zh)
CN (1) CN109713123B (zh)
TW (1) TWI754108B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138654A1 (ja) 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
JP7236953B2 (ja) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 成膜装置および成膜方法
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
JP2023010231A (ja) 2021-07-09 2023-01-20 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JPH09134787A (ja) * 1995-11-08 1997-05-20 Ulvac Japan Ltd 有機エレクトロルミネッセンス素子及びその作製方法
CN1775861A (zh) * 2004-09-07 2006-05-24 罗门哈斯电子材料有限公司 含有有机聚硅石材料的组合物及其生产方法
JP2009289717A (ja) * 2008-06-02 2009-12-10 Panasonic Corp プラズマディスプレイパネルの製造方法
JP2013140980A (ja) * 2011-12-28 2013-07-18 Toshiba Corp 半導体装置の製造の方法
JP2015111610A (ja) * 2013-12-06 2015-06-18 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
WO2017038806A1 (ja) * 2015-09-01 2017-03-09 株式会社アルバック 酸化物誘電体素子及び酸化物誘電体素子の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
RU2218365C2 (ru) * 2001-07-27 2003-12-10 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я.Карпова" Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
JP5350424B2 (ja) * 2011-03-24 2013-11-27 東京エレクトロン株式会社 表面処理方法
JP5595363B2 (ja) * 2011-09-30 2014-09-24 富士フイルム株式会社 穴付き積層体の製造方法、穴付き積層体、多層基板の製造方法、下地層形成用組成物
JP5666417B2 (ja) * 2011-11-08 2015-02-12 富士フイルム株式会社 液滴吐出ヘッドの製造方法
CN104620352B (zh) * 2012-07-10 2017-05-10 株式会社尼康 标记形成方法和器件制造方法
US9790407B2 (en) * 2013-03-09 2017-10-17 Moore John Aqueous detergent soluble coating and adhesive and methods of temporary bonding for manufacturing
JP6311703B2 (ja) * 2013-03-29 2018-04-18 Jsr株式会社 組成物、パターンが形成された基板の製造方法、並びに膜及びその形成方法
US9538586B2 (en) * 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US9054052B2 (en) * 2013-05-28 2015-06-09 Global Foundries Inc. Methods for integration of pore stuffing material
JP6214768B2 (ja) * 2013-07-08 2017-10-18 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ アジド系架橋剤
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US9159547B2 (en) * 2013-09-17 2015-10-13 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer
US9177790B2 (en) * 2013-10-30 2015-11-03 Infineon Technologies Austria Ag Inkjet printing in a peripheral region of a substrate
US9058980B1 (en) * 2013-12-05 2015-06-16 Applied Materials, Inc. UV-assisted photochemical vapor deposition for damaged low K films pore sealing
US20170218227A1 (en) * 2014-07-31 2017-08-03 Az Electronic Materials (Luxembourg) S.A.R.L. Sacrificial film composition, method for preparing same, semiconductor device having voids formed using said composition, and method for manufacturing semiconductor device using said composition
JP2016143265A (ja) * 2015-02-03 2016-08-08 Ｎｅｃマグナスコミュニケーションズ株式会社 紙幣還流装置、還流式紙幣処理装置、及び入出金処理方法
TWI689988B (zh) * 2016-07-21 2020-04-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JPH09134787A (ja) * 1995-11-08 1997-05-20 Ulvac Japan Ltd 有機エレクトロルミネッセンス素子及びその作製方法
CN1775861A (zh) * 2004-09-07 2006-05-24 罗门哈斯电子材料有限公司 含有有机聚硅石材料的组合物及其生产方法
JP2009289717A (ja) * 2008-06-02 2009-12-10 Panasonic Corp プラズマディスプレイパネルの製造方法
JP2013140980A (ja) * 2011-12-28 2013-07-18 Toshiba Corp 半導体装置の製造の方法
JP2015111610A (ja) * 2013-12-06 2015-06-18 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
WO2017038806A1 (ja) * 2015-09-01 2017-03-09 株式会社アルバック 酸化物誘電体素子及び酸化物誘電体素子の製造方法

Also Published As

Publication number Publication date
JP6953999B2 (ja) 2021-10-27
TW201926481A (zh) 2019-07-01
CN109713123A (zh) 2019-05-03
KR20190046638A (ko) 2019-05-07
TWI754108B (zh) 2022-02-01
KR102548634B1 (ko) 2023-06-28
JP2019080000A (ja) 2019-05-23
US10840084B2 (en) 2020-11-17
US20190131125A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN109713123B (zh) 半导体装置的制造方法及基板处理装置
US10431458B2 (en) Mask shrink layer for high aspect ratio dielectric etch
US11670516B2 (en) Metal-containing passivation for high aspect ratio etch
US9385318B1 (en) Method to integrate a halide-containing ALD film on sensitive materials
CN104882360B (zh) 等离子体处理装置的清洁方法
US20200152475A1 (en) Method of Fabricating Semiconductor Device, Vacuum Processing Apparatus and Substrate Processing Apparatus
JP2008010685A (ja) 成膜方法及び成膜装置並びに記憶媒体
CN104885201A (zh) 半导体器件的制造方法、衬底处理装置以及记录介质
CN110663098A (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
US20220165554A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
KR20150048135A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20220165567A1 (en) Systems and methods for deposition residue control
US20230010649A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
TW201903834A (zh) 自對準觸點與閘極處理流程
WO2022220190A1 (ja) 表面処理方法及び基板処理装置
TW201903966A (zh) 自對準通孔處理流程
US20230137026A1 (en) Method and system for selectively removing material at an edge of a substrate
US20210272840A1 (en) Method of manufacturing semiconductor device
WO2023177594A1 (en) Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch
WO2023278476A1 (en) Processing systems and methods to control process drift
TW202138614A (zh) 基板處理裝置，排氣裝置及半導體裝置的製造方法
US20180090311A1 (en) Boron film, boron film forming method, hard mask, and hard mask manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant