KR102548634B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102548634B1
KR102548634B1 KR1020180122479A KR20180122479A KR102548634B1 KR 102548634 B1 KR102548634 B1 KR 102548634B1 KR 1020180122479 A KR1020180122479 A KR 1020180122479A KR 20180122479 A KR20180122479 A KR 20180122479A KR 102548634 B1 KR102548634 B1 KR 102548634B1
Authority
KR
South Korea
Prior art keywords
substrate
film
protective material
semiconductor device
layer
Prior art date
Application number
KR1020180122479A
Other languages
English (en)
Other versions
KR20190046638A (ko
Inventor
다츠야 야마구치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190046638A publication Critical patent/KR20190046638A/ko
Application granted granted Critical
Publication of KR102548634B1 publication Critical patent/KR102548634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67366—Closed carriers characterised by materials, roughness, coatings or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 반도체 장치 제조의 제조 공정에서, 기판에 대하여 행하는 처리로부터 피보호층을 보호하기 위한 보호재를 당해 기판에 형성하고, 처리 후에 당해 보호재를 제거하는 데 있어서, 반도체 장치의 품질의 저하를 방지할 수 있는 기술을 제공하는 것이다. 반도체 장치 제조용 기판(W)의 표면에 중합용 원료를 공급하여, 당해 기판에 마련되는 보호해야 할 피보호층(14)을 당해 기판(W)에 행하여지는 처리에 대하여 보호하기 위한, 요소 결합을 갖는 중합체에 의해 구성되는 보호재(15)를 형성한다. 그리고, 기판(W)의 처리 후에는 저산소 분위기에서 당해 기판(W)을 가열해서 상기 중합체를 해중합함으로써 보호재(15)를 제거한다.

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 반도체 장치를 제조하기 위해 기판에 요소 결합을 갖는 중합체를 형성해서 처리를 행하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서는, 예를 들어 반도체 웨이퍼(이하, 웨이퍼라고 기재함) 등의 기판에 대하여 각종 막이 성막된다. 그 막 중에는, 에칭 등의 처리가 행하여지기 전에 하층측에 형성되는 막을 보호하기 위해서 당해 막의 상측에 형성되고, 당해 처리가 행하여진 후에 제거되는 희생막이 있다. 이 희생막은 예를 들어 레지스트 등의 유기 막에 의해 구성되고, 예를 들어 산소를 사용한 플라스마 처리나 비교적 높은 온도에서의 산화 연소됨으로써 제거되고 있다.
또한, 층간 절연막으로서 사용되고 있는 다공질의 저유전율막에 대하여 배선의 매립을 행하기 위해 에칭이나 애싱 등의 플라스마 처리를 행하면, 저유전율막이 대미지를 받으므로, 이 대미지를 억제하기 위해서, 구멍부에 저유전율막과는 상이한 재료를 매립하여, 플라스마 처리 후, 불필요하게 되었을 때 당해 재료(매립 재료)를 제거하는 것이 검토되어 있다. 구체적으로 특허문헌 1에서는 중합체인 PMMA(아크릴 수지)를 매립하고, 저유전율막에 대하여 에칭 등의 처리를 행한 후에 제거하는 것이 기재되어 있다.
미국 특허 제9,414,445 (제2란 제23행 내지 29행, 제13란 제51행 내지 53행, 청구항 3)
상기와 같이 유기 막인 희생막은 산화 반응에 의해 제거되지만, 이 제거 처리에 의해 도전로를 구성하는 금속의 표면이 산화되어, 반도체 장치의 품질에 영향을 줄 우려가 있다. 희생막의 제거 공정 후에 환원 공정을 행함으로써 이 문제를 해결할 수 있지만, 그렇게 환원 공정을 행하는 것은 시간이 걸리고, 공정이 많아짐으로써 반도체 장치의 생산성의 향상을 도모하기 어려워져버린다. 또한, 상기 특허문헌 1의 매립 재료를 제거하는 데 있어서는, 기판을 가열하고, 용제를 공급하고, 또한 마이크로파를 공급해서 PMMA를 제거한다고 되어 있어, 많은 공정을 요하게 되고, PMMA를 제거하기 위해서는, 플라스마에 의해 20분 정도나 되는 긴 시간을 들일 필요가 있고, 또한 400℃ 이상의 온도까지 기판을 가열해야 하므로, 기판에 이미 형성되어 있는 소자 부분에 악영향을 줄 우려가 크다. 또한, 상기와 같은 희생막이나 매립 재료에 대해서는, 반도체 장치의 품질의 저하를 초래하지 않도록 하기 위해서, 제거 처리에 의해 잔사로서 기판 상에 남지 않고, 확실하게 제거되는 것이 요구된다.
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 반도체 장치 제조의 제조 공정에서, 기판에 대하여 행하는 처리로부터 피보호층을 보호하기 위한 보호재를 당해 기판에 형성하고, 처리 후에 당해 보호재를 제거하는 데 있어서, 반도체 장치의 품질의 저하를 방지할 수 있는 기술을 제공하는 것이다.
본 발명의 반도체 장치의 제조 방법은, 반도체 장치 제조용 기판의 표면에 중합용 원료를 공급하여, 당해 기판에 마련되는 보호해야 할 피보호층을 당해 기판에 행하여지는 처리에 대하여 보호하기 위한, 요소 결합을 갖는 중합체에 의해 구성되는 보호재를 형성하는 공정과,
이어서, 상기 보호재가 형성된 상기 기판에 대하여 상기 처리를 행하는 공정과,
계속해서, 저산소 분위기에서 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 보호재를 제거하는 공정
을 포함한다.
본 발명의 기판 처리 장치는, 보호해야 할 피보호층과, 기판에 행하여지는 처리에 대하여 상기 피보호층을 보호하기 위한 요소 결합을 갖는 중합체에 의해 구성되는 보호재가 형성된 반도체 장치 제조용 기판을 저장하는 처리 용기와,
상기 처리 용기 내에 저산소 분위기를 형성하는 저산소 분위기 형성부와,
상기 저산소 분위기에서 상기 처리 용기 내의 기판을 가열하여, 상기 중합체를 해중합해서 상기 보호재를 제거하는 가열부
를 포함한다.
본 발명에 따르면, 피보호층을 보호하기 위해서, 요소 결합을 갖는 중합체에 의해 구성되는 보호재가 형성된 기판에 대해서 저산소 분위기에서 가열하여, 중합체를 해중합해서 보호재를 제거한다. 이렇게 저산소 분위기에서 가열함으로써 중합체 및 해중합에 의해 발생하는 화합물이 산화하는 것이 억제되어, 기판에서의 잔사로 되는 것을 억제하여, 반도체 장치의 품질의 저하를 억제할 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일부를 도시하는 설명도이다.
도 2는 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일부를 도시하는 설명도이다.
도 3은 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일부를 도시하는 설명도이다.
도 4는 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다.
도 5는 이소시아네이트와 아민을 각각 기판에 공급해서 요소 결합을 갖는 중합체를 생성하기 위한 장치를 도시하는 단면도이다.
도 6은 이소시아네이트와 아민을 각각 증기로 반응시켜 요소 결합을 갖는 중합체를 생성하기 위한 장치를 도시하는 단면도이다.
도 7은 상기 제조 공정에서 에칭과 폴리요소의 해중합을 행하는 에칭 장치의 종단 측면도이다.
도 8은 상기 제조 공정에서 폴리요소의 해중합을 행하는 종형 열처리 장치의 종단 측면도이다.
도 9는 요소 결합을 갖는 중합체가 올리고머로 되는 반응을 도시하는 설명도이다.
도 10은 2급 아민을 사용해서 요소 결합을 갖는 중합체를 생성하는 모습을 도시하는 설명도이다.
도 11은 이소시아네이트 및 아민을 구성하는 원자단의 구성을 도시하는 설명도이다.
도 12는 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일부를 도시하는 설명도이다.
도 13은 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일부를 도시하는 설명도이다.
도 14는 평가 시험의 결과를 나타내는 그래프도이다.
도 15는 평가 시험의 결과를 나타내는 그래프도이다.
본 발명을 반도체 장치인 메모리 소자의 형성 공정에 적용한 실시 형태에 대해서 설명한다. 먼저 이 실시 형태의 개략을 설명하면, 이 실시 형태에서는 반도체 제조용 기판인 웨이퍼(W)에, 메모리 소자의 도전로가 되는 금속을 매립하기 위한 콘택트 홀을 형성한다. 이 콘택트 홀의 형성까지, 요소 결합을 포함하는 중합체인 폴리요소로 이루어지는 보호막을 형성해 둠으로써, 보호막의 하층에 형성된 전극막이, 당해 콘택트 홀을 형성할 때 일어날 수 있는 오버 에칭에 의해 대미지를 받는 것을 방지한다. 이 보호막은 전극막에 대해서는 희생막이며, 콘택트 홀의 형성 후에는 상기 금속의 매립 전에, 해중합에 의해 제거된다.
이 실시 형태의 일련의 프로세스에 대해서, 웨이퍼(W)의 종단 측면도인 도 1 내지 도 3을 참조하여 설명한다. 도 1의 (a) 내지 (d)는, 절연막(11)으로 둘러싸인 하층측의 회로의 전극(12) 상에, 메모리 소자를 형성하기 위한 메모리 소자막(13)이 형성되고, 또한 메모리 소자막(13) 상에 적층되도록 메모리 소자의 도전로를 이루는 전극막(14)이 형성되고, 피보호층인 전극막(14) 상에 적층되도록, 보호재인 보호막(폴리요소막)(15)이 순차 형성되는 모습을 도시하고 있다. 메모리 소자로서는, 예를 들어 ReRAM, PcRAM, MRAM 등을 들 수 있고, 메모리 소자막(13)은 예를 들어 ReRAM(저항 변화형 메모리)에 사용되는 금속 산화막을 들 수 있다.
상기 전극막(14)은, 예를 들어 티타늄나이트라이드(TiN)막 및 텅스텐막(W)을 아래에서부터 이 순서대로 적층한 적층막으로 이루어진다. 또한, 상기 폴리요소로 이루어지는 보호막(폴리요소막)(15)은, 예를 들어 도 4에 도시한 바와 같이, 이소시아네이트와 아민을 사용해서 공중합에 의해 생성된다. 또한, 도면 중의 R은 예를 들어 알킬기(직쇄상 알킬기 또는 환상 알킬기) 또는 아릴기이며, n은 2 이상의 정수이다. 보호막(15)의 막 두께는 예를 들어 20nm 내지 50nm로 설정된다.
다음으로 보호막(15) 상에, 마스크막(하드 마스크)(16)을 성막한다(도 2의 (e)). 마스크막(16)으로서는, 예를 들어 보론(B) 함유 실리콘막을 들 수 있다. 보론(B) 함유 실리콘막은, 예를 들어 실란계의 가스와 도프용 가스인 B2H6 가스를 사용해서 성막된다. 그 후, 마스크막(16) 상에 레지스트 패턴을 형성해서 마스크막(16)에 패턴을 형성하고, 마스크막(16)을 하드 마스크로 해서, 보호막(15), 전극막(14), 메모리 소자막(13)을 에칭하여, 상기 패턴을 전사한다(도 2의 (f)).
다음으로 마스크막(16), 메모리 소자막(13), 전극막(14) 및 보호막(15)으로 이루어지는 적층체의 상면 및 측면을 덮도록, 예를 들어 폴리이미드막으로 이루어지는 밀봉막(17)을 성막한다(도 2의 (g)). 이 밀봉막(17)은, 보호막(15)의 내열성을 높이기 위해서 마련되어 있다. 즉, 밀봉막(17)이 형성되지 않을 경우에 있어서 보호막(15)이 해중합하는 온도보다도 높은 온도에서 가열되었을 때 해중합을 억제하기 위해서이다. 따라서 밀봉막(17)은, 폴리요소(중합체)가 해중합하는 온도보다도 낮은 온도, 예를 들어 250℃ 이하에서 성막된다.
또한 메모리 소자막(13), 전극막(14) 및 보호막(15)으로 이루어지는 적층체의 주위에, 소자끼리를 전기적으로 분리하기 위한 소자 분리막으로서 절연막인, 예를 들어 실리콘 산화막(18)을 성막하고, 실리콘 산화막(18) 중에 상기 적층체가 매몰된 상태를 형성한다(도 2의 (h)). 실리콘 산화막(18)은, 예를 들어 진공 분위기에서 300℃의 프로세스 온도에서 CVD에 의해 성막된다. 실리콘 산화막(18)의 성막 공정은, 보호막(15)이 해중합하는 온도 이상의 높은 온도에서 웨이퍼(W)에 대하여 행하여지는 처리에 상당한다.
이어서, 실리콘 산화막(18) 상에, 예를 들어 상기 적층체에 대응하는 위치가 개구된 마스크를 형성하고, 에칭 가스에 의해 에칭하여, 보호막(15)이 노출되도록 콘택트 홀(19)을 형성하고, 마스크에 대해서는 제거된다(도 3의 (i)). 또한, 이 콘택트 홀 형성용 마스크에 관한 도시는 생략하고 있다. 이상에 있어서, 이 레지스트 패턴의 제거까지 행하여지는 각 프로세스는, 폴리요소가 해중합하는 온도보다도 낮은 온도에서 실시된다. 그리고, 이렇게 콘택트 홀(19)을 형성한 후에는, 저산소 분위기에서 폴리요소의 해중합이 일어나도록 웨이퍼(W)를 가열하여, 보호막(15)을 제거한다(도 3의 (j)).
상기 저산소 분위기란, 예를 들어 산소 농도가 200ppm 이하, 바람직하게는 50ppm 이하의 분위기이다. 그러한 산소 농도의 분위기를 형성하기 위해서, 웨이퍼(W)가 수납되는 처리 용기 내를 배기해서, 예를 들어 10mTorr(1.33Pa) 이하의 진공 분위기로 해도 되고, 예를 들어 불활성 가스를 처리 용기 내에 공급하여, 처리 용기 내를 상압의 불활성 가스 분위기로 해도 된다. 이렇게 저산소 분위기에서 가열됨으로써, 폴리요소 및 폴리요소의 해중합에 의해 발생하는 모노머인 상기 이소시아네이트 및 아민은, 해중합이 일어나는 온도로 가열되어도 산화되는 것이 억제된다. 결과로서, 폴리요소, 이소시아네이트 및 아민의 각 산화물이 잔사로서 전극막(14) 상에 부착되어 남는 것이 억제되고, 해중합에서 발생한 이소시아네이트 및 아민은, 기화함으로써 웨이퍼(W)로부터 제거된다. 이렇게 해중합에 의해 보호막(15)을 제거한 후에는, 콘택트 홀(19) 내에 도전로가 되는 금속, 예를 들어 구리를 매립하고, CMP에 의해 여분의 금속을 제거해서 도전로(21)를 형성한다. 이렇게 해서 메모리 소자를 제조한다(도 3의 (k)).
상기 폴리요소인 보호막(15)을 해중합에 의해 제거할 때의 웨이퍼(W)의 가열 온도에 대해서 설명하면, 폴리요소는, 300℃ 이상, 예를 들어 350℃로 가열하면 이미 설명한 바와 같이 해중합해서 아민 및 이소시아네이트를 발생해서 증발한다. 단, 웨이퍼(W) 상에 이미 형성되어 있는 소자 부분, 특히 구리에 의해 구성되는 도전로에 악영향을 주지 않도록 하기 위해서는, 당해 웨이퍼(W)에 대해서, 400℃ 미만, 예를 들어 390℃ 이하, 보다 구체적으로는 예를 들어 300 내지 350℃에서 가열하여, 해중합시키는 것이 바람직하다. 폴리요소의 해중합을 행하는 시간, 예를 들어 300℃ 내지 400℃에서 가열하는 시간은, 소자에 대한 열적 대미지를 억제한다는 관점에서, 예를 들어 5분 이하가 바람직하다.
이렇게 본 실시 형태에 따르면, 폴리요소를 전극막(14) 상에 형성하고, 전극막(14)을 콘택트 홀(19)의 형성 시에 일어날 수 있는 오버 에칭으로부터 보호하기 위한 보호막(15)으로 하고, 콘택트 홀(19)을 형성해서 보호막(15)이 불필요해진 후에는, 저산소 분위기에서 폴리요소의 해중합을 행함으로써 보호막(15)을 제거한다. 이 보호막(15)의 제거는, 이미 설명한 바와 같이 웨이퍼(W)에 이미 형성되어 있는 소자에 영향을 주지 않는 온도에서 행할 필요가 있는데, 상기와 같이 보호막(15)을 해중합하는 데 있어서, 폴리요소, 이소시아네이트 및 아민의 각 산화물의 생성이 억제된다. 따라서, 해중합을 행할 때의 온도를 비교적 낮게 해도, 보호막(15)의 하층의 전극막(14) 상에는, 상기 각 산화물인 잔사를 남기지 않고 보호막(15)을 제거할 수 있다. 따라서, 웨이퍼(W)로부터 제조되는 메모리 소자는 이 잔사에 의해 전극막(14)의 저항이 상승되는 것이 억제된다. 그 결과로서 반도체 장치의 수율을 상승시킬 수 있다. 또한, 이렇게 잔사가 남지 않는 것에 더하여, 저산소 분위기에서 보호막(15)의 제거를 행하기 때문에, 이 제거 처리에 의해 전극막(14)이 산화하는 것이 억제된다. 따라서, 이 점에서도 전극막(14)의 저항이 상승되는 것이 억제된다. 또한, 이 보호막(15)의 제거 처리에 대해서는 가열에 의해 행하여져, 플라스마의 형성이 불필요하기 때문에, 간이하게 행할 수 있다는 이점이 있다.
상기 메모리 소자를 제조하는 프로세스에 있어서, 도 1의 (d)에서 도시한 보호막(15)의 형성을 행하기 위한 장치의 일례에 대해서, 도 5를 참조하여 설명한다. 도 5는, 보호막(15)을 스핀 코트에 의해 성막하는 도포 장치(3)의 종단 측면도이다. 도 5 중, 31은, 웨이퍼(W)를 흡착 보유 지지해서 회전 기구(30)에 의해 회전되는 진공 척, 32는, 컵 모듈, 33은, 하방으로 신장되는 외주벽 및 내주벽이 통 형상으로 형성된 가이드 부재이다. 34는, 전체 둘레에 걸쳐서 배기, 배액을 행할 수 있도록 외부 컵(35)과 상기 외주벽의 사이에 형성된 배출 공간이며, 배출 공간(33)의 하방측은 기액 분리할 수 있는 구조로 되어 있다.
38a는, 약액인 예를 들어 (1,3-비스(이소시아네이토메틸)시클로헥산) H6XDI의 공급원, 38b는, 약액인 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA)의 공급원이다. 이것들 H6XDI, H6XDA는, 폴리요소를 형성하기 위한 중합용 원료 모노머이다. 이 도포 장치(3)는, 이들 H6XDI의 약액 및 H6XDA의 약액이 노즐(38)의 직전에서 합류해서 혼합액을 이루고, 당해 혼합액이 웨이퍼(W)의 중심부에 공급되도록 구성되어 있다. 웨이퍼(W)가 회전함으로써 혼합액이 웨이퍼(W) 상에 확산하여, 보호막(15)이 생성된다. 또한 웨이퍼(W)의 하방에는, 예를 들어 발광 다이오드를 포함하는 가열부(39)가 배치되어 있어, 가열부(39)에 의해 웨이퍼(W)를 가열해서 중합을 촉진하도록 하고 있다.
또한, 보호막(15)은, 원료 모노머를 기체의 상태로 반응시켜 증착 중합시킴으로써 성막해도 되고, 도 6에는, 그렇게 성막을 행하는 CVD(Chemical Vapor Deposition) 장치(성막 장치)(4)에 대해서 도시하고 있다. 40은 진공 분위기를 구획하는 진공 용기이다. 41a, 42a는 각각 원료 모노머인 이소시아네이트 및 아민을 액체의 상태로 수용하는 원료 공급원이며, 이소시아네이트의 액체 및 아민의 액체는 공급관(41c, 42c)에 개재하는 기화기(41b, 42b)에 의해 기화되어, 각 증기가 가스 토출부인 샤워 헤드(43)에 도입된다. 샤워 헤드(43)는, 하면에 다수의 토출 구멍이 형성되어 있어, 이소시아네이트의 증기 및 아민의 증기를 각각 별도의 토출 구멍으로부터 처리 분위기에 토출하도록 구성되어 있다. 웨이퍼(W)는, 온도 조절 기구를 구비한 적재대(44)에 적재된다. 우선 웨이퍼(W)에 대하여 이소시아네이트의 증기가 공급되고, 이에 의해 웨이퍼(W)의 표면에 부착된다. 이어서 이소시아네이트의 증기의 공급을 멈추고, 진공 용기(40) 내를 진공 배기하고 나서, 아민의 증기를 웨이퍼(W)에 공급하여, 웨이퍼(W) 표면에서 이소시아네이트와 아민이 반응하여, 폴리요소인 보호막(15)이 형성된다. 도면 중 45는, 이 성막 처리 중에 진공 용기(40) 내를 배기해서 소정의 압력의 진공 분위기를 형성하는 배기 기구이다.
또한, 도 7은 에칭 장치(5)의 종단 측면도이며, 이 에칭 장치(5)에 의해, 예를 들어 상기 도 3의 (i), (j)에서 설명한 콘택트 홀(19)의 형성부터 보호막(15)의 제거에 이르기까지의 처리를 행할 수 있다. 이 에칭 장치(5)는, 용량 결합 플라스마를 형성하여, 에칭 처리를 행할 수 있다. 도면 중 51은, 접지된 처리 용기이다. 처리 용기(51) 내는, 저산소 분위기 형성부를 이루는 배기 기구(52)에 의해 내부가 배기됨으로써, 원하는 압력의 진공 분위기가 된다.
도면 중 53은 웨이퍼(W)가 적재되는 적재대이며, 웨이퍼(W)를 가열하기 위한 가열부인 히터(50)가 매설되어 있다. 적재대(53)는, 처리 용기(51)의 저면 상에 전기적으로 접속되어 배치되어 있고, 하부 전극으로서의 역할을 하고, 애노드 전극으로서 기능한다. 적재대(53)의 상방에는 이 적재대(53)의 상면과 대향하도록, 샤워 헤드(54)가 설치되어 있다. 도면 중 54A는 절연 부재이며, 샤워 헤드(54)와 처리 용기(51)를 절연한다. 샤워 헤드(54)에는, 플라스마 발생용 고주파 전원(55)이 접속되어 있고, 샤워 헤드(54)는 캐소드 전극으로서 기능한다.
도면 중 56A는 에칭 가스의 공급원이며, 도 3의 (i)에서 설명한 바와 같이 콘택트 홀(19)을 형성하기 위한 에칭, 이 콘택트 홀(19)의 형성에 사용한 마스크를 제거하기 위한 에칭에 각각 사용되는 에칭 가스를, 샤워 헤드(54) 내에 설치되는 확산 공간(58)에 공급한다. 도면 중 57A는 불활성 가스인 N2(질소) 가스의 공급원이며, 처리 용기(51) 내를 이미 설명한 저산소 분위기로 하기 위해서 당해 N2 가스를 확산 공간(58)에 공급한다. 도면 중 56B, 57B는 에칭 가스, N2 가스에 대해서 각각 확산 공간(58)에 공급되는 유량을 조정하는 유량 조정부이다. 확산 공간(58)에 공급된 에칭 가스, N2 가스는, 샤워 헤드(54)의 하면에 설치되는 다수의 토출구(59)로부터 각각 샤워 형상으로 웨이퍼(W)에 공급된다.
에칭 장치(5)는 컴퓨터인 제어부(10)를 구비하고 있고, 이 제어부(10)는, 프로그램, 메모리, CPU를 구비하고 있다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크 등에 수납되어, 제어부(10)에 인스톨된다. 제어부(10)는 당해 프로그램에 의해 에칭 장치(5)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로는, 고주파 전원(55)의 온/오프, 배기 기구(52)의 배기량, 유량 조정부(56B, 57B)에 의한 가스의 유량, 히터(50)에 대한 공급 전력 등이 제어 신호에 의해 조정된다.
에칭 장치(5)의 동작에 대해서 설명하면, 도 2의 (h)에서 도시한 실리콘 산화막(18)이 형성된 웨이퍼(W)가 당해 에칭 장치(5)에 반입되어 적재대(53)에 적재된다. 또한, 상기와 같이 도시는 생략하고 있지만, 실리콘 산화막(18) 상에는 콘택트 홀(19) 형성용 마스크가 형성되어 있다. 처리 용기(51) 내가 배기되어 소정의 압력으로 되면, 콘택트 홀 형성용 에칭 가스가 샤워 헤드(54)로부터 토출됨과 함께 고주파 전원(55)이 온으로 되어, 전극간에 전계가 형성되어서 에칭 가스가 플라스마화함으로써, 실리콘 산화막(18)이 에칭되어 콘택트 홀(19)이 형성되고, 보호막(15)이 웨이퍼(W) 표면에 노출된다. 그 후, 마스크 제거용 에칭 가스가 공급되어, 당해 에칭 가스에 대해서도 플라스마화되어 마스크가 제거되어, 웨이퍼(W)의 표면이 도 3의 (i)에 도시하는 상태가 되면, 에칭 가스의 공급이 정지함과 함께 고주파 전원(55)이 오프로 된다. 그리고, N2 가스가 샤워 헤드(54)로부터 토출되어, 처리 용기(51) 내가 N2 가스 분위기로 된다. 또한, 각 에칭 처리 시에는, 웨이퍼(W)의 온도는 보호막(15)이 분해하지 않는 온도, 예를 들어 200℃ 이하의 온도가 되도록, 적재대(53)의 온도는 예를 들어 실온이 된다.
N2 가스에 의한 처리 용기(51) 내의 퍼지와 처리 용기(51) 내의 배기에 의해 처리 용기(51) 내로부터 산소가 제거된다. 그리고, 당해 처리 용기(51) 내에 앞서 서술한 저산소 농도 분위기가 형성되면, 히터(50)에 의해 웨이퍼(W)의 온도가 상승하고, 상술한 바와 같이 300℃ 이상의 온도가 되면 해중합이 일어나서, 도 3의 (j)에 도시하는 바와 같이 보호막(15)이 제거된다. 또한, 이 에칭 장치(5)에 있어서, 처리 용기(51) 내에 대한 N2 가스의 공급을 행하지 않고 처리 용기(51) 내의 배기만을 행함으로써, 저산소 분위기를 형성해도 된다. 또한, N2 가스 대신에 Ar 가스 등의 다른 불활성 가스를 공급해도 된다.
그런데, 에칭 장치(5)에서 상기와 같이 에칭 후에 해중합을 행하면, 에칭 종료 후부터 해중합을 행하는 온도로 승온시키기 위해 비교적 많은 시간을 요할 경우가 있다. 그 온도 조정에 요하는 시간에 의해 메모리 소자의 생산성이 저하되는 것을 방지하기 위해서, 에칭 장치(5)에서 이미 설명한 바와 같이 에칭을 행한 후, 보호막(15)의 제거를 행하지 않고 웨이퍼(W)를 에칭 장치(5)의 외부의 가열 장치에 반송해서 보호막(15)의 제거를 행해도 된다. 즉, 해중합을 위한 가열 처리, 에칭 처리를 별개의 처리 용기 내에서 행하도록 해도 된다. 도 8은, 그 가열 장치의 일례인 종형 열처리 장치(6)를 도시하고 있다. 종형 열처리 장치(6)는, 길이 방향이 수직 방향을 향한 대략 원통 형상의 진공 용기인 반응 용기(61)를 구비하고 있다. 반응 용기(61)는, 내부관(62)과, 당해 내부관(62)을 덮음과 함께 내부관(62)과 일정한 간격을 갖도록 형성된 천장이 있는 외부관(63)으로 구성된 이중관 구조를 갖는다. 내부관(62) 및 외부관(63)은 내열 재료, 예를 들어 석영에 의해 형성되어 있다.
외부관(63)의 하방에는, 통 형상으로 형성된 스테인리스강(SUS)으로 이루어지는 매니폴드(64)가 배치되어 있다. 매니폴드(64)는, 외부관(63)의 하단과 기밀하게 접속되어 있다. 또한, 내부관(62)은, 매니폴드(64)의 내벽으로부터 돌출됨과 함께, 매니폴드(64)와 일체로 형성된 지지 링(65)에 지지되어 있다.
매니폴드(64)의 하방에는 덮개(66)가 배치되어 있고, 도시하지 않은 보트 엘리베이터에 의해 당해 덮개(66)는 상승 위치와, 하강 위치의 사이에서 승강 가능하게 구성된다. 도 8에서는, 상승 위치에 위치하는 상태의 덮개(66)를 도시하고 있고, 이 상승 위치에서 덮개(66)는, 매니폴드(64)의 하방측의 반응 용기(61)의 개구부(67)를 폐쇄하여, 당해 반응 용기(61) 내를 기밀하게 한다. 덮개(66)의 상부에는 적재대(68)가 설치되고, 이 적재대(68) 상에는, 기판 보유 지지구인 웨이퍼 보트(7)가 적재된다. 도면 중 79는 적재대(68)와 덮개(66)의 사이에 설치되는 단열 부재이다. 또한, 도면 중 69는 덮개(66)에 설치되는 회전 기구이며, 웨이퍼(W)의 가열 처리 중에 적재대(68)를 연직축 주위로 회전시킨다.
상기 반응 용기(61)의 주위에는, 반응 용기(61)를 둘러싸도록 단열체(71)가 설치되고, 그 내벽면에는, 예를 들어 가열부인 저항 발열체로 이루어지는 히터(72)가 설치되어 있어, 반응 용기(61) 내를 가열할 수 있다. 또한, 상기 매니폴드(64)에 있어서 상기 지지 링(65)의 하방측에는, 노즐(73)이 삽입 관통되어 있고, 당해 노즐(73)은, 유량 조정부(57B')를 거쳐서 N2 가스 공급원(57A')에 접속되어, 내부관(62) 내에 N2 가스를 공급할 수 있다. 또한 매니폴드(64)에는, 지지 링(65)의 상방에서의 측면에 반응 용기(61) 내를 배기하는 배기관(74)의 일단이 접속되고, 배기관(74)의 타단은 배기 기구(52')에 접속되어 있다.
웨이퍼 보트(7)에 대해서 설명하면, 웨이퍼 보트(7)는 서로 대향하는 천장판(75) 및 저판(76)을 구비하고 있고, 이들 천장판(75) 및 저판(76)은 수평하게 형성되고, 상하로 수직으로 신장되는 3개의 지주(77)(도에서는 2개만 표시하고 있음)의 일단, 타단에 각각 수평하게 접속되어 있다. 각 지주(77)에는 상하 방향으로 웨이퍼(W)의 이면을 지지하는 도시하지 않은 지지부가 다수 설치되고, 이 지지부에 지지됨으로써 다수의 웨이퍼(W)가 상하 방향으로 간격을 두고 선반 형상으로 보유 지지된다. 또한, 이 종형 열처리 장치(6)에도 제어부(10')가 설치되어, 제어부(10')에 포함되는 프로그램에 의해 각 부에 제어 신호가 송신된다. 그리고, 배기 기구(52')에 의한 배기량, 유량 조정부(57B')에 의해 반응 용기(61)에 공급되는 N2 가스의 유량, 히터(72)에 대한 공급 전력, 회전 기구(69)에 의한 웨이퍼 보트(7)의 회전 속도 등이 제어된다.
이 종형 열처리 장치(6)의 동작을 설명한다. 상기와 같이 에칭 장치(5)에서 에칭되어, 도 3의 (i)에 도시하는 바와 같이 콘택트 홀(19)이 형성된 다수의 웨이퍼(W)가 웨이퍼 보트(7)에 탑재되고, 그 웨이퍼 보트(7)가 적재대(68)에 적재되면, 덮개(66)에 의해 반응 용기(61)가 폐쇄된다. N2 가스가 반응 용기(61) 내에 공급됨과 함께 반응 용기(61) 내가 배기되어, 이미 설명한 저산소 분위기가 형성되면, 히터(72)에 의해 반응 용기(61) 내의 온도가 이미 설명한 폴리요소가 해중합하는 온도로 되도록 상승하여, 도 3의 (j)에 도시하는 바와 같이 당해 폴리요소인 보호막(15)이 제거된다. 이렇게 보호막(15)을 제거하기 위한 장치로서는, 이 종형 열처리 장치(6)와 같은 복수의 웨이퍼(W)를 일괄적으로 처리하는 뱃치식 장치이어도 되고, 도 7에서 설명한 바와 같은 1매의 웨이퍼(W)를 처리하는 매엽식 장치이어도 된다.
또한, 도 1 내지 도 3의 프로세스에서, 전극막(14) 등의 보호막(15) 이외의 막을 형성하는 장치에 대해서는 상세한 설명을 생략하지만, 예를 들어 도 5에서 설명한 도포 장치(3)나 도 6에서 설명한 성막 장치(4)와 마찬가지의 구성의 장치가 사용되고, 성막되는 막에 따른 약액이나 성막 가스가 웨이퍼(W)에 공급됨으로써 행하여진다. 또한, 이 도 1 내지 도 3의 프로세스 중 각 에칭은, 예를 들어 도 7에서 설명한 에칭 장치(5)와 마찬가지의 구성의 에칭 장치가 사용되고, 피에칭막에 따른 에칭 가스가 웨이퍼(W)에 공급됨으로써 행하여진다.
또한 공중합으로 폴리요소를 성막하는 데 있어서, 도 9의 (a) 내지 (d)에 도시하는 바와 같이, 원료 모노머로서 1관능성 분자를 사용해도 된다. 또한 도 10의 (a), (b)에 도시하는 바와 같이, 이소시아네이트와 2급 아민을 사용해도 되고, 이 경우에 생성되는 중합체에 포함되는 결합도 요소 결합이다.
그리고 요소 결합을 구비한 원료 모노머를 중합시켜 폴리요소막을 얻도록 해도 된다. 이 경우의 원료 모노머는, 액체, 미스트 또는 증기의 상태로 웨이퍼(W)에 공급할 수 있다. 도 11은 이러한 예를 도시하며, 원료 모노머에 대하여 광, 예를 들어 자외선을 조사해서 빛에너지를 부여함으로써 중합이 일어나 폴리요소막이 생성되고, 이 폴리요소막을 예를 들어 350℃에서 가열하면, 이소시아네이트와 아민으로 해중합한다.
그런데, 폴리요소막은 상기 보호막(15) 이외의 용도의 희생막으로서 형성할 수 있다. 예를 들어, 반도체 장치를 구성하는 p-MOS 또는 n-MOS를 형성하기 위해서 웨이퍼(W)의 표면에서의 피 이온 주입층(81)의 소정의 영역(82)에 한정적으로 이온 주입을 행하는 데 있어서, 도 12에 도시하는 바와 같이 당해 피 이온 주입층(81) 상에 마스크로서 상기 보호막(15)을 성막한다. 이렇게 피 이온 주입층(81)에 있어서, 보호막(15)에 피복되어, 이온 주입이 행하여지지 않도록 각각 보호되는 영역은 피보호층을 이룬다. 보호막(15)에 형성한 개구부(83)를 통해서 상기 소정의 영역(82)에 한정적으로 이온 주입을 행한 후에는, 도 3의 (j)에서 설명한 바와 같이 저산소 분위기에서 가열해서 보호막(15)을 제거한다. 또한, 희생막인 보호막(15)은, 에칭 마스크로서 피에칭층 상에 형성해도 된다. 그렇게 형성된 보호막(15)의 개구부(83)를 통해서 피에칭막 중 소정의 영역을 한정적으로 에칭한 후에는, 보호막(15)을 앞서 서술한 제거 방법에 의해 제거한다.
또한 본 발명은, 하층의 막을 보호하기 위한 희생막으로서 폴리요소에 의한 보호막(15)을 형성한 후, 당해 보호막(15)을 제거하는 처리를 행하는 것에 한정되지 않는다. 그렇게 보호막(15)의 형성 및 제거를 행하지 않는 실시 형태에 대해서, 도 13을 참조하여 설명한다. 이 실시 형태는, 듀얼 다마신에 의해 웨이퍼(W)에 반도체 장치의 도전로를 형성하는 공정에 본 발명을 적용한 것이다. 도면 중 91은, 하층측의 층간 절연막, 92는 층간 절연막(91)에 매립된 도전로를 이루는 구리, 93은 SiC(탄화규소) 등에 의해 구성되는 에칭 스토퍼막이며, 에칭 시의 스토퍼의 기능을 갖는다. 에칭 스토퍼막(93) 상에는, 층간 절연막인 저유전율막(94)이 형성되어 있다. 저유전율막(94)은 예를 들어 SiOC(탄소 함유 산화 실리콘)막이며, 이 SiOC막은 다공질체이다. 도 13의 (a)에서, 이 저유전율막(94)의 구멍부를 모식적으로 95로서 나타내고 있다.
상기 저유전율막(94)에 대하여 예를 들어 이소시아네이트를 포함하는 원료 가스(제1 원료 가스로 함)와, 아민을 포함하는 원료 가스(제2 원료 가스)를 교대로 반복 공급한다. 각 가스는 저유전율막(94)의 구멍부(95)에 진입하여, 당해 구멍부(95)에서 도 4에서 설명한 바와 같이 서로 반응함으로써, 구멍부(95)에 매립되도록 폴리요소인 보호재(96)가 형성된다(도 13의 (b)). 상기 제1 원료 가스, 제2 원료 가스는, 도 6에서 설명한 성막 장치(4)를 사용해서 웨이퍼(W)에 공급할 수 있다. 또한, 이 보호재(96)는, 저유전율막(94)의 구멍부(95)에 매립되도록 형성된 막이라고 볼 수 있다.
제1 원료 가스 및 제2 원료 가스를 동시에 웨이퍼(W)에 공급해도 되고, 제1 원료 가스 및 제2 원료 가스를 교대로 반복해서 웨이퍼(W)에 공급해도 된다. 그렇게 제1 원료 가스 및 제2 원료 가스를 교대로 반복 공급하는 경우에는, 예를 들어 제1 원료 가스를 공급하는 기간과, 제2 원료 가스를 공급하는 기간의 사이에, 진공 용기(40) 내에 N2(질소) 등의 퍼지 가스를 공급하는 기간을 설정한다. 즉, CVD 외에 ALD(Atomic Layer Deposition)에 의해서도 저유전율막(94)에 보호재(96)를 형성할 수 있다. 또한, 그렇게 퍼지 가스를 웨이퍼(W)에 공급하기 위해서, 예를 들어 성막 장치(4)에서의 배관(41c, 42c)에 대해서는 상류측을 각각 분기시킨다. 그리고, 분기된 상류측의 한쪽은, 원료 공급원(41a, 42a)에 각각 접속하고, 분기된 상류측의 다른 쪽은 퍼지 가스의 공급원에 접속하도록 구성한다.
구멍부(95)에의 보호재(96)의 매립 후에는, 저유전율막(94)에 대한 에칭 마스크의 형성, 저유전율막(94)의 에칭, 에칭에 의한 에칭 마스크의 제거를 행하고, 저유전율막(94)에 대하여 비아 홀 및 트렌치(배선 매립용 홈)를 이루는 오목부를 형성한다. 이들 각 에칭은 도 7에서 설명한 에칭 장치(5)를 사용한 플라스마 에칭에 의해 행할 수 있다. 이렇게 각 에칭을 행하는 데 있어서, 보호재(96)가 매립되어 있기 때문에, 저유전율막(94)에 대한 대미지가 억제된다.
이 대미지의 억제에 대해서 구체적으로 설명하면, 저유전율막(94)을 구성하는 SiOC막은 Si-C 결합을 갖지만, 플라스마에 노출된 SiOC막의 노출면, 즉 오목부의 측벽 및 저면에서, 플라스마에 의해 예를 들어 Si-C 결합이 끊어져 C가 막 중으로부터 탈리한다. C의 탈리에 의해 불포화 결합손이 생성된 Si는, 그 상태에서는 불안정하기 때문에, 그 후 예를 들어 대기 중의 수분 등과 결합하여, 대미지층을 구성하는 Si-OH가 된다. 그러나, 보호재(96)에 의한 매립이 행해짐으로써, 저유전율막(94)에 있어서 플라스마에 노출되는 영역은 작아져, 이러한 대미지층의 형성이 억제되게 된다.
저유전율막(94)에 대한 오목부의 형성 후에는, 예를 들어 Ti와 TiON의 적층막으로 이루어지는 배리어층(97)의 형성, 오목부에 대한 도전로를 이루는 구리(98)에 대한 매립을 행하여, 상층측의 회로 부분이 형성된다(도 13의 (c)). 또한, 배리어층(97)은 구리(98)의 저유전율막(94)에 대한 확산을 방지하는 막이다. 그 후, 보호막(15)을 제거할 경우와 마찬가지로, 웨이퍼(W)를 저산소 분위기에서 가열함으로써 보호재(96)를 해중합해서 구멍부(95)로부터 제거한다(도 13의 (d)). 이렇게 구멍부(95)에 대한 매립 재료인 보호재(96)를 제거할 경우에도, 보호재(96)가 산화됨으로 인한 잔사가 저유전율막(94)에 남는 것이 억제되므로, 제조되는 반도체 제품의 품질에 영향을 주는 것을 방지할 수 있다. 또한, 보호재(96)의 형성 후, 이렇게 보호재(96)를 제거할 때까지의 각 처리는, 보호재(96)가 해중합에 의해 제거되지 않는 온도에서 행한다. 또한, 본 발명은 상기한 각 실시 형태에 한정되는 것은 아니며, 각 실시 형태에서 나타내는 예는 적절히 변경하거나, 서로 조합하거나 하는 것이 가능하다.
(평가 시험)
H6XDI 및 H6XDA를 90℃로 가열한 기판에 공급한 후, 당해 기판을 250℃에서 5분 가열함으로써, 폴리요소막을 형성하였다. 이 폴리요소막의 각 부에서의 막 두께의 평균값은 500nm이었다. 평가 시험 1-1로서, 중량이 5mg인 상기 폴리요소막이 형성된 기판이 적재되는 실내에, 200mL/분으로 N2 가스를 공급하여, 실내의 산소 농도를 50ppm 이하의 질소 분위기로 하였다. 그리고 이 N2 가스 분위기 중에서 기판을 가열하여, 당해 기판의 온도가 실온부터 상승해서 1000℃가 되도록, 10℃/분의 승온 속도로 상승시켰다. 이 승온 중의 기판의 중량과, 기판의 발열량을 계측하였다. 또한, 평가 시험 1-2로서, N2 가스 대신에 공기를, 실내에 200mL/분으로 공급한 것을 제외하고는 평가 시험 1-1과 마찬가지의 시험을 행하였다. 즉, 평가 시험 1-2는 평가 시험 1-1보다도 산소 농도가 높은 분위기에서 기판의 가열을 행하고 있다. 또한, 평가 시험 1-1은 저산소 분위기에서 기판의 가열을 행하고 있다.
도 14의 그래프는, 기판의 중량에 관한 시험 결과를 나타내고 있다. 당해 그래프의 횡축은 기판의 온도(단위: ℃)를 나타내고 있고, 그래프의 종축은 가열 전의 기판의 중량을 100％로 했을 때의 기판의 중량의 비율(단위: ％)을 나타내고 있다. 또한, 도 15의 그래프는, 발열량에 관한 시험 결과를 나타내고 있다. 당해 그래프의 횡축은 기판의 온도(단위: ℃)를 나타내고 있고, 종축은 발열량의 크기를 나타내고 있다. 종축의 수치가 클수록 발열량이 큰 것을 나타낸다. 또한, 도 14, 도 15의 그래프 모두 실선이 평가 시험 1-1의 결과를, 점선이 평가 시험 1-2의 결과를 각각 나타내고 있다.
도 14의 그래프로부터, 평가 시험 1-1, 평가 시험 1-2 모두 100℃에 달할 때까지 5％ 정도 중량이 저하되어 있지만, 이것은 기판에 흡착되어 있던 물의 탈리에 의한 것이다. 평가 시험 1-1에서는 기판의 온도가 100℃를 초과해서 300℃에 달할 때까지, 기판의 중량의 감소가 1％ 정도로 억제되어 있고, 300℃를 초과하면 급격하게 저하되고, 500℃에서는 0.5％ 이하의 중량으로 되어 있다. 한편, 평가 시험 1-2에서는, 평가 시험 1-1과 마찬가지로 기판의 온도가 300℃를 초과하면 기판의 중량이 급격하게 저하되지만, 기판의 온도가 230℃에 달했을 때 이미 기판의 중량의 저하가 개시된 것이 평가 시험 1-1과 상이하다. 또한 평가 시험 1-2에서는, 기판의 온도가 500℃에 달했을 때는 기판의 중량은 13％ 정도로, 비교적 큰 값으로 되어 있고, 600℃에 달했을 때 당해 중량이 0.5％ 정도로 되었다.
또한, 도 15의 그래프로부터, 평가 시험 1-1에서는 발열량이 실온부터 600℃로의 승온 중, 발열량이 크게 변화하지 않았다. 이것은, 평가 시험 1-1에서는 폴리요소막의 산화가 억제되어 있는 것을 나타내고 있다. 한편, 평가 시험 1-2에서는 230℃ 부근 및 300℃ 내지 600℃에서, 평가 시험 1-1보다도 발열량이 크다. 이것은, 평가 시험 1-1에서는 기판의 온도가 실온부터 600℃에 달할 때까지 산화 반응은 거의 일어나지 않았지만, 평가 시험 1-2에서는 230℃ 부근, 300℃ 내지 600℃에서 산화 반응이 일어난 것을 나타내고 있다. 따라서, 평가 시험 1-2에서, 기판의 온도가 230℃에 달하고 나서 중량이 감소한 것은 공기 중의 산소의 산화 반응에 의해, 폴리요소가 분해한 것에 의한 것으로 생각된다. 또한, 평가 시험 1-2에서 기판의 온도가 500℃에 달했을 때 기판의 중량이 비교적 큰 것은, 산화 반응에 의한 생성물이 기판에 잔사로서 남아 있기 때문이라고 생각된다.
이렇게 평가 시험 1-1에서는 평가 시험 1-2와 비교하면 산화가 억제됨으로써 높은 내열성이 얻어지고 있고, 또한 보다 낮은 온도에서 기판에 대한 잔사로 되지 않도록 폴리요소막을 제거할 수 있다. 이렇게 낮은 온도에서 폴리요소를 제거할 수 있다는 것은, 웨이퍼에 형성된 반도체 장치에 대한 열에 의한 대미지를 억제할 수 있다는 것이 된다. 따라서 이 평가 시험으로부터는, 폴리요소막을 해중합할 경우에 산소 농도를 50ppm 이하로 함으로써, 충분히 산화물의 생성을 억제해서 기판에 대한 잔사가 부착되는 것을 억제하고, 충분히 본 발명의 효과가 얻어지는 것이 확인되었다.
또한, 승온 속도에 의해 폴리요소막의 해중합 속도는 변화하기 때문에, 본 평가 시험의 결과는 500℃가 되지 않으면 폴리요소막이 제거되지 않는다는 것을 나타내는 것은 아니다. 또한, 400℃ 이상의 온도에서 평가 시험 1-1과 1-2에서 기판의 중량 변화에 대해 서로 다른 거동을 나타내고 있는데, 이것도 평가 시험 1-1의 환경 하와 평가 시험 1-2의 환경 하의 산소 농도의 차이에 따른 것일 가능성이 있다.
W : 웨이퍼 10 : 제어부
14 : 전극막 15 : 보호막
19 : 콘택트 홀 3 : 도포 장치
4 : 성막 장치 5 : 에칭 장치
52 : 배기 기구 6 : 종형 열처리 장치
94 : 저유전율막 95 : 구멍부
96 : 보호재

Claims (6)

  1. 반도체 장치 제조용 기판의 표면에 중합용 원료를 공급하여, 당해 기판에 마련되는 보호해야 할 피보호층을 당해 기판에 행하여지는 처리에 대하여 보호하기 위한, 요소 결합을 갖는 중합체에 의해 구성되는 보호재를 형성하는 공정과,
    이어서, 상기 보호재가 형성된 상기 기판에 대하여 상기 처리를 행하는 공정과,
    계속해서, 산소 농도가 0ppm 초과 50ppm 이하인 저산소 분위기에서 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 보호재를 제거하는 공정
    을 포함하고,
    상기 보호재를 제거하는 공정은 상기 기판에 보호재가 잔류하지 않도록 300℃보다 높은 온도로 가열하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 보호재는, 상기 피보호층의 상측에 형성되는 희생막인 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 피보호층은 반도체 장치의 도전로를 구성하는 금속막이며,
    상기 보호재는 당해 금속막에 적층되어 형성되는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 피보호층은 다공질체이며, 상기 보호재는 다공질체에 매립되어 형성되는 반도체 장치의 제조 방법.
  5. 삭제
  6. 보호해야 할 피보호층과, 기판에 행하여지는 처리에 대하여 상기 피보호층을 보호하기 위한 요소 결합을 갖는 중합체에 의해 구성되는 보호재가 형성된 반도체 장치 제조용 기판을 저장하는 처리 용기와,
    상기 처리 용기 내에 산소 농도가 0ppm 초과 50ppm 이하인 저산소 분위기를 형성하는 저산소 분위기 형성부와,
    상기 저산소 분위기에서 상기 처리 용기 내의 기판을 가열하여, 상기 중합체를 해중합해서 상기 보호재를 제거하는 가열부
    를 포함하고,
    상기 가열부는 상기 기판에 보호재가 잔류하지 않도록 300℃보다 높은 온도로 가열하는, 기판 처리 장치.
KR1020180122479A 2017-10-26 2018-10-15 반도체 장치의 제조 방법 및 기판 처리 장치 KR102548634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017207428A JP6953999B2 (ja) 2017-10-26 2017-10-26 半導体装置の製造方法及び基板処理装置
JPJP-P-2017-207428 2017-10-26

Publications (2)

Publication Number Publication Date
KR20190046638A KR20190046638A (ko) 2019-05-07
KR102548634B1 true KR102548634B1 (ko) 2023-06-28

Family

ID=66244181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180122479A KR102548634B1 (ko) 2017-10-26 2018-10-15 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US10840084B2 (ko)
JP (1) JP6953999B2 (ko)
KR (1) KR102548634B1 (ko)
CN (1) CN109713123B (ko)
TW (1) TWI754108B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373511B (zh) 2018-10-26 2023-12-26 株式会社日立高新技术 等离子体处理方法
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
JP7236953B2 (ja) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 成膜装置および成膜方法
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
JP7521229B2 (ja) * 2020-03-30 2024-07-24 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP2023010231A (ja) 2021-07-09 2023-01-20 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140980A (ja) 2011-12-28 2013-07-18 Toshiba Corp 半導体装置の製造の方法
US20140322921A1 (en) 2013-04-26 2014-10-30 Iftikhar Ahmad Method and apparatus for microwave treatment of dielectric films
JP2015111610A (ja) * 2013-12-06 2015-06-18 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JP2016143265A (ja) 2015-02-03 2016-08-08 Ｎｅｃマグナスコミュニケーションズ株式会社 紙幣還流装置、還流式紙幣処理装置、及び入出金処理方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP3865807B2 (ja) * 1995-11-08 2007-01-10 株式会社アルバック 有機エレクトロルミネッセンス素子
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
RU2218365C2 (ru) * 2001-07-27 2003-12-10 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я.Карпова" Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
JP5007275B2 (ja) * 2008-06-02 2012-08-22 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8872154B2 (en) * 2009-04-06 2014-10-28 Purdue Research Foundation Field effect transistor fabrication from carbon nanotubes
JP5350424B2 (ja) * 2011-03-24 2013-11-27 東京エレクトロン株式会社 表面処理方法
JP5595363B2 (ja) * 2011-09-30 2014-09-24 富士フイルム株式会社 穴付き積層体の製造方法、穴付き積層体、多層基板の製造方法、下地層形成用組成物
JP5666417B2 (ja) * 2011-11-08 2015-02-12 富士フイルム株式会社 液滴吐出ヘッドの製造方法
CN104620352B (zh) * 2012-07-10 2017-05-10 株式会社尼康 标记形成方法和器件制造方法
US9790407B2 (en) * 2013-03-09 2017-10-17 Moore John Aqueous detergent soluble coating and adhesive and methods of temporary bonding for manufacturing
JP6311703B2 (ja) * 2013-03-29 2018-04-18 Jsr株式会社 組成物、パターンが形成された基板の製造方法、並びに膜及びその形成方法
US9054052B2 (en) * 2013-05-28 2015-06-09 Global Foundries Inc. Methods for integration of pore stuffing material
US9847220B2 (en) * 2013-07-08 2017-12-19 Basf Se Azide-based crosslinking agents
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US9159547B2 (en) * 2013-09-17 2015-10-13 Deca Technologies Inc. Two step method of rapid curing a semiconductor polymer layer
US9177790B2 (en) * 2013-10-30 2015-11-03 Infineon Technologies Austria Ag Inkjet printing in a peripheral region of a substrate
US9058980B1 (en) * 2013-12-05 2015-06-16 Applied Materials, Inc. UV-assisted photochemical vapor deposition for damaged low K films pore sealing
JPWO2016017678A1 (ja) * 2014-07-31 2017-06-15 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 犠牲膜用組成物、およびその製造方法、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JPWO2017038806A1 (ja) * 2015-09-01 2017-08-31 株式会社アルバック 酸化物誘電体素子及び酸化物誘電体素子の製造方法
TWI742515B (zh) * 2016-07-21 2021-10-11 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140980A (ja) 2011-12-28 2013-07-18 Toshiba Corp 半導体装置の製造の方法
US20140322921A1 (en) 2013-04-26 2014-10-30 Iftikhar Ahmad Method and apparatus for microwave treatment of dielectric films
JP2015111610A (ja) * 2013-12-06 2015-06-18 メルクパフォーマンスマテリアルズマニュファクチャリング合同会社 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
JP2016143265A (ja) 2015-02-03 2016-08-08 Ｎｅｃマグナスコミュニケーションズ株式会社 紙幣還流装置、還流式紙幣処理装置、及び入出金処理方法

Also Published As

Publication number Publication date
TW201926481A (zh) 2019-07-01
JP2019080000A (ja) 2019-05-23
US20190131125A1 (en) 2019-05-02
JP6953999B2 (ja) 2021-10-27
US10840084B2 (en) 2020-11-17
CN109713123A (zh) 2019-05-03
CN109713123B (zh) 2023-12-08
KR20190046638A (ko) 2019-05-07
TWI754108B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR102548634B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US20220270877A1 (en) Tin oxide films in semiconductor device manufacturing
KR102501364B1 (ko) 자기정렬된 콘택트 스킴을 위한 희생적 pmd
KR102268929B1 (ko) 반도체 장치의 제조 방법
US9385318B1 (en) Method to integrate a halide-containing ALD film on sensitive materials
CN114582709A (zh) 氧化铝层的沉积
JP6465189B2 (ja) 半導体装置の製造方法及び真空処理装置
JP6469705B2 (ja) エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法
KR20180111560A (ko) 반도체 장치의 제조 방법
US20140051255A1 (en) Copper discoloration prevention following bevel etch process
TW201726963A (zh) 低介電常數含鋁蝕刻終止膜的形成方法
KR20180104765A (ko) 일괄 처리 시스템에서의 다중막 퇴적 및 에칭을 위한 방법 및 장치
CN110544650A (zh) 半导体装置的制造方法和基板处理装置
JP7465256B2 (ja) 非ｕｖ高硬度低ｋの膜堆積
US20230010649A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
WO2023177594A1 (en) Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right