KR102268929B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102268929B1
KR102268929B1 KR1020200128494A KR20200128494A KR102268929B1 KR 102268929 B1 KR102268929 B1 KR 102268929B1 KR 1020200128494 A KR1020200128494 A KR 1020200128494A KR 20200128494 A KR20200128494 A KR 20200128494A KR 102268929 B1 KR102268929 B1 KR 102268929B1
Authority
KR
South Korea
Prior art keywords
film
substrate
mask
etching
wafer
Prior art date
Application number
KR1020200128494A
Other languages
English (en)
Other versions
KR20200117960A (ko
Inventor
고이치 야츠다
타카시 하야카와
히로시 오쿠노
레이지 니노
히로유키 하시모토
다츠야 야마구치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200117960A publication Critical patent/KR20200117960A/ko
Application granted granted Critical
Publication of KR102268929B1 publication Critical patent/KR102268929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 기판에 형성된 피 에칭막을 에칭하기 위한 마스크를 당해 에칭을 행한 후에, 간이한 방법으로, 피 에칭막의 대미지가 억제되도록 제거하는 것이다. 피 에칭막(20)이 형성된 기판(웨이퍼(W))의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막(23)을 형성하는 공정과, 상기 마스크용 막(23)에 에칭용 패턴(28)을 형성하는 공정과, 이어서 상기 패턴(28)을 사용해서 상기 피 에칭막(20)을 처리 가스에 의해 에칭하는 공정과, 그 후, 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 마스크용 막(23)을 제거하는 공정을 실시한다.

Description

반도체 장치의 제조 방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치를 제조하기 위한 기판 상에 형성된 피 에칭막을, 에칭 마스크를 사용해서 에칭하는 기술에 관한 것이다.
다층화된 반도체 장치의 제조에 있어서, 동작 속도를 향상시키기 위해 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 형성된 층간 절연막의 기생 용량을 작게 하는 방법으로서, 다공질의 저유전율막이 사용되고 있다. 이러한 종류의 막으로서는, 예를 들어 실리콘, 탄소 및 산소를 포함하고, Si-C 결합을 갖는 SiOC막을 들 수 있다. SiOC막은, 배선 재료인 예를 들어 구리를 매립하기 위해서, 레지스트 마스크 및 하층 마스크를 사용하여, CF계의 가스인 예를 들어 CF4 가스의 플라즈마에 의해 에칭이 행하여지고, 계속해서 산소 가스의 플라즈마에 의해 레지스트 마스크의 애싱이 행하여진다.
그런데 SiOC막에 대하여 에칭이나 애싱 등의 플라즈마 처리를 행하는 경우, 플라즈마에 노출된 SiOC막의 노출면, 즉 오목부의 측벽 및 저면에 있어서, 플라즈마에 의해 예를 들어 Si-C 결합이 끊어져서 C가 막 중으로부터 탈리한다. C의 탈리에 의해 불포화 결합손이 생성된 Si는, 그 상태에서는 불안정하기 때문에, 그 후 예를 들어 대기 중의 수분 등과 결합해서 Si-OH가 된다.
이렇게 플라즈마 처리에 의해, SiOC막의 노출면에는 대미지층이 형성되어버리는데, 이 대미지층은 탄소의 함유량이 저하되어 있으므로, 유전율이 상승해버린다. 배선 패턴의 선 폭의 미세화 및 배선층이나 절연막 등의 박막화가 진행되고 있으므로, 웨이퍼 전체에 대하여 표면부에 미치는 영향의 비율이 커지고 있어, 표면부라고 할지라도 그 유전율의 상승에 의해 반도체 장치의 특성이 설계값에서 벗어나버리는 요인의 하나가 된다. 또한, 상기와 같이 플라즈마를 형성함으로써 SiOC막의 에칭에 사용한 마스크의 제거를 행하고 있지만, 보다 간이한 방법으로 마스크의 제거를 행하는 것이 바람직하다.
특허문헌 1에는, 기판 상의 다공질의 저유전율막의 구멍부에 사전에 PMMA(아크릴 수지)를 매립하고, 저유전율막에 대하여 에칭 등의 처리를 행한 후, 기판을 가열하고, 용제를 공급하고, 또한 마이크로파를 공급해서 PMMA를 제거하는 기술이 기재되어 있다. 그러나, PMMA를 제거하기 위해서는, 플라즈마에 의해 20분 정도의 긴 시간을 들일 필요가 있고, 또한 400℃ 이상의 온도까지 기판을 가열해야 하므로, 기판에 이미 형성되어 있는 소자 부분에 악영향을 줄 우려가 크다는 과제가 있다.
미국 특허 제9,414,445 (제2란 제23행 내지 29행, 제13란 제51행 내지 53행, 클레임 3)
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 기판에 형성된 피 에칭막을 에칭하기 위한 마스크를 당해 에칭을 행한 후에, 간이한 방법으로, 피 에칭막의 대미지가 억제되도록 제거할 수 있는 기술을 제공하는 데 있다.
본 발명의 기판에 대해서 처리를 행하여, 반도체 장치를 제조하는 방법에 있어서,
피 에칭막이 형성된 기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막을 형성하는 공정과,
상기 마스크용 막에 에칭용 패턴을 형성하는 공정과,
계속해서 상기 패턴을 사용하여 상기 피 에칭막을 처리 가스에 의해 에칭하는 공정과,
그 후, 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 마스크용 막을 제거하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 진공 처리 장치는, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막이 피 에칭막 상에 형성되고, 상기 마스크용 막 상에 마스크 패턴을 형성하고 있는 막이 적층되어 있는 기판을, 제1 진공 용기 내에서 처리 가스에 의해 에칭해서 상기 마스크 패턴을 상기 마스크용 막에 전사하기 위한 제1 에칭 처리 모듈과,
제1 에칭 처리 모듈에서 에칭된 기판을, 제2 진공 용기 내에서 상기 마스크용 막을 마스크로 해서 처리 가스에 의해 피 에칭막을 에칭하기 위한 제2 에칭 처리 모듈을 구비한 것을 특징으로 한다.
본 발명의 기판 처리 장치는, 피 에칭막이 형성된 기판의 표면에, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막을 형성하기 위한 성막부와,
상기 마스크용 막이 성막된 기판에 레지스트를 도포하기 위한 레지스트 도포부와,
레지스트가 도포된 기판을 가열 처리하는 노광 전의 가열 처리부와,
노광 후의 기판을 가열 처리하는 노광 후의 가열 처리부와,
가열 처리된 기판을 현상하기 위한 현상 처리부와,
기판을 처리하는 각 부의 사이의 반송을 행하기 위한 반송 기구를 구비하고,
상기 성막부는, 기판을 적재하는 적재대와, 적재대에 적재된 기판에 중합용 원료를 액체 또는 미스트로서 기판에 공급하는 원료 토출부를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 피 에칭막이 형성된 기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막을 형성한다. 그리고, 당해 마스크용 막에 형성한 에칭용 패턴을 사용해서 상기 피 에칭막을 에칭한 후에는, 상기 기판을 가열하여, 상기 중합체를 해중합해서 상기 마스크용 막을 제거한다. 따라서, 마스크용 막을 제거하기 위한 플라즈마를 형성할 필요가 없다. 그 때문에, 당해 플라즈마에 의해 피 에칭막이 대미지를 받는 것을 방지할 수 있고, 당해 마스크용 막의 제거 처리를 간이하게 행할 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 2는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 3은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 4는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 5는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 6은 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다.
도 7은 이소시아네이트와 아민을 각각 증기로 반응시켜 요소 결합을 갖는 중합체를 생성하기 위한 장치를 도시하는 단면도이다.
도 8은 상기 반도체 장치의 제조 방법을 실시하기 위한 진공 처리 장치의 평면도이다.
도 9는 상기 진공 처리 장치에 설치되는 에칭 처리 모듈의 종단 측면도이다.
도 10은 상기 반도체 장치의 제조 방법을 실시하기 위한 도포, 현상 장치의 평면도이다.
도 11은 상기 도포, 현상 장치의 사시도이다.
도 12는 상기 도포, 현상 장치의 종단 측면도이다.
도 13은 상기 도포, 현상 장치에 설치되는 마스크용 막 형성 모듈의 종단 측면도이다.
도 14는 요소 결합을 갖는 중합체가 올리고머로 되는 반응을 도시하는 설명도이다.
도 15는 2급 아민을 사용해서 요소 결합을 갖는 중합체를 생성하는 모습을 도시하는 설명도이다.
도 16은 이소시아네이트 및 아민을 구성하는 원자단의 구성을 도시하는 설명도이다.
도 17은 평가 시험에서 얻어진 주사 현미경 사진을 도시하는 도면이다.
도 18은 평가 시험에서 얻어진 주사 현미경 사진을 도시하는 도면이다.
도 19는 평가 시험의 결과 나타내는 그래프도이다.
도 20은 평가 시험의 결과 나타내는 그래프도이다.
도 21은 평가 시험의 결과 나타내는 그래프도이다.
도 22는 평가 시험의 결과 나타내는 그래프도이다.
본 발명의 반도체 장치의 제조 방법을 반도체 장치의 배선을 형성하는 공정에 적용한 실시 형태에 대해서 설명한다. 이 배선의 형성 공정은, 기판인 웨이퍼(W)에 대하여 행하여지는 듀얼 다마신이다. 도 1 내지 도 5는, 하층측의 회로 부분에 상층측의 회로 부분을 형성하는 모습을 단계적으로 도시하는 설명도이며, 11은 하층측의 예를 들어 층간 절연막으로서 기능하는 막, 12는 층간 절연막으로서 기능하는 막(11)에 매립된 배선 재료, 13은 에칭 시의 스토퍼의 기능을 갖는 에칭 스토퍼막이다. 에칭 스토퍼막(13)은, 예를 들어 SiC(탄화규소)나 SiCN(탄화질화규소) 등에 의해 형성되어 있다.
에칭 스토퍼막(13) 상에는, 층간 절연막으로서 기능하는 저유전율막(20)이 형성되어 있다. 저유전율막(20)으로서는, 이 예에서는 SiOC막이 사용되고, SiOC막은, 예를 들어 DEMS(Diethoxymethylsilane)를 플라즈마화해서 CVD(Chemical Vapor Deposition)법에 의해 성막된다. 따라서, 저유전율막(20)은 주성분으로서, 실리콘, 탄소 및 산소를 포함하고 있다. 또한, 하층측의 층간 절연막으로서 기능하는 막(11)에 대해서도 예를 들어 SiOC막이 사용된다.
본 실시 형태에서는, 웨이퍼(W)의 표면에서 도 1의 (a)에 도시하는 바와 같이 하층측의 회로 부분이 형성되고, 이 회로 부분 상에 저유전율막(20)이 형성되어 있는 상태에서 처리가 시작되어, 이 저유전율막(20)에 비아 홀 및 트렌치(배선 매립용 홈)가 형성된 후, 배선이 매립될 때까지의 처리를 설명한다.
우선 도 1의 (b)에 도시하는 바와 같이 저유전율막(20)의 표면에, 트렌치에 대응하는 부위가 개구되는, 예를 들어 TiN(티타늄나이트라이드)막으로 이루어지는 에칭용 패턴 마스크인 하드 마스크(22)가 공지된 방법에 의해 형성된다.
계속해서, 하드 마스크(22) 및 저유전율막(20) 상에, 비아 홀을 에칭할 때의 마스크가 되는 마스크용 막으로서, 폴리요소막(23)이 형성된다(도 1의 (c)). 이 폴리요소막(23)에 대해서는, 도 6에 일례를 나타내는 바와 같이, 원료 모노머인 이소시아네이트 및 아민을, 요소 결합이 형성되도록 공중합시킴으로써 형성할 수 있다. 또한, R은 예를 들어 알킬기(직쇄상 알킬기 또는 환상 알킬기) 또는 아릴기이며, n은 2 이상의 정수이다.
아민으로서는, 예를 들어 지환식 화합물 또는 지방족 화합물을 사용할 수 있고, 당해 지환식 화합물로서는, 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA)을, 당해 지방족 화합물로서는, 예를 들어 1,12-디아미노도데칸(DAD)을 각각 들 수 있다.
이소시아네이트로서는, 예를 들어 지환식 화합물, 지방족 화합물, 방향족 화합물 등을 사용할 수 있다. 당해 지환식 화합물로서는, 예를 들어 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)을, 당해 지방족 화합물로서는, 예를 들어 헥사메틸렌디이소시아네이트를 각각 들 수 있다.
상기 원료 모노머를 포함하는 가스를 웨이퍼(W)에 공급하여, 증착 중합에 의해 폴리요소막(23)을 형성하기 위한 CVD 장치(3)를 도 7에 도시해 둔다. 30은 진공 분위기를 구획하는 진공 용기이며, 도면 중 39는 당해 진공 분위기를 형성하기 위해 진공 용기(30) 내를 배기하는 배기 기구이다. 31a, 32a는 각각 원료 모노머인 이소시아네이트 및 아민을 액체로 수용하는 원료 공급원이며, 이소시아네이트의 액체 및 아민의 액체는 공급관(31b, 32b)에 개재하는 기화기(31c, 32c)에 의해 기화되어, 각 증기가, 가스 토출부인 샤워 헤드(33)에 도입된다.
샤워 헤드(33)는, 하면에 다수의 토출 구멍이 형성되어 있어, 이소시아네이트의 증기 및 아민의 증기를 각각 별도의 토출 구멍으로부터 처리 분위기에 토출하도록 구성되어 있다. 웨이퍼(W)는, 온도 조절 기구를 구비한 적재대(34)에 적재된다. 그리고, 진공 용기(30) 내를 소정의 압력의 진공 분위기로 한 상태에서, 웨이퍼(W)에 대하여 이소시아네이트의 증기 및 아민의 증기가 공급되고, 웨이퍼(W) 표면에서 증착 중합되어, 이미 설명한 폴리요소막(23)이 형성된다. 이렇게 증착 중합시킬 때의 진공 용기(30) 내의 온도는, 원료 모노머의 종류에 따라 정할 수 있으며, 예를 들어 40℃ 내지 150℃로 할 수 있다. 예를 들어, 원료 모노머의 증기압이 비교적 낮은 경우에는, 웨이퍼(W)의 온도는 비교적 높은 것이 바람직하고, 예를 들어 원료 모노머의 증기압이 비교적 높은 경우에는, 웨이퍼(W)의 온도는 비교적 낮은 것이 바람직하다. 폴리요소막(23)의 막 두께는, 예를 들어 폴리요소막(23)의 굴절률이나 소쇠 계수에 따라서 정할 수 있다.
이 폴리요소막(23)의 형성 후에는, 당해 폴리요소막(23) 상에 마스크막(24)이 형성되고, 마스크막(24)은 예를 들어 SiO2(산화 실리콘)막이며, 예를 들어 실리콘계의 반사 방지막을 사용할 수 있다. 마스크막(24)은, 예를 들어 감압 화학 기상 퇴적법(LPCVD: Low Pressure Chemical Vapor Deposition)이나 ALD(Atomic Layer Deposition)에 의해 형성된다. LPCVD에 의해, 마스크막(24)으로서 SiO2(산화 실리콘)막을 형성하는 경우, 원료 가스로서는, 예를 들어 실란 가스 및 산화 가스가 사용된다.
계속해서, 마스크막(24) 상에 레지스트막(26)이 형성된다. 그리고, 레지스트막(26)이 노광, 현상됨으로써, 비아 홀에 대응하는 부위에 개구부(27)가 형성되는 레지스트 패턴이 형성되고(도 2의 (e)), 이 레지스트 패턴을 사용해서 마스크막(24)이 에칭된다(도 2의 (f)).
이 에칭에 대해서는, 마스크막(24)이 SiO2막인 경우, 예를 들어 CH3F 가스를 플라즈마화해서 얻은 플라즈마에 의해 행한다. 또한 마스크막(24)을 마스크로 하여 폴리요소막(23)을 에칭함으로써, 비아 홀에 대응하는 부위에 개구부(28)가 형성된다(도 3의 (g)). 이때 에칭으로서는, 예를 들어 O2(산소) 가스, CO2(이산화탄소) 가스, NH3(암모니아) 가스 또는 N2(질소) 가스와 H2(수소) 가스와의 혼합 가스를 플라즈마화해서 얻은 플라즈마에 의해 행할 수 있다. 계속해서 폴리요소막(23)을 에칭 마스크로서 사용하여, 저유전율막(20)을 에칭하고, 비아 홀(29)을 형성한다(도 3의 (h)). 저유전율막(20), 이 예에서는 SiOC막을 에칭하는 방법으로서는, 처리 가스인 예를 들어 C6F6 가스를 플라즈마화해서 얻은 플라즈마에 의해 행할 수 있고, 이 경우, 또한 미량의 산소 가스를 첨가하도록 해도 된다. 또한, 폴리요소막(23) 상의 마스크막(24)은, 이 에칭 공정에서 제거된다.
그 후, 비아 홀(29)의 저부의 에칭 스토퍼막(13)이 에칭해서 제거된다. 이 에칭은, 에칭 스토퍼막(13)이 예를 들어 SiC막인 경우에는, 예를 들어 CF4 가스를 플라즈마화해서 얻은 플라즈마에 의해 행할 수 있다.
폴리요소막(23)을 형성하고 나서, 이 단계까지 행하여지는 각 프로세스는, 폴리요소가 해중합하는 온도보다도 낮은 온도에서 실시되는 것이 필요하다. 따라서, 각 막을 에칭할 때의 웨이퍼(W)의 처리 온도는, 예를 들어 100℃ 이하이고, CVD나 ALD에 의해 각 막을 형성하는 경우에 있어서의 웨이퍼(W)의 처리 온도는, 예를 들어 실온 내지 200℃이다.
그러한 후, 폴리요소막(23)이 제거된다(도 4의 (i)). 폴리요소는, 300℃ 이상, 예를 들어 350℃로 가열하면 아민에 해중합해서 증발하는데, 웨이퍼(W) 상에 이미 형성되어 있는 소자 부분, 특히 구리 배선에 악영향을 주지 않도록 하기 위해서는, 400℃ 이하, 예를 들어 390℃ 이하에서 가열하는 것이 바람직하고, 예를 들어 300℃ 내지 350℃에서 가열하는 것이 보다 바람직하다. 폴리요소의 해중합을 행하는 시간, 예를 들어 300℃ 내지 400℃에서 가열하는 시간은, 소자에의 열적 대미지를 억제한다는 관점에서, 예를 들어 5분 이하가 바람직하다. 따라서 가열 레시피의 바람직한 예로서는, 350℃, 5분 이하를 들 수 있다. 가열의 방법으로서는, 적외선 램프를 사용해도 되고, 히터를 내장한 적재대 상에 웨이퍼(W)를 얹어 가열하도록 해도 된다. 가열 분위기는 예를 들어 질소 가스 등의 불활성 가스 분위기가 된다.
다음으로 비아 홀(29)을 형성한 프로세스와 마찬가지로 하여, 하드 마스크(22)를 사용해서 저유전율막(20)이 에칭되어, 비아 홀(29)을 둘러싸는 영역에 트렌치(2A)가 형성된다(도 4의 (j)). 그 후, 하드 마스크(22)가 제거된다(도 5의 (k)). 하드 마스크(22)가 TiN막일 때는, 예를 들어 황산, 과산화수소수 및 물의 혼합 용액을 에칭액으로 해서 습식 에칭에 의해 제거할 수 있다. 계속해서 비아 홀(29) 및 트렌치(2A)에 구리가 매립되고, 여분의 구리가 CMP(Chemical Mechanical Polishing)에 의해 제거되어 구리 배선(2B)이 형성되어, 상층의 회로 부분이 형성된다(도 5의 (l)). 도 5의 (l)에서는 생략하고 있지만, 구리 배선(2B)이 형성되기 전에, 비아 홀(29) 및 트렌치(2A) 내에, 예를 들어 Ti와 TiON과의 적층막으로 이루어지는 배리어 메탈층과 구리로 이루어지는 시드층이 형성된다.
이상의 방법에 의하면, 웨이퍼(W)에 형성된 저유전율막(20)을 에칭할 때의 에칭 마스크가 되는 폴리요소막(23)을 증착 중합에 의해 형성하고, 저유전율막(20)을 에칭해서 비아 홀(29)을 형성한다. 그 후, 웨이퍼(W)를 400℃ 미만의 온도에서 가열해서 폴리요소를 해중합시켜, 폴리요소막(23)을 제거한다. 따라서, 저유전율막(20)의 에칭 마스크를 제거함에 있어서, 저유전율막(20)을 플라즈마에 노출시킬 필요가 없기 때문에, 저유전율막(20)의 표면이 받는 대미지가 억제된다. 결과로서, 저유전율막(20)의 유전율의 상승이 억제되기 때문에, 배선간의 용량의 증대를 방지할 수 있으므로, 웨이퍼(W)로부터 신뢰성이 높은 반도체 제품을 제조할 수 있다. 또한, 저유전율막(20)을 플라즈마에 노출시킬 필요가 없다는 것은, 저유전율막(20)과 폴리요소막(23)과의 사이에 당해 폴리요소막(23)을 제거함에 있어서 저유전율막(20)을 플라즈마로부터 보호하기 위한 막을 형성할 필요가 없다는 것이다. 그 때문에, 이상의 방법에 의하면, 처리 공정의 증가가 억제되게 된다. 또한, 폴리요소막(23)을 제거하기 위해서 플라즈마를 사용할 필요가 없기 때문에, 이 폴리요소막(23)의 제거를 간이하게 행할 수 있고, 이 제거 처리를 행하는 해중합 모듈(50)의 구성을 간소한 것으로 할 수 있다. 또한, 폴리요소에 대해서는 아미드기를 포함하고 있고, 하나의 중합체를 구성하는 아미드기와 다른 중합체를 구성하는 아미드기와의 사이에 수소 결합이 형성되므로, 비교적 높은 내약품성 및 200℃ 정도라는 실용상 충분한 내열성을 갖는다. 즉, 폴리요소막(23)은, 마스크로서 적합한 성질을 구비하고 있다.
계속해서, 상기 일련의 처리에 있어서, 레지스트 패턴이 형성되고 나서 폴리요소막(23)이 해중합될 때까지의 처리를 행하는 진공 처리 장치(4)에 대해서, 도 8의 평면도를 참조하면서 설명한다. 진공 처리 장치(4)는, 그 내부 분위기가 예를 들어 건조한 질소 가스에 의해 상압 분위기로 되는 가로로 긴 상압 반송실(41)을 구비하고, 상압 반송실(41)의 앞쪽에는, 캐리어(C)를 적재하기 위한 반출입 포트(42)가 좌우 방향으로 배열해서 설치되어 있다. 상압 반송실(41)의 정면 벽에는, 상기 캐리어(C)의 덮개와 함께 개폐되는 도어(43)가 설치되어 있다. 상압 반송실(41) 내에는, 웨이퍼(W)를 반송하기 위한 관절 아암으로 구성된 제1 반송 기구(44)가 설치되어 있다. 또한, 상압 반송실(41)의 반출입 포트(42)측에서 볼 때 좌측벽에는, 웨이퍼(W)의 방향이나 편심의 조정을 행하는 얼라인먼트 실(45)이 설치되어 있다.
상압 반송실(41)에서의 반출입 포트(42)의 반대측에는, 예를 들어 2개의 로드 로크실(46A, 46B)이 좌우에 늘어서도록 배치되어 있다. 로드 로크실(46A, 46B)과 상압 반송실(41)과의 사이에는, 게이트 밸브(47)가 설치되어 있다. 로드 로크실(46A, 46B)의 상압 반송실(41)측에서 볼 때 안측에는, 진공 반송실(48)이 게이트 밸브(49)를 통해서 배치되어 있다.
진공 반송실(48)에는, 게이트 밸브(4A)를 통해서, 2개의 에칭 처리 모듈(5) 및 2개의 해중합 모듈(50)이 접속되어 있다. 진공 반송실(48)에는, 관절 아암으로 이루어지는 2개의 반송 아암을 구비한 제2 반송 기구(4B)가 설치되어 있고, 제2 반송 기구(4B)에 의해, 로드 로크실(46A, 46B), 에칭 처리 모듈(5) 및 해중합 모듈(50) 사이에서 웨이퍼(W)의 수수가 행하여진다.
계속해서, 에칭 처리 모듈(5)에 대해서, 종단 측면도인 도 9를 참조하면서 설명한다. 이 에칭 처리 모듈(5)은, 용량 결합 플라즈마를 형성하고, 이미 설명한 플라즈마에 의한 각 에칭 처리를 행할 수 있도록 구성되어 있다. 도면 중 51은 접지된 처리 용기이며, 도 8에서 설명한 게이트 밸브(4A)를 통해서 진공 반송실(48)에 접속되어 있다. 처리 용기(51) 내는, 배기 기구(59)에 의해 내부가 배기됨으로써, 원하는 압력의 진공 분위기로 된다.
도면 중 52는 웨이퍼(W)가 적재되는 적재대이며, 웨이퍼(W)를 가열하기 위한 도시하지 않은 히터가 매설되어 있다. 적재대(52)는, 처리 용기(51)의 저면 상에 전기적으로 접속되어 배치되어 있고, 하부 전극으로서의 역할을 하고, 애노드 전극으로서 기능한다. 또한, 적재대(52)는, 제2 반송 기구(4B)와의 사이에서 웨이퍼(W)의 수수가 가능하도록, 적재대(52)의 표면에서 돌출 함몰하여, 웨이퍼(W)의 이면을 지지하는 승강 핀을 구비하는데, 도시는 생략하고 있다.
적재대(52)의 상방에는, 이 적재대(52)의 상면과 대향하도록, 샤워 헤드(53)가 설치되어 있다. 도면 중 54는 절연 부재이며, 샤워 헤드(53)와 처리 용기(51)를 절연한다. 샤워 헤드(53)에는, 플라즈마 발생용 고주파 전원(55)이 접속되어 있고, 샤워 헤드(53)는 캐소드 전극으로서 기능한다. 도면 중 56은 가스 공급부이며, 이미 설명한 각 막의 에칭에 사용되는 에칭 가스를 독립적으로, 샤워 헤드(53) 내에 형성되는 확산 공간(57)에 공급한다. 확산 공간(57)에 공급된 에칭 가스는, 샤워 헤드(53)의 토출구로부터 샤워 형상으로 웨이퍼(W)에 공급된다. 이렇게 웨이퍼(W)에 에칭 가스가 공급될 때 고주파 전원(55)이 온으로 되어, 전극간에 전계가 형성되어 에칭 가스가 플라즈마화함으로써, 웨이퍼(W) 표면에서의 막의 에칭이 행하여진다.
이어서, 폴리요소막(23)을 제거하는 제거 모듈인 해중합 모듈(50)에 대해서 설명한다. 이 해중합 모듈(50)은, 에칭 처리 모듈(5)과 마찬가지로, 내부가 진공 분위기로 되는 처리 용기(51)를 구비한다. 즉, 해중합 모듈(50)은, 에칭 처리 모듈(5)과는 별개의 처리 용기(51)를 구비하고 있다. 그리고, 해중합 모듈(50)의 처리 용기(51) 내에서도, 에칭 처리 모듈(5)의 처리 용기(51) 내와 마찬가지로, 히터를 구비하는 적재대(52)가 설치되어 있고, 당해 적재대(52)에 적재된 웨이퍼(W)는, 이미 설명한 온도로 가열되어, 폴리요소막(23)의 해중합이 행하여진다. 또한, 해중합 모듈(50)에서는, 예를 들어 처리 용기(51) 내에 불활성 가스를 공급하는 불활성 가스 공급부가 설치되어, 상기와 같이 웨이퍼(W)가 가열될 때는, 처리 용기(51) 내는 불활성 가스 분위기로 된다.
진공 처리 장치(4)는, 컴퓨터인 제어부(40)를 구비하고 있고, 이 제어부(40)는, 프로그램, 메모리, CPU를 구비하고 있다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크 등에 수납되어, 제어부(40)에 인스톨된다. 제어부(40)는, 당해 프로그램에 의해, 진공 처리 장치(4)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로, 이 프로그램은, 진공 처리 장치(4) 내에서의 웨이퍼(W)의 반송, 각 모듈(5, 50)에서의 웨이퍼(W)에의 각 가스의 급단, 고주파 전원(55)의 온/오프 등의 동작을 제어하여, 웨이퍼(W)에 대하여 상기 도 2의 (e) 내지 도 4의 (i)에서 설명한 일련의 처리가 실시되도록 스텝 군이 짜여져 있다.
이 진공 처리 장치(4)의 동작에 대해서 설명한다. 도 2의 (e)에서 나타낸 바와 같이 레지스트 패턴이 형성된 웨이퍼(W)를 수용한 캐리어(C)가 반출입 포트(42) 상에 적재되면, 당해 캐리어(C) 내의 웨이퍼(W)가, 제1 반송 기구(44)에 의해 취출되어, 상압 반송실(41), 얼라인먼트 실(45), 로드 로크실(46A)의 순서로 반송된 후, 제2 반송 기구(4B)에 의해, 진공 반송실(48), 에칭 처리 모듈(5)의 순서로 반송된다. 그리고, 도 2의 (f)에서 설명한, 플라즈마화한 CH3F 가스에 의한 마스크막(24)의 에칭, 도 3의 (g)에서 설명한, 플라즈마화한 산소 가스 등에 의한 폴리요소막(23)의 에칭, 도 3의 (h)에서 설명한, 플라즈마화한 C6F6 가스에 의한 저유전율막(20)의 에칭이 차례로 행하여진다.
그 후, 웨이퍼(W)는, 제2 반송 기구(4B)에 의해, 진공 반송실(48), 해중합 모듈(50)의 순서로 반송되어, 당해 모듈(5)의 적재대(52)에 적재되어 가열되어, 도 4의 (i)에 도시한 바와 같이 폴리요소막(23)이 해중합되어 제거된다. 그러한 후, 웨이퍼(W)는, 제2 반송 기구(4B)에 의해, 진공 반송실(48), 로드 로크실(46B)의 순서로 반송되어, 제1 반송 기구(44)에 의해 캐리어(C)로 되돌려진다.
상기 진공 처리 장치(4)에서는, 1개의 에칭 처리 모듈(5)에 있어서, 레지스트 패턴(마스크 패턴)을 마스크용 막인 폴리요소막(23)에 전사하는 처리와, 폴리요소막(23)을 마스크로 해서 피 에칭막인 저유전율막(20)을 에칭하는 처리가 행하여진다. 즉, 당해 레지스트 패턴의 전사를 행하기 위한 제1 에칭 처리 모듈의 진공 용기와, 저유전율막(20)의 에칭을 행하기 위한 제2 에칭 처리 모듈의 진공 용기가 공통화된 구성으로 되어 있다. 그러한 구성에 의해, 장치의 제조 비용 및 운용 비용을 억제할 수 있다. 단, 마스크 패턴의 폴리요소막에의 전사와, 저유전율막(20)의 에칭을 서로 다른 에칭 처리 모듈(5)에서 행해도 된다. 즉, 상기 에칭 공정 모두를 하나의 에칭 처리 모듈(5)에서 행하는 것에 한정되지는 않는다.
계속해서, 기판 처리 장치인 도포, 현상 장치(6)에 대해서 설명한다. 이 도포, 현상 장치(6)는, 도 1의 (c)에서 설명한 폴리요소막(23)의 형성으로부터 도 2의 (e)에서 설명한 레지스트막(26) 및 레지스트 패턴의 형성에 이르기까지의 일련의 처리를 행하는 장치이다. 이후, 도포, 현상 장치(6)의 평면도, 사시도, 개략적인 종단 측면도인 도 10, 도 11, 도 12를 각각 참조하여 설명한다.
이 도포, 현상 장치(6)는, 캐리어 블록(D1)과, 처리 블록(D2)과, 인터페이스 블록(D3)을 직선상으로 접속해서 구성되어 있다. 인터페이스 블록(D3)에는, 노광 장치(D4)가 접속되어 있다. 이후의 설명에서는 블록(D1 내지 D3)의 배열 방향을 전후 방향으로 한다. 캐리어 블록(D1)은, 캐리어(C)의 적재대(61)와, 적재대(61)에 적재되는 캐리어(C)의 정면에 설치된, 캐리어(C)의 덮개와 함께 개폐되는 개폐부(62)와, 개폐부(62)를 통해서 캐리어(C) 내와 캐리어 블록(D1) 내와의 사이에서 웨이퍼(W)를 반송하는 이동 탑재 기구(63)를 구비하고 있다.
처리 블록(D2)은, 웨이퍼(W)에 액 처리를 행하는 6개의 단위 블록(E)이 아래부터 순서대로 적층되어 구성되어 있다. 이 6개의 단위 블록(E)으로서는 E1 내지 E3의 3종류가 2층씩 설치되어 있고, 동일한 단위 블록에 대해서는 마찬가지로 구성되어, 서로 동일한 처리가 행하여진다. 또한, 각 단위 블록(E)에서는, 서로 독립해서 웨이퍼(W)의 반송 및 처리가 행하여진다.
도 10에 도시하는 단위 블록(E1)에 대해서 설명한다. 캐리어 블록(D1)으로부터 인터페이스 블록(D3)을 향하는 웨이퍼(W)의 반송 영역(64)이 형성되어 있고, 반송 영역(64)의 좌우의 일방측에는 가열 처리부인 가열 모듈(60)이 전후를 따라 복수 설치되어 있다. 반송 영역(64)의 좌우의 타방측에는 성막부인 마스크용 막 형성 모듈(8)과, 마스크막(24)을 형성하기 위한 약액 도포 모듈(65)이 설치되어 있다. 마스크용 막 형성 모듈(8)은, 웨이퍼(W)의 표면에 약액을 도포함으로써, 상기 폴리요소막(23)을 형성한다. 마스크용 막 형성 모듈(8)의 구성에 대해서는, 이후에 상세히 설명한다. 약액 도포 모듈(65)은, 웨이퍼(W)의 표면에 약액을 도포해서 마스크막(24)을 형성하기 위한 모듈이다. 반송 영역(64)에는, 웨이퍼(W)의 반송 기구인 반송 아암(F1)이 설치되어 있다.
단위 블록(E2)은, 마스크용 막 형성 모듈(8) 및 약액 도포 모듈(65) 대신에 레지스트 도포부인 레지스트 도포 모듈(67)을 2개 구비하는 것을 제외하고, 단위 블록(E1)과 마찬가지로 구성되어 있다. 레지스트 도포 모듈(67)은, 웨이퍼(W)의 표면에 약액으로서 레지스트를 도포해서 레지스트막(26)을 형성하기 위한 모듈이다.
단위 블록(E3)은, 마스크용 막 형성 모듈(8) 및 약액 도포 모듈(65) 대신에 현상 모듈(68)을 2개 구비하는 것을 제외하고, 단위 블록(E1)과 마찬가지로 구성되어 있다. 현상 처리부인 현상 모듈(68)은, 웨이퍼(W)의 표면에 약액으로서 현상액을 공급하여, 레지스트를 현상한다. 약액 도포 모듈(65), 레지스트 도포 모듈(67) 및 현상 모듈(68)은, 웨이퍼(W)에 공급하는 약액의 종류가 상이한 것을 제외하고, 마스크용 막 형성 모듈(8)과 마찬가지로 구성되어 있다. 또한, 단위 블록(E1)의 반송 아암(F1)에 상당하고, 단위 블록(E2, E3)에 설치되는 반송 아암을 각각 F2, F3으로 한다. 또한, 단위 블록(E2)에 설치되는 가열 모듈(60)은, 레지스트가 도포된 웨이퍼(W)를 가열 처리하는 노광 전의 가열 처리부로서 구성되고, 단위 블록(E3)에 설치되는 가열 모듈(60)은, 노광 후의 웨이퍼(W)를 가열하는 노광 후의 가열 처리부로서 구성되어 있다.
처리 블록(D2)에서의 캐리어 블록(D1)측에는, 6개의 단위 블록(E)에 걸쳐서 상하로 신장되는 타워(T1)와, 타워(T1)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 수수 아암(71)이 설치되어 있다. 타워(T1)는, 서로 적층된 복수의 수수 모듈(TRS)을 구비하고, 단위 블록(E1 내지 E3)의 각 높이에 설치되는 수수 모듈은, 당해 단위 블록(E1 내지 E3)의 각 반송 아암(F1 내지 F3)과의 사이에서 웨이퍼(W)를 주고받을 수 있다.
인터페이스 블록(D3)에서는, 6개의 단위 블록(E)에 걸쳐서 상하로 신장되는 타워(T2, T3, T4)가 설치되어 있다. 또한, 타워(T2)와 타워(T3)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 인터페이스 아암(72)과, 타워(T2)와 타워(T4)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 인터페이스 아암(73)과, 타워(T2)와 노광 장치(D4)의 사이에서 웨이퍼(W)의 수수를 행하기 위한 반송 기구인 인터페이스 아암(74)이 설치되어 있다.
타워(T2)는, 수수 모듈(TRS), 노광 처리 전의 복수매의 웨이퍼(W)를 저장해서 체류시키는 버퍼 모듈, 노광 처리 후의 복수매의 웨이퍼(W)를 저장하는 버퍼 모듈, 및 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈 등이 서로 적층되어 구성되어 있지만, 여기에서는, 버퍼 모듈 및 온도 조절 모듈의 도시는 생략한다. 또한, 타워(T3, T4)에도 각각 웨이퍼(W)가 반송되는 모듈이 설치되어 있지만, 여기에서는 설명을 생략한다.
도 10 중 70은, 도포, 현상 장치(6)에 설치되는 제어부이며, 진공 처리 장치(4)의 제어부(40)와 마찬가지로 구성되어 있다. 이 제어부(70)를 구성하는 프로그램에 대해서는, 후술하는 바와 같이 웨이퍼(W)를 반송하여, 각 모듈에서 처리를 행할 수 있도록 도포, 현상 장치(6)의 각 부에 제어 신호를 출력하도록, 스텝 군이 짜여져 있다.
상기 마스크용 막 형성 모듈(8)에 대해서, 도 13을 참조하여 설명한다. 도면 중, 81은, 웨이퍼(W)를 흡착 유지해서 회전 기구(80)에 의해 회전하는 적재대인 진공 척, 82는 컵 모듈, 83은, 하방으로 신장되는 외주벽 및 내주벽이 통 형상으로 형성된 가이드 부재이다. 84는, 전체 둘레에 걸쳐서 배기, 배액을 행할 수 있도록 외부 컵(85)과 상기 외주벽과의 사이에 형성된 배출 공간이며, 배출 공간(84)의 하방측은 기액 분리할 수 있는 구조로 되어 있다. 도면 중 88은, 예를 들어 하방측으로부터 웨이퍼(W)에 광을 조사함으로써 가열하는 LED(발광 다이오드)이며, 후술하는 바와 같이 웨이퍼(W)에 약액이 공급될 때, 중합이 행해지도록, 당해 웨이퍼(W)를 가열한다.
공급원(87B)으로부터, 도 5에서 설명한 디아민의 용액(제1 약액이라 함)이, 공급원(87A)으로부터, 도 5에서 설명한 디이소시아네이트의 용액(제2 약액이라 함)이 각각 약액 노즐(86)을 향해서 공급되고, 이들 용액은 약액 노즐(86)에 공급되기 직전에서 합류하여, 혼합 용액을 이룬다. 즉, 제1 약액과 제2 약액은 기판에 공급되기 직전에 혼합된다. 그리고, 약액 노즐(86)은, 당해 혼합 용액을 연직 하방으로 토출한다. 원료 토출부인 약액 노즐(86)은, 도시하지 않은 구동 기구에 접속되어 있고, 웨이퍼(W)의 중심부 상과 외부 컵(85)의 외측과의 사이에서 이동 가능하게 구성되어 있다.
마스크용 막 형성 모듈(8)에서의 웨이퍼(W)의 처리에 대해서 설명한다. 우선, 원료 토출부를 이루는 약액 노즐(86)로부터 웨이퍼(W)의 중심부에 상기 혼합 용액이 공급됨과 함께 소정의 회전수로 웨이퍼(W)를 회전시켜, 당해 혼합 용액이 웨이퍼(W)의 표면에 펼쳐진다. 즉, 제1 용액, 제2 용액이 각각 웨이퍼(W)에 스핀 코팅된다. 그리고, 혼합 용액에 의해 웨이퍼(W) 표면에서 폴리요소막(23)이 형성된다.
또한, 웨이퍼(W)에는 제1 약액 및 제2 약액 중 한쪽의 약액을 먼저 공급하고, 그 후, 다른 쪽의 약액을 공급함으로써 성막을 행해도 된다. 그 경우에는, 공급원(87B)에 접속되는 디아민용 약액 노즐(86)과, 공급원(87A)에 접속되는 디이소시아네이트용 약액 노즐(86)을 설치하고, 이들 약액 노즐(86)로부터 약액을 각각 웨이퍼(W)에 토출한다. 그런데, 상기 각 약액 노즐(86)은, 공급원으로부터 공급된 약액을 미스트로 하여, 웨이퍼(W)에 토출하도록 구성되어 있어도 된다. 또한, 미스트를 웨이퍼(W)에 공급함에 있어서는, 웨이퍼(W)에 대해서는 회전하지 않고, 정지한 상태로 되어 있어도 된다.
이 도포, 현상 장치(6) 및 노광 장치(D4)로 이루어지는 시스템에서의 웨이퍼(W)의 반송 경로에 대해서 설명한다. 도 1의 (b)에서 설명한 하드 마스크(22)가 형성된 상태의 웨이퍼(W)가 저장된 캐리어(C)가 캐리어 블록(D1)의 적재대(61)에 적재되고, 이동 탑재 기구(63)에 의해 처리 블록(D2)에서의 타워(T1)의 수수 모듈(TRS0)에 반송된다. 이 수수 모듈(TRS0)로부터 웨이퍼(W)는, 수수 아암(71)에 의해, 단위 블록(E1)에 대응하는 수수 모듈(TRS1)(반송 아암(F1)에 의해 웨이퍼(W)의 수수가 가능한 수수 모듈)에 반송된다.
그러한 후, 웨이퍼(W)는 반송 아암(F1)에 의해, 수수 모듈(TRS1)로부터 마스크용 막 형성 모듈(8)에 반송되고, 폴리요소막(23)이 형성된 후, 약액 도포 모듈(65)에 반송되어 약액이 도포된다. 이어서, 웨이퍼(W)는 가열 모듈(60)에 반송되어 가열되고, 약액 내의 용제가 증발하여, 도 2의 (d)에 도시한 바와 같이 마스크막(24)이 형성된다. 계속해서 웨이퍼(W)는, 수수 모듈(TRS1)에 반송되고, 또한 수수 아암(71)에 의해, 단위 블록(E2)에 대응하는 수수 모듈(TRS2)에 반송된다.
계속해서, 웨이퍼(W)는, 반송 아암(F2)에 의해, 수수 모듈(TRS2)로부터 레지스트 도포 모듈(67)에 반송되어, 레지스트가 도포된 후, 가열 모듈(60)에 반송되어, 레지스트 중의 용제가 증발하고, 마스크막(24) 상에 레지스트막(26)이 형성된다. 그러한 후, 웨이퍼(W)는, 타워(T2)의 수수 모듈(TRS21)에 반송되고, 인터페이스 아암(72, 74)에 의해, 타워(T3)를 통해서 노광 장치(D4)에 반입되어, 레지스트막(26)이 소정의 패턴을 따라서 노광된다. 노광 후의 웨이퍼(W)는, 인터페이스 아암(73, 74)에 의해 타워(T2, T4) 사이에서 반송되고, 단위 블록(E3)에 대응하는 타워(T2)의 수수 모듈(TRS31)에 반송된다.
그러한 후, 반송 아암(F3)에 의해, 웨이퍼(W)는 가열 모듈(60)에 반송되어 포스트 익스포저 베이크를 받은 후, 현상 모듈(68)에 반송되어 현상액이 공급되고, 도 2의 (e)에 도시한 바와 같이 레지스트 패턴이 형성된다. 그 후, 웨이퍼(W)는, 타워(T1)의 단위 블록(E3)에 대응하는 수수 모듈(TRS3)에 반송되고, 이동 탑재 기구(63)에 의해 캐리어(C)로 되돌려진다. 또한, 폴리요소막(23)을 형성하고 난 후의 각 처리는, 당해 폴리요소가 해중합하는 온도보다도 낮은 온도에서 행하여진다.
또한 도 14의 (a) 내지 (d)에 도시한 바와 같이, 원료 모노머로서 1 관능성 분자를 사용해도 된다. 이 도에 도시한 바와 같이, 웨이퍼(W)에 형성되는 요소막으로서는 상기 폴리요소막(23)과 같이 고분자 화합물인 것에 한정되지 않고, 올리고머이어도 된다. 또한, 도 15의 (a), (b)에 도시한 바와 같이, 이소시아네이트와 2급 아민을 사용해도 되고, 이 경우에 생성되는 중합체에 포함되는 결합도 요소 결합이다.
그런데, 도 16의 (a) 내지 (d)는, 상기 도 6의 반응식 중의 원자단인 R의 구조의 일례를 나타낸 것이며, 이 도 16의 (a) 내지 (d)의 구조식 중의 R'는, 도 6의 반응식 중의 NCO 또는 NH2이다. 도 16의 (a) 및 (b)에 도시하는 바와 같이 R은, 벤젠환을 포함하도록 구성해도 된다. 도 16의 (a)에서는, R에 포함되는 벤젠환과, 아민 및 디이소시아네이트를 구성하는 질소와의 사이에 탄소가 존재하지 않는 구조를, 도 16의 (b)에서는, R에 포함되는 벤젠환과, 아민 및 디이소시아네이트를 구성하는 질소와의 사이에 탄소가 존재하는 구조를 각각 나타내고 있다. 도 16의 (a)에 도시하는 바와 같이 상기 탄소가 존재하지 않는 화합물을 사용해서 형성된 폴리요소막(23)은 광에 의한 변질이 일어날 우려가 있는데, 도 16의 (b)에 도시하는 바와 같이 당해 탄소가 존재하는 화합물을 사용함으로써, 비교적 높은 내광성 및 막 강도를 갖는 폴리요소막(23)을 형성할 수 있다.
또한, 도 16의 (c)에 도시하는 바와 같이 지환식 탄화수소를 갖도록 R을 구성해도 되고, 이러한 구조를 갖는 화합물을 사용함으로써 비교적 높은 투명성을 갖는 폴리요소막(23)을 형성할 수 있다. 또한, 도 16의 (d)에 도시하는 바와 같이 지방족에 의해 R을 구성해도 되고, 그 경우, 폴리요소막(23)은 비교적 높은 유연성을 갖는다. 도 16의 (d)에서는 R이 탄소의 직쇄를 구비하는 예와, R이 3급 아민인 예를 나타내고 있고, 그 중 직쇄를 구비하는 예에 대해서, 당해 직쇄를 구성하는 탄소의 수는, 예를 들어 2 내지 18이다. 도 14의 (a) 내지 (d), 도 15의 (a) 및 (b)에 도시한 원료 모노머를 구성하는 R에 대해서도, 이렇게 벤젠환, 지환식 탄화수소, 지방족을 갖게 함으로써, 이상에서 설명한 각 성질을 폴리요소막(23)에 부여할 수 있다.
상기 예에서는, 층간 절연막으로서 기능하는 저유전율막(20) 상에 폴리요소막(23)의 마스크를 형성하고 있지만, 폴리요소막(23)의 마스크로서는 이미 설명한 바와 같이 제거함에 있어서, 당해 마스크의 하층 막이 받는 대미지를 억제할 수 있다는 이점이 있다. 그 때문에 폴리요소막(23)의 마스크는 층간 절연막 이외의 피 에칭막 상에 형성하여, 당해 피 에칭막을 에칭한 후, 마스크의 제거에 의한 당해 피 에칭막에의 대미지를 억제하도록 해도 된다. 또한, 폴리요소막(23)의 제거 방법으로서는, 상기와 같이 가열된 적재대에 웨이퍼(W)를 적재하는 것에 한정되지 않고, 예를 들어 진공 분위기에서 램프 히터 등에 의해 웨이퍼(W)에 적외선을 조사해서 가열함으로써 행해도 된다. 또한, 본 발명은 앞서 설명한 실시 형태에 한정되지 않고, 각 실시 형태는 적절히 변경하는 것이 가능하다.
계속해서 본 발명에 관련된 평가 시험에 대해 설명한다.
평가 시험 1
웨이퍼(W)에 층간 절연막, 폴리요소막(23), 반사 방지막, 패턴이 형성된 레지스트막을 하측에서부터 이 순서대로 형성하고, 레지스트 막을 마스크로 해서 반사 방지막을 에칭하고, 계속해서 반사 방지막을 마스크로 해서 폴리요소막(23)을 에칭하고, 그러한 후, 폴리요소막(23)을 마스크로 한 층간 절연막의 에칭 및 반사 방지막의 제거를 행하였다. 그 후, 웨이퍼(W)를 350℃에서 1시간 가열 처리하였다.
도 17은 가열 처리 전의 웨이퍼(W)의 사진, 도 18은 가열 처리 후의 웨이퍼(W)의 사진이며, 주사 현미경에 의해 각각 촬상된 것이다. 이들 도에서는, 상측이 웨이퍼(W)의 종단 측면을 촬상한 것이며, 하측이 웨이퍼(W)의 상면을 경사 방향에서 촬상한 것이다. 도 18에서는 폴리요소막(23)이 해중합에 의해 소실되는 모습이 도시되어 있다.
평가 시험 2
아민으로서 H6XDA를 기화시켜서 생성한 증기, 이소시아네이트로서 H6XDI를 기화시켜서 생성한 증기를 웨이퍼(W)에 공급해서 폴리요소막(23)을 형성하였다. 단, 이 평가 시험 2에서는, 도 7에서 설명한 CVD 장치(3)와는 달리, 웨이퍼(W)의 일단측으로부터 타단측을 향해서 수평 방향으로 각 증기가 공급되는 CVD 장치를 사용해서 성막을 행하였다. H6XDA로서는 85℃로 가열하고, 기화량은 0.3g/분으로 하였다. H6XDI로서는 110℃로 가열하고, 기화량은 0.1g/분으로 하였다. 이들 증기의 웨이퍼(W)에의 공급은 300초간 행하고, 진공 용기(30) 내의 압력은 0.2Torr(26.67Pa)로 하였다. 또한, 증기의 공급 중에서의 웨이퍼(W)의 온도는 처리를 행할 때마다 변경하고 있으며, 80℃, 70℃ 또는 60℃로 설정하였다. 성막이 행하여진 웨이퍼(W)에 대해서는, 면 내의 각 부에 형성된 폴리요소막(23)의 막 두께를 측정하였다.
웨이퍼(W)의 온도가 80℃인 경우에, 막 두께의 평균값은 54nm, 최댓값은 65nm, 최솟값은 40nm, 1σ는 13％였다. 웨이퍼(W)의 온도가 70℃인 경우에 있어서, 막 두께의 평균값은 144nm, 최댓값은 188nm, 최솟값은 92nm, 1σ는 20％였다. 웨이퍼(W)의 온도가 60℃인 경우에 있어서, 막 두께의 평균값은 297nm, 최댓값은 468nm, 최솟값은 142nm, 1σ는 34％였다. 이상과 같이, 이 평가 시험 2로부터는, 웨이퍼(W)에 대하여 아민의 증기 및 이소시아네이트의 증기를 공급함으로써, 폴리요소막을 형성하는 것이 가능한 것으로 확인되었다.
평가 시험 3
웨이퍼(W)의 표면에 폴리요소막(23)을 형성하고, 그 막 두께를 측정하였다. 그 후, 당해 웨이퍼(W)를 열판 상에 5분 적재해서 가열 처리한 후, 폴리요소막(23)의 막 두께를 측정하였다. 복수매의 웨이퍼(W)에 대하여, 이러한 처리 및 막 두께의 측정을 행하고, 웨이퍼(W)의 가열 온도는 150℃ 내지 450℃의 범위 내에서, 처리마다 변경하였다. 또한, 폴리요소막(23)으로서는, 제1 화합물, 제2 화합물, 제3 화합물 중에서 선택해서 웨이퍼(W)에 형성하고 있다. 이들 제1 내지 제3 화합물은, 도 6에서 나타낸 분자 구조를 갖고, 구조식 중의 원자단 R이 서로 상이하다. 이 평가 시험 3에서, 폴리요소막(23)을 제1 화합물, 제2 화합물, 제3 화합물로 한 것을, 각각 평가 시험 (3-1, 3-2, 3-3으로 한다.
도 19 내지 도 21은, 평가 시험 3-1 내지 3-3의 결과를 각각 나타내는 그래프이다. 그래프의 횡축은 웨이퍼(W)의 온도(단위: ℃)이며, 그래프의 종축은 가열 처리 전의 웨이퍼(W)의 막 두께를 100％로 했을 때의 가열 처리 후의 웨이퍼(W)의 막 두께를 백분율로 나타낸 것이다. 또한, 도 19 내지 도 21에는, 평가 시험 3-1 내지 3-3에서 사용된 폴리요소막(23)을 구성하는 상기 R을 나타내고 있고, 도면 중의 R1은 아민에서 유래되는 R이며, R2는 이소시아네이트에서 유래되는 R이다.
그래프에 나타낸 바와 같이, 평가 시험 3-1 내지 3-3에서, 가열 온도가 300℃에서는 막 두께가 30％ 이하이고, 350℃ 이상의 온도에서는 0％로 되어 있다. 이 결과로부터, 분자 구조에 의하지 않고, 가열함으로써 폴리요소막(23)을 분해하는 것이 가능하다고 생각되며, 350℃ 이상의 온도에서 가열하는 경우에는 확실하게 해중합을 일으킬 수 있다고 생각된다.
평가 시험 4
평가 시험 4로서, 이미 설명한 바와 같이 액 처리에 의해 폴리요소막(23)을 형성한 것 외에는, 평가 시험 2와 마찬가지의 시험을 행하였다.
도 22의 그래프는, 평가 시험 3의 각 그래프와 마찬가지로, 평가 시험 4의 결과를 나타내고 있다. 그래프에 나타낸 바와 같이, 평가 시험 4에서, 가열 온도가 300℃에서는 막 두께가 30％ 이하이고, 350℃ 이상의 온도에서는 0％로 되어 있다. 또한, 평가 시험 4에서는, 막 수축이 나타난 최저 온도가 200℃였다. 이 평가 시험 4의 결과로부터, 액 처리에 의해 형성한 폴리요소막이어도, 가열함으로써 분해되는 것이 확인되었다.
W : 웨이퍼 20 : 저유전율막
22 : 하드 마스크 23 : 폴리요소막
26 : 레지스트막 29 : 비아 홀
3 : CVD 장치 4 : 진공 처리 장치
5 : 에칭 처리 모듈 50 : 해중합 모듈
6 : 도포, 현상 장치 8 : 마스크용 막 형성 모듈
9 : 수증기 처리 모듈

Claims (5)

  1. 기판에 대해서 처리를 행하여, 반도체 장치를 제조하는 방법에 있어서,
    피 에칭막이 형성된 상기 기판의 표면에 중합용 원료인 이소시아네이트와 아민을 공급하여, 요소 결합을 갖는 중합체로 이루어지는 마스크용 막을 형성하는 공정과,
    상기 마스크용 막에 에칭용 패턴을 형성하는 공정과,
    계속해서 상기 패턴을 사용해서 상기 피 에칭막을 처리 가스에 의해 에칭하는 공정과,
    그 후, 상기 기판을 300℃이상 350℃보다 낮은 온도로 가열해서 상기 중합체를 해중합하여 상기 마스크용 막을 제거하는 공정을 포함하고,
    상기 이소시아네이트는 이소시아네이트기를 1개만 갖는 1 관능성 분자이거나, 혹은 상기 아민은 아미노기를 1개만 갖는 1 관능성 분자인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 이소시아네이트 및 상기 아민이 1 관능성 분자인 것을 특징으로 하는, 반도체 장치의 제조 방법.
  3. 삭제
  4. 이소시아네이트와 아민을 중합시켜 형성된 요소 결합을 갖는 중합체로 이루어지는 마스크용 막이 피 에칭막 상에 형성되고, 상기 마스크용 막 상에 마스크 패턴을 형성하고 있는 막이 적층되어 있는 기판을, 제1 진공 용기 내에서 처리 가스에 의해 에칭해서 상기 마스크 패턴을 상기 마스크용 막에 전사하기 위한 제1 에칭 처리 모듈과,
    상기 제1 에칭 처리 모듈에서 에칭된 기판을, 상기 제1 진공 용기 내에서 상기 마스크용 막을 마스크로 해서 처리 가스에 의해 피 에칭막을 에칭하기 위한 제2 에칭 처리 모듈과,
    상기 제2 에칭 처리 모듈에서 에칭된 후의 기판을 제2 진공 용기 내에서 300℃이상 350℃보다 낮은 온도로 가열해서 상기 마스크용 막을 해중합하여 제거하는 제거 모듈을 구비하고,
    상기 이소시아네이트는 이소시아네이트기를 1개만 갖는 1 관능성 분자이거나, 혹은 상기 아민은 아미노기를 1개만 갖는 1 관능성 분자인 것을 특징으로 하는, 진공 처리 장치.
  5. 피 에칭막이 형성된 기판의 표면에, 이소시아네이트, 아민을 각각 액체 또는 미스트로서 공급해서 요소 결합을 갖는 중합체로 이루어지는 마스크용 막을 형성하기 위한 성막부와,
    상기 마스크용 막이 성막된 기판에 레지스트를 도포하기 위한 레지스트 도포부와,
    레지스트가 도포된 기판을 가열 처리하는 노광 전의 가열 처리부와,
    노광 후의 기판을 가열 처리하는 노광 후의 가열 처리부와,
    가열 처리된 기판을 현상하기 위한 현상 처리부와,
    기판을 처리하는 각 부의 사이의 반송을 행하기 위한 반송 기구와,
    상기 기판을 300℃이상 350℃보다 낮은 온도로 가열해서 상기 중합체를 해중합하는 해중합 모듈을 구비하고,
    상기 이소시아네이트는 이소시아네이트기를 1개만 갖는 1 관능성 분자이거나, 혹은 상기 아민은 아미노기를 1개만 갖는 1 관능성 분자인 것을 특징으로 하는, 기판 처리 장치.
KR1020200128494A 2016-07-21 2020-10-06 반도체 장치의 제조 방법 KR102268929B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016143265 2016-07-21
JPJP-P-2016-143265 2016-07-21
JPJP-P-2016-251394 2016-12-26
JP2016251394 2016-12-26
KR1020170091513A KR102166224B1 (ko) 2016-07-21 2017-07-19 반도체 장치의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170091513A Division KR102166224B1 (ko) 2016-07-21 2017-07-19 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200117960A KR20200117960A (ko) 2020-10-14
KR102268929B1 true KR102268929B1 (ko) 2021-06-23

Family

ID=60988866

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170091513A KR102166224B1 (ko) 2016-07-21 2017-07-19 반도체 장치의 제조 방법
KR1020200128494A KR102268929B1 (ko) 2016-07-21 2020-10-06 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170091513A KR102166224B1 (ko) 2016-07-21 2017-07-19 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US10593556B2 (ko)
KR (2) KR102166224B1 (ko)
CN (1) CN107644804B (ko)
TW (2) TWI742515B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6953999B2 (ja) * 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
JP6799550B2 (ja) * 2018-01-16 2020-12-16 東京エレクトロン株式会社 プラズマ処理装置の部品をクリーニングする方法
JP7058545B2 (ja) * 2018-04-25 2022-04-22 東京エレクトロン株式会社 ガス供給管のクリーニング方法および処理システム
JP7045929B2 (ja) * 2018-05-28 2022-04-01 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
US10861739B2 (en) * 2018-06-15 2020-12-08 Tokyo Electron Limited Method of patterning low-k materials using thermal decomposition materials
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
JP7154114B2 (ja) * 2018-11-14 2022-10-17 東京エレクトロン株式会社 半導体メモリの製造方法
JP6708798B1 (ja) * 2018-11-14 2020-06-10 株式会社日立ハイテク プラズマ処理装置及びそれを用いた被処理試料の処理方法
JP7110090B2 (ja) * 2018-12-28 2022-08-01 東京エレクトロン株式会社 基板処理方法および基板処理システム
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7453874B2 (ja) * 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置
CN116107156B (zh) * 2023-04-11 2023-06-23 深圳市龙图光罩股份有限公司 掩模版刻蚀设备、方法、系统及计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039257B2 (ja) * 1994-03-08 2000-05-08 富士通株式会社 無線基地局制御方式
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP3863934B2 (ja) 1995-11-14 2006-12-27 株式会社アルバック 高分子薄膜の形成方法
US9676895B2 (en) * 2006-08-04 2017-06-13 Ndsu Research Foundation Water dispersible epoxy urethane compounds and coating compositions
JPWO2010087318A1 (ja) * 2009-01-29 2012-08-02 昭和電工株式会社 転写材料用硬化性組成物および（メタ）アクリロイル基含有ウレア化合物
JP5107372B2 (ja) * 2010-02-04 2012-12-26 東京エレクトロン株式会社 熱処理装置、塗布現像処理システム、熱処理方法、塗布現像処理方法及びその熱処理方法又は塗布現像処理方法を実行させるためのプログラムを記録した記録媒体
JP5860668B2 (ja) 2011-10-28 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
JP2014056884A (ja) * 2012-09-11 2014-03-27 Konica Minolta Inc 電子デバイスおよびその製造方法
US9414445B2 (en) 2013-04-26 2016-08-09 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
CN104681641A (zh) * 2013-11-29 2015-06-03 比亚迪股份有限公司 抗蚀刻剂及其制备方法、se晶体硅太阳能电池及其制备方法
JP6493695B2 (ja) * 2014-04-25 2019-04-03 日産化学株式会社 レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
US9581908B2 (en) * 2014-05-16 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist and method
JP6239466B2 (ja) 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
JP6774876B2 (ja) * 2014-08-27 2020-10-28 東京応化工業株式会社 層間絶縁膜形成用感光性樹脂組成物、層間絶縁膜及び層間絶縁膜の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法

Also Published As

Publication number Publication date
TWI689988B (zh) 2020-04-01
KR20180011000A (ko) 2018-01-31
TW201812914A (zh) 2018-04-01
US11056349B2 (en) 2021-07-06
KR102166224B1 (ko) 2020-10-15
TWI742515B (zh) 2021-10-11
CN107644804A (zh) 2018-01-30
TW202018818A (zh) 2020-05-16
CN107644804B (zh) 2022-01-28
US20180025917A1 (en) 2018-01-25
US10593556B2 (en) 2020-03-17
KR20200117960A (ko) 2020-10-14
US20200152475A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
KR102268929B1 (ko) 반도체 장치의 제조 방법
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
KR102447740B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR102312761B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치
KR102317534B1 (ko) 반도체 장치의 제조 방법
KR102548634B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR102642184B1 (ko) 반도체 장치의 제조 방법
US20050153533A1 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
KR102270547B1 (ko) 반도체 장치의 제조 방법 및 진공 처리 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant