KR102447740B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102447740B1
KR102447740B1 KR1020190058511A KR20190058511A KR102447740B1 KR 102447740 B1 KR102447740 B1 KR 102447740B1 KR 1020190058511 A KR1020190058511 A KR 1020190058511A KR 20190058511 A KR20190058511 A KR 20190058511A KR 102447740 B1 KR102447740 B1 KR 102447740B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
trench
semiconductor device
polymer
Prior art date
Application number
KR1020190058511A
Other languages
English (en)
Other versions
KR20190135410A (ko
Inventor
다츠야 야마구치
슈지 노자와
나기사 사토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190135410A publication Critical patent/KR20190135410A/ko
Application granted granted Critical
Publication of KR102447740B1 publication Critical patent/KR102447740B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Photovoltaic Devices (AREA)

Abstract

층간 절연막의 기계적 강도를 확보할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 반도체 장치의 제조 방법은, 매립 공정과, 산화막 형성 공정과, 탈리 공정을 포함한다. 매립 공정은, 요소 결합을 갖는 중합체로 기판 상에 형성된 공극을 매립한다. 산화막 형성 공정은, 상기 기판 상에 산화막을 형성한다. 탈리 공정은, 상기 중합체를 해중합시킴으로써, 해중합된 상기 중합체를 상기 산화막을 통해 상기 공극으로부터 탈리시킨다.

Description

반도체 장치의 제조 방법 및 기판 처리 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SUBSTRATE PROCESSING APPARATUS}
개시의 실시 형태는, 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
종래, 다층화된 반도체 장치에 있어서, 층간 절연막의 비유전율을 작게 하는 방법으로서, 이러한 층간 절연막으로 기판 상의 오목부를 매립할 때에, 매립 불량으로서 형성되는 공공을 이용하는 방법이 알려져 있다(특허문헌 1 참조).
일본 특허 공개 제2012-54307호 공보
본 개시는, 층간 절연막의 기계적 강도를 확보할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 반도체 장치의 제조 방법은, 매립 공정과, 산화막 형성 공정과, 탈리 공정을 포함한다. 매립 공정은, 요소 결합을 갖는 중합체로 기판 상에 형성된 공극을 매립한다. 산화막 형성 공정은, 상기 기판 상에 산화막을 형성한다. 탈리 공정은, 상기 중합체를 해중합시킴으로써, 해중합된 상기 중합체를 상기 산화막을 통해 상기 공극으로부터 탈리시킨다.
본 개시에 의하면, 층간 절연막의 기계적 강도를 확보할 수 있다.
도 1a는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 1b는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 1c는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 2a는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 2b는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 2c는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 3a는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 3b는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 3c는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 4a는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 4b는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 4c는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 5a는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 5b는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 5c는 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 6은 실시 형태에 관한 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다.
도 7은 실시 형태에 관한 매립부의 구성을 도시하는 단면도이다.
도 8은 실시 형태에 관한 탈리부의 구성을 도시하는 단면도이다.
도 9a는 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 9b는 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 9c는 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 10a는 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 10b는 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 11은 실시 형태에 관한 기판 처리 장치가 실행하는 기판 처리의 수순을 설명하는 흐름도이다.
도 12는 실시 형태의 변형예에 관한 기판 처리 장치가 실행하는 기판 처리의 수순을 설명하는 흐름도이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 반도체 장치의 제조 방법 및 기판 처리 장치의 실시 형태를 상세하게 설명한다. 또한, 이하에 기재하는 실시 형태에 의해 본 개시가 한정되는 것은 아니다. 또한, 도면은 모식적인 것이며, 각 요소의 치수의 관계, 각 요소의 비율 등은, 현실과 상이한 경우가 있는 것에 유의할 필요가 있다. 또한, 도면의 상호간에 있어서도, 서로의 치수의 관계나 비율이 상이한 부분이 포함되어 있는 경우가 있다.
종래, 다층화된 반도체 장치에 있어서, 층간 절연막의 비유전율을 작게 하는 방법으로서, 이러한 층간 절연막으로 기판 상의 오목부를 매립할 때에, 매립 불량으로서 형성되는 공공을 이용하는 방법이 알려져 있다.
한편, 매립 불량으로서 층간 절연막에 형성된 공공은 다른 막 등에 의해 지지되어 있지 않기 때문에, 이러한 공공이 형성된 층간 절연막에서는, 기계적 강도가 저하될 우려가 있다.
따라서, 층간 절연막의 기계적 강도를 확보할 것이 기대되고 있다.
<반도체 장치의 제조 방법>
처음에, 도 1a 내지 도 5c를 참조하면서, 실시 형태에 관한 반도체 장치의 제조 방법에 대하여 설명한다. 도 1a 내지 도 5c는, 실시 형태에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다. 또한, 이 설명에서는, 듀얼 다마신에 의해 반도체 장치의 배선을 형성하는 처리에 실시 형태가 적용된 예에 대하여 설명한다.
도 1a에 도시한 바와 같이, 실시 형태에 있어서, 기판인 반도체 웨이퍼(W)(도 7 참조. 이하, 웨이퍼(W)라 호칭함)에는, 층간 절연막(11)과, 구리 배선(12)과, 에칭 스토퍼막(13)과, 저유전율막(20)이 형성된다. 층간 절연막(11)은, 하층측의 층간 절연막이다. 구리 배선(12)은, 이러한 층간 절연막(11)에 매립되어 있으며, 다층 배선의 일부로서 기능한다.
에칭 스토퍼막(13)은, 후술하는 에칭 처리 시에 스토퍼로서 기능한다. 이러한 에칭 스토퍼막(13)은, 예를 들어 SiC(탄화규소)나 SiCN(탄화질화규소) 등에 의해 형성되어 있다.
그리고, 에칭 스토퍼막(13) 상에는, 층간 절연막인 저유전율막(20)이 형성되어 있다. 실시 형태에 있어서, 저유전율막(20)에는 SiOC막이 사용되고 있다. 이러한 SiOC막은, 예를 들어 CVD 장치에 있어서 DEMS(Diethoxymethylsilane)를 플라스마화하여 성막된다. 또한, 하층측의 층간 절연막(11)에 SiOC막을 사용해도 된다.
또한, 저유전율막(20)은 다공질이며, 내부에 복수의 구멍부(21)가 형성되어 있다. 실시 형태에 있어서, 구멍부(21)는 공극의 일례이다. 또한, 도 1a 내지 도 5c에서는, 이러한 구멍부(21)를 매우 모식적으로 도시하고 있다.
실시 형태에 있어서의 반도체 장치의 제조 방법에서는, 도 1a에 도시한 바와 같이, 웨이퍼(W)의 표면에 하층측의 회로 부분이 형성되고, 이러한 회로 부분 상에 저유전율막(20)이 형성되어 있는 상태로부터 처리를 개시한다.
계속해서, 도 1b에 도시한 바와 같이, 저유전율막(20) 내의 구멍부(21)를 폴리요소(22)로 매립한다. 이러한 폴리요소(22)는, 요소 결합을 갖는 중합체의 일례이며, 예를 들어 복수 종류의 원료 모노머를 증착 중합에 의해 공중합시켜 형성된다.
도 6은 실시 형태에 관한 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다. 도 6에 도시한 바와 같이, 폴리요소(22)는, 원료 모노머인 이소시아네이트 및 아민을, 요소 결합이 형성되도록 공중합시킴으로써 형성할 수 있다. 또한, 도 6 중의 R은, 예를 들어 알킬기(직쇄상 알킬기 또는 환상 알킬기) 또는 아릴기이며, n은 2 이상의 정수이다.
아민으로서는, 예를 들어 지환식 화합물 또는 지방족 화합물을 사용할 수 있다. 이러한 지환식 화합물로서는, 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA)을 들 수 있고, 이러한 지방족 화합물로서는, 예를 들어 1,12-디아미노도데칸(DAD)을 들 수 있다.
이소시아네이트로서는, 예를 들어 지환식 화합물, 지방족 화합물, 방향족 화합물 등을 사용할 수 있다. 이러한 지환식 화합물로서는, 예를 들어 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)을 들 수 있고, 이러한 지방족 화합물로서는, 예를 들어 헥사메틸렌디이소시아네이트를 들 수 있다.
저유전율막(20) 내의 구멍부(21)를 폴리요소(22)로 매립하는 처리는, 매립부(4)에서 행해진다. 도 7은 실시 형태에 관한 매립부(4)의 구성을 도시하는 단면도이다. 이러한 매립부(4)는, 예를 들어 CVD 장치이다.
매립부(4)는, 진공 용기(40)와, 배기 기구(41)를 갖는다. 진공 용기(40)는 진공 분위기를 구획한다. 배기 기구(41)는, 이러한 진공 분위기를 형성하기 위해 진공 용기(40) 내를 배기한다.
또한, 진공 용기(40)에는, 원료 모노머인 이소시아네이트를 액체로 수용하는 원료 공급원(42a)과, 원료 모노머인 아민을 액체로 수용하는 원료 공급원(42b)이 공급관(43a, 43b)을 통해 접속된다.
이러한 원료 공급원(42a, 42b)으로부터 공급되는 이소시아네이트의 액체 및 아민의 액체는, 공급관(43a, 43b)에 개재되는 기화기(44a, 44b)에 의해 기화된다. 그리고, 이소시아네이트 및 아민의 증기가, 가스 토출부인 샤워 헤드(45)에 도입된다.
샤워 헤드(45)는, 예를 들어 진공 용기(40)의 상부에 마련되며, 하면에 다수의 토출 구멍이 형성된다. 그리고, 샤워 헤드(45)는, 도입된 이소시아네이트의 증기 및 아민의 증기를, 각각의 토출 구멍으로부터 진공 용기(40) 내로 토출한다.
또한, 매립부(4)의 내부에 반입된 웨이퍼(W)는, 온도 조절 기구를 구비한 적재대(46)에 적재된다. 그리고, 진공 용기(40) 내를 소정의 압력의 진공 분위기로 한 상태에서, 웨이퍼(W)에 대하여 이소시아네이트의 증기 및 아민의 증기가 공급됨으로써, 구멍부(21)에서 증착 중합 반응이 발생하여, 구멍부(21)가 폴리요소(22)로 매립된다.
이와 같이 증착 중합시킬 때의 진공 용기(40) 내의 온도는, 원료 모노머의 종류에 따라서 정할 수 있고, 예를 들어 40℃ 내지 150℃로 할 수 있다. 예를 들어, 원료 모노머의 증기압이 비교적 낮은 경우에는 웨이퍼(W)의 온도는 비교적 높은 쪽이 바람직하고, 원료 모노머의 증기압이 비교적 높은 경우에는 웨이퍼(W)의 온도는 비교적 낮은 쪽이 바람직하다.
실시 형태에 관한 반도체 장치의 제조 방법의 설명으로 되돌아간다. 도 1b에 도시한 바와 같이, 저유전율막(20)의 구멍부(21) 내를 폴리요소(22)로 매립한 후, 저유전율막(20)에 대하여 비아 홀(29)(도 3b 참조) 및 트렌치(30)(배선 매립용의 홈. 도 4a 참조)의 형성 처리를 행한다.
먼저, 도 1c에 도시한 바와 같이, 트렌치(30)에 대응하는 부위를 저유전율막(20)의 표면에 개구한다. 예를 들어, TiN(티타늄나이트라이드)막으로 이루어지는 에칭용의 패턴 마스크인 하드 마스크(23)를 공지의 방법에 의해 형성한다.
다음에, 도 2a에 도시한 바와 같이, 저유전율막(20) 및 하드 마스크(23) 상에, 비아 홀(29)을 에칭할 때의 마스크로 되는 마스크막(24)과, 반사 방지막(25)과, 레지스트막(26)을 이 순서로 적층한다.
마스크막(24)은, 예를 들어 탄소를 주성분으로 하는 유기막을 사용할 수 있다. 이러한 유기막은, 예를 들어 반사 방지막(25) 및 레지스트막(26)을 형성하여 레지스트 패턴을 형성하는 장치 내에 있어서, 약액을 웨이퍼(W)에 스핀 코팅함으로써 형성할 수 있다.
다음에, 도 2b에 도시한 바와 같이, 레지스트막(26)에 노광 및 현상을 행함으로써, 비아 홀(29)에 대응하는 부위에 레지스트 패턴으로서 개구부(27)를 형성한다. 그리고, 도 2c에 도시한 바와 같이, 이러한 레지스트 패턴을 사용하여, 예를 들어 CF계의 가스에 의해 반사 방지막(25)을 에칭한다.
다음에, 도 3a에 도시한 바와 같이, 반사 방지막(25)을 마스크로 하여, 예를 들어 플라스마화한 산소 가스에 의해 마스크막(24)을 에칭한다. 또한, 이러한 산소 가스의 플라스마에 의해, 레지스트막(26)도 에칭되어 제거된다. 여기까지의 처리에 의해, 마스크막(24)에 있어서 비아 홀(29)에 대응하는 부위에 개구부(28)가 형성된다.
다음에, 도 3b에 도시한 바와 같이, 마스크막(24)을 에칭 마스크로서 사용하여 저유전율막(20)을 에칭하여, 비아 홀(29)을 형성한다. SiOC막인 저유전율막(20)의 에칭은, 예를 들어 플라스마화한 C6F6 가스에 의해 행할 수 있다. 또한, 이 경우, C6F6 가스에 또한 미량의 산소 가스를 첨가하도록 해도 된다.
다음에, 도 3c에 도시한 바와 같이, 플라스마화한 산소 가스에 의해, 마스크막(24)을 애싱하여 제거한다. 그리고, 도 4a에 도시한 바와 같이, 비아 홀(29)을 형성한 프로세스와 마찬가지의 프로세스에 의해, 하드 마스크(23)를 사용하여 저유전율막(20)을 에칭하여, 비아 홀(29)을 둘러싸는 영역에 트렌치(30)를 형성한다.
다음에, 도 4b에 도시한 바와 같이, 비아 홀(29) 및 트렌치(30)의 내벽에 산화막(31)을 형성한다. 산화막(31)은, 예를 들어 SiO2의 저온 산화막(LTO : Low Temperature Oxide)이며, 고온에서 형성되는 열산화막에 비해 소(疎)한 막이다. 이러한 산화막(31)은, 예를 들어 공지의 방법인 ALD(Atomic Layer Deposition)법을 적용한 산화막 형성부에 형성된다.
이렇게 하여 비아 홀(29) 및 트렌치(30)의 내벽에 산화막(31)이 형성된 후, 도 4c에 도시한 바와 같이, 저유전율막(20)의 구멍부(21)를 매립하고 있는 폴리요소(22)를 탈리시킨다.
저유전율막(20)의 구멍부(21)를 매립하고 있는 폴리요소(22)를 탈리시키는 처리는, 탈리부(5)에서 행해진다. 도 8은 실시 형태에 관한 탈리부(5)의 구성을 도시하는 단면도이다.
탈리부(5)는 처리 용기(51)와, 배기관(52)을 갖는다. 처리 용기(51)는 처리 분위기를 구획한다. 배기관(52)은, 이러한 처리 분위기를 형성하기 위해 처리 용기(51) 내를 배기한다. 이러한 처리 분위기는, 예를 들어 상압 분위기이지만, 진공 분위기여도 된다.
처리 용기(51)에는, 질소 가스를 공급하는 공급관(53)이 접속된다. 또한, 탈리부(5)의 내부에 반입된 웨이퍼(W)는 적재대(54)에 적재된다. 그리고, 처리 용기(51) 내를 소정의 처리 분위기로 한 상태에서, 램프 하우스(55) 내의 적외선 램프(56)를 동작시킴으로써, 웨이퍼(W)를 가열할 수 있다.
구멍부(21)에 매립된 폴리요소(22)를 300℃ 이상, 예를 들어 350℃로 가열함으로써, 원료 모노머인 아민과 이소시아네이트로 해중합시킬 수 있다. 그리고 이러한 해중합으로 발생한 아민이, 소한 막인 산화막(31)을 통과함으로써, 산화막(31)으로 밀봉된 저유전율막(20) 내의 구멍부(21)로부터 폴리요소(22)를 탈리시킬 수 있다.
여기서, 실시 형태에서는, 구멍부(21)가 형성된 저유전율막(20)을 산화막(31)으로 지지하면서, 구멍부(21)에 매립된 폴리요소(22)를 탈리시킬 수 있다. 따라서, 실시 형태에 따르면, 구멍부(21)에 의해 비유전율이 작아진 저유전율막(20)의 기계적 강도를 확보할 수 있다.
또한, 실시 형태에서는, 산화막(31)의 형성 처리를, 폴리요소(22)의 탈리 처리보다 낮은 온도에서 행하면 된다. 이에 의해, 산화막(31)을 형성할 때에, 구멍부(21)에 매립된 폴리요소(22)가 해중합 반응을 일으키는 것을 억제할 수 있다.
또한, 실시 형태에서는, 탈리 처리보다 낮은 온도에서 산화막(31)을 형성함으로써, 산화막(31)을 소한 막으로 할 수 있기 때문에, 산화막(31)을 통해 해중합으로 발생한 아민을 원활하게 탈리시킬 수 있다.
또한, 실시 형태에서는, 구멍부(21)를 폴리요소(22)로 매립한 예에 대하여 나타냈지만, 구멍부(21)를 매립하는 중합체는 고분자인 폴리요소(22)에 한정되지 않고, 요소 결합을 갖는 중합체이면 고분자가 아니어도 된다.
상술한 탈리 처리에 있어서, 웨이퍼(W) 상에 이미 형성되어 있는 소자 부분, 특히 구리 배선(12)에 악영향을 주지 않도록 하기 위해서는, 400℃ 미만, 바람직하게는 390℃ 이하, 보다 바람직하게는 300 내지 350℃에서 가열하면 된다.
또한, 폴리요소(22)의 탈리를 행하는 시간(가열 시간)은, 소자에 대한 열적 대미지를 억제한다는 관점에서, 예를 들어 5분 이하가 바람직하다. 따라서, 가열 레시피의 바람직한 예로서는, 350℃, 5분 이하를 들 수 있다.
또한, 가열 방법으로서는, 적외선 램프(56)를 사용해도 되고, 히터를 내장한 적재대(54) 상에 웨이퍼(W)를 적재하여 가열하도록 해도 된다. 또한, 가열 분위기는, 예를 들어 질소 가스 등의 불활성 가스 분위기로 하면 된다.
다음에, 도 5a에 도시한 바와 같이, 비아 홀(29)의 저부의 에칭 스토퍼막(13)을 에칭하여 제거한다. 이러한 에칭은, 에칭 스토퍼막(13)이 예를 들어 SiC막인 경우에는, 플라스마화한 CF4 가스에 의해 행할 수 있다.
다음에, 도 5b에 도시한 바와 같이, 비아 홀(29) 및 트렌치(30)의 내벽에 배리어 메탈층(32)을 형성한다. 배리어 메탈층(32)은, 예를 들어 Ti와 TiON의 적층막으로 이루어진다.
마지막으로, 도 5c에 도시한 바와 같이, 비아 홀(29) 및 트렌치(30)에 구리 배선(33)이 형성되어, 상층의 회로 부분이 형성된다. 구체적으로는, 비아 홀(29) 및 트렌치(30)에 구리가 매립되고, 여분의 구리가 CMP(Chemical Mechanical Polishing)에 의해 제거된다. 또한, 도 5c에서는 도시를 생략하고 있지만, 구리 배선(33)이 형성되기 전에, 배리어 메탈층(32)의 표면에 구리로 이루어지는 시드층을 형성해도 된다.
상술한 바와 같이, 실시 형태에서는, 비아 홀(29) 및 트렌치(30)의 내벽에 산화막(31)을 형성한 후에, 비아 홀(29)의 저부의 에칭 스토퍼막(13)을 에칭으로 제거하고 있다. 이에 의해, 이러한 에칭 스토퍼막(13)의 에칭에 의해 저유전율막(20)이 대미지를 받는 것을 억제할 수 있다.
또한, 실시 형태에서는, 비아 홀(29) 및 트렌치(30)의 내벽에 있어서, 배리어 메탈층(32)이 저유전율막(20)에 직접 형성되는 것이 아니라, 산화막(31)을 사이에 두고 개재하여 형성된다. 이에 의해, 배리어 메탈층(32)의 구성 원소가 저유전율막(20) 내로 확산되는 것을 억제할 수 있다.
또한, 여기까지 설명한 각종 처리를 행하는 기판 처리 장치는, 상술한 매립부(4)나 산화막 형성부, 탈리부(5) 외에 반송 기구를 구비한다. 이러한 반송 기구는, 매립부(4)나 산화막 형성부, 탈리부(5) 등의 사이에서 웨이퍼(W)의 반송을 행한다.
또한, 실시 형태에 관한 기판 처리 장치는, 제어 장치를 구비한다. 이러한 제어 장치는, 예를 들어 컴퓨터이며, 제어부와 기억부를 구비한다. 이러한 제어부는, CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 갖는 마이크로컴퓨터나 각종 회로를 포함한다.
이러한 마이크로컴퓨터 CPU는, ROM에 기억되어 있는 프로그램을 판독하여 실행함으로써, 매립부(4), 산화막 형성부, 탈리부(5) 및 반송 기구 등의 제어를 실현한다.
또한, 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것이며, 그 기억 매체로부터 제어 장치의 기억부에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들어 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그네트 옵티컬 디스크(MO), 메모리 카드 등이 있다.
기억부는, 예를 들어 RAM, 플래시 메모리(Flash Memory) 등의 반도체 메모리 소자, 또는 하드 디스크, 광 디스크 등의 기억 장치에 의해 실현된다.
실시 형태에 관한 기판 처리 장치는, 매립부(4)와, 산화막 형성부와, 탈리부(5)와, 반송 기구를 구비한다. 매립부(4)는, 요소 결합을 갖는 중합체(폴리요소(22))로 기판(웨이퍼(W)) 상에 형성된 공극(구멍부(21))을 매립한다. 산화막 형성부는, 기판(웨이퍼(W)) 상에 산화막(31)을 형성한다. 탈리부(5)는, 중합체(폴리요소(22))를 해중합시킴으로써, 해중합된 중합체(폴리요소(22))를 산화막(31)을 통해 공극(구멍부(21))으로부터 탈리시킨다. 반송 기구는, 기판(웨이퍼(W))을 처리하는 각 부의 사이의 반송을 행한다. 이에 의해, 공극에 의해 비유전율이 작아진 저유전율막(20)의 기계적 강도를 확보할 수 있다.
<변형예>
계속해서, 실시 형태의 변형예에 관한 반도체 장치의 제조 방법에 대하여, 도 9a 내지 도 10b를 참조하면서 설명한다. 도 9a 내지 도 10b는, 실시 형태의 변형예에 관한 반도체 장치의 제조 방법의 일부를 도시하는 설명도이다.
도 9a에 도시한 바와 같이, 변형예에 있어서, 기판인 웨이퍼(W)에는, 층간 절연막으로서 저유전율막(120)이 형성된다. 또한, 이러한 저유전율막(120)에는, 복수의 트렌치(121)가 형성된다. 변형예에 있어서, 트렌치(121)는 공극의 일례이다.
계속해서, 도 9b에 도시한 바와 같이, 저유전율막(120) 내의 트렌치(121)를 폴리요소(122)로 매립한다. 이러한 폴리요소(122)는, 실시 형태와 마찬가지로 요소 결합을 갖는 중합체이며, 예를 들어 복수 종류의 원료 모노머를 증착 중합에 의해 공중합시켜 형성된다. 폴리요소(122)는, 예를 들어 상술한 매립부(4)를 사용하여 트렌치(121)에 매립된다.
또한, 변형예에 있어서, 트렌치(121)를 폴리요소(122)로 매립하는 방법은 증착 중합에 한정되지 않고, 예를 들어 도포법에 의해 트렌치(121)를 폴리요소(122)로 매립해도 된다.
다음에, 트렌치(121)가 폴리요소(122)로 매립된 저유전율막(120)에 소정의 열처리를 실시함으로써, 도 9c에 도시한 바와 같이, 저유전율막(120)의 상면 및 트렌치(121)의 상부로부터 폴리요소(122)를 탈리시킨다.
다음에, 도 10a에 도시한 바와 같이, 저유전율막(120)의 상면에 산화막(123)을 형성한다. 산화막(123)은, 예를 들어 SiO2의 저온 산화막(LTO)이며, 고온에서 형성되는 열산화막에 비해 소한 막이다. 또한, 변형예에서는, 트렌치(121)의 상부로부터 폴리요소(122)가 탈리되어 있기 때문에, 산화막(123)은 트렌치(121)의 상부에도 매립된다.
이렇게 하여, 저유전율막(120)의 상면 및 트렌치(121)의 상부에 산화막(123)이 형성된 후, 도 10b에 도시한 바와 같이, 저유전율막(120)의 트렌치(121)를 매립하고 있는 폴리요소(122)를 탈리시킨다. 폴리요소(122)는, 예를 들어 상술한 탈리부(5)를 사용하여 트렌치(121)로부터 탈리된다.
변형예에서는, 폴리요소(122)가 해중합되어 발생한 아민이, 소한 막인 산화막(123)을 통과함으로써, 산화막(123)으로 밀봉된 저유전율막(120) 내의 트렌치(121)로부터 폴리요소(122)를 탈리시킬 수 있다. 그리고, 폴리요소(122)가 탈리된 부위에는, 공공(124)이 형성된다.
여기서, 변형예에서는, 저유전율막(120) 내에 공공(124)이 형성되기 때문에, 층간 절연막인 저유전율막(120)의 비유전율을 작게 할 수 있다. 그리고, 변형예에서는, 저유전율막(120)의 트렌치(121)를 산화막(123)으로 지지하면서, 트렌치(121)를 매립한 폴리요소(122)를 탈리시킬 수 있다.
따라서, 변형예에 의하면, 공공(124)에 의해 비유전율이 작아진 저유전율막(120)의 기계적 강도를 확보할 수 있다.
또한, 변형예에서는, 트렌치(121)의 상부의 폴리요소(122)를 탈리시킴으로써, 이러한 트렌치(121)의 상부에 매립되도록 산화막(123)을 형성한다. 이에 의해, 산화막(123)이 트렌치(121)에 대하여 앵커가 되도록 보유 지지되기 때문에, 공공(124)이 형성된 후라도, 산화막(123)을 충분히 저유전율막(120) 상에 보유 지지할 수 있다.
<처리의 수순>
계속해서, 실시 형태 및 변형예에 관한 기판 처리의 수순에 대하여, 도 11 및 도 12를 참조하면서 설명한다. 도 11은 실시 형태에 관한 기판 처리 장치가 실행하는 기판 처리의 수순을 설명하는 흐름도이다.
처음에, 저유전율막(20) 내의 구멍부(21)를 폴리요소(22)로 매립한다(스텝 S101). 이러한 폴리요소(22)는, 요소 결합을 갖는 중합체의 일례이며, 예를 들어 매립부(4)에 있어서 복수 종류의 원료 모노머를 증착 중합에 의해 공중합시켜 형성된다.
다음에, 상술한 각종 처리에 의해, 구멍부(21)가 폴리요소(22)로 매립된 저유전율막(20)에 비아 홀(29) 및 트렌치(30)를 형성한다(스텝 S102). 그리고, 산화막 형성부에 있어서, 비아 홀(29) 및 트렌치(30)의 내벽에 산화막(31)을 형성한다(스텝 S103). 이러한 산화막(31)은, 예를 들어 SiO2의 저온 산화막이며, 고온에서 형성되는 열산화막에 비해 소한 막이다.
다음에, 탈리부(5)에 있어서, 구멍부(21)에 매립된 폴리요소(22)를 해중합시킴으로써, 해중합된 폴리요소(22)를 산화막(31)을 통해 구멍부(21)로부터 탈리시킨다(스텝 S104). 예를 들어, 탈리부(5)에 있어서 웨이퍼(W)를 350℃로 가열함으로써, 구멍부(21)에 매립된 폴리요소(22)를 원료 모노머인 아민과 이소시아네이트로 해중합시킬 수 있다.
다음에, 비아 홀(29)의 저부에 노출되는 에칭 스토퍼막(13)을 에칭으로 제거한다(스텝 S105). 그리고, 비아 홀(29) 및 트렌치(30)의 내벽에 배리어 메탈층(32)을 형성한다(스텝 S106).
마지막으로, 상술한 각종 처리에 의해, 비아 홀(29) 및 트렌치(30)에 구리 배선(33)을 형성하고(스텝 S107), 처리를 완료한다.
실시 형태에 관한 반도체 장치의 제조 방법은, 매립 공정(스텝 S101)과, 산화막 형성 공정(스텝 S103)과, 탈리 공정(스텝 S104)을 포함한다. 매립 공정(스텝 S101)은, 요소 결합을 갖는 중합체(폴리요소(22))로 기판(웨이퍼(W)) 상에 형성된 공극(구멍부(21))을 매립한다. 산화막 형성 공정(스텝 S103)은, 기판(웨이퍼(W)) 상에 산화막(31)을 형성한다. 탈리 공정(스텝 S104)은, 중합체(폴리요소(22))를 해중합시킴으로써, 해중합된 중합체(폴리요소(22))를 산화막(31)을 통해 공극(구멍부(21))으로부터 탈리시킨다. 이에 의해, 공극에 의해 비유전율이 작아진 저유전율막(20)의 기계적 강도를 확보할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 매립 공정(스텝 S101)은, 증착 중합으로 형성되는 중합체(폴리요소(22))로 공극(구멍부(21))을 매립한다. 이에 의해, 저유전율막(20) 내에 형성되는 미세한 구멍부(21)에 대해서도, 충분히 폴리요소(22)를 매립할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 산화막 형성 공정(스텝 S103)은, 탈리 공정(스텝 S104)보다 낮은 온도에서 행해진다. 이에 의해, 산화막(31)을 형성할 때에, 구멍부(21)에 매립된 폴리요소(22)가 해중합 반응을 일으키는 것을 억제할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 공극은, 저유전율막(20)의 내부에 형성되는 구멍부(21)이다. 이에 의해, 저유전율막(20)의 비유전율을 저감할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법은, 구멍부(21)가 중합체(폴리요소(22))로 매립된 저유전율막(20)에 비아 홀(29)을 형성하는 비아 홀 형성 공정(스텝 S102)을 더 포함한다. 그리고, 산화막 형성 공정(스텝 S103)은, 비아 홀 형성 공정(스텝 S103) 후에 행해진다. 이에 의해, 구멍부(21) 및 비아 홀(29)이 형성된 저유전율막(20)을 산화막(31)으로 지지할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법은, 산화막 형성 공정(스텝 S103) 후, 비아 홀(29)의 저부에 노출되는 에칭 스토퍼막(13)을 제거하는 제거 공정(스텝 S105)을 더 포함한다. 이에 의해, 이러한 에칭 스토퍼막(13)의 에칭에 의해 저유전율막(20)이 대미지를 받는 것을 억제할 수 있다.
또한, 실시 형태에 관한 반도체 장치의 제조 방법은, 탈리 공정(스텝 S104) 후, 산화막(31) 상에 배리어 메탈층(32)을 형성하는 배리어 메탈층 형성 공정(스텝 S106)을 더 포함한다. 이에 의해, 구멍부(21)로부터 폴리요소(22)를 탈리시킬 때에, 배리어 메탈층(32)이 이러한 탈리의 방해가 되는 것을 억제할 수 있음과 함께, 배리어 메탈층(32)의 구성 원소가 저유전율막(20) 내로 확산되는 것을 억제할 수 있다.
도 12는 실시 형태의 변형예에 관한 기판 처리 장치가 실행하는 기판 처리의 수순을 설명하는 흐름도이다. 처음에, 매립부(4)에 있어서, 저유전율막(120)에 형성되는 트렌치(121)를 폴리요소(122)로 매립한다(스텝 S201).
다음에, 소정의 열처리를 실시함으로써, 저유전율막(120)의 상면 및 트렌치(121)의 상부로부터 폴리요소(122)를 탈리시킨다(스텝 S202). 그리고, 산화막 형성부에 있어서, 폴리요소(122)가 탈리된 저유전율막(120)의 상면 및 트렌치(121)의 상부에 산화막(123)을 형성한다(스텝 S203).
다음에, 탈리부(5)에 있어서, 트렌치(121)에 매립된 폴리요소(122)를 해중합시킴으로써, 해중합된 폴리요소(122)를, 산화막(123)을 통해 트렌치(121)로부터 탈리시키고(스텝 S204), 처리를 완료한다.
실시 형태의 변형예에 관한 반도체 장치의 제조 방법에 있어서, 공극은, 기판(웨이퍼(W)) 상에 형성되는 트렌치(121)이다. 이에 의해, 저유전율막(120)의 비유전율을 저감할 수 있다.
이상, 본 개시의 실시 형태에 대하여 설명하였지만, 본 개시는 상기 실시 형태에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 한에 있어서 다양한 변경이 가능하다. 예를 들어, 상기 실시 형태에서는, 산화막(31)이 ALD법에 의해 형성된 예에 대하여 나타냈지만, 산화막(31)은 ALD법 이외의 방법으로 형성되어도 된다.
또한, 상기 실시 형태에서는, 구멍부(21)에 매립되는 중합체로서 폴리요소(22)를 예로 하여 설명하였지만, 이러한 중합체는 폴리요소에 한정되지 않는다. 예를 들어, 이러한 중합체에 우레탄 결합을 갖는 폴리우레탄을 사용해도 된다.
폴리우레탄은, 예를 들어 알코올기를 갖는 모노머와 이소시아네이트기를 갖는 모노머를 공중합시킴으로써 합성할 수 있음과 함께, 소정의 온도로 가열함으로써 알코올기를 갖는 모노머와 이소시아네이트기를 갖는 모노머로 해중합시킬 수 있다.
따라서, 상술한 폴리요소(22) 대신에, 폴리우레탄을 구멍부(21)에 매립되는 중합체로서 사용할 수 있다. 또한, 구멍부(21)에 매립되는 중합체로서, 해중합 가능한 중합체이면 폴리요소나 폴리우레탄 이외의 중합체가 사용되어도 된다.
또한, 상기 실시 형태에서는, 산화막(31)으로서 SiO2의 저온 산화막을 예로 하여 설명하였지만, 이러한 산화막은 SiO2의 저온 산화막에 한정되지 않는다. 예를 들어, 이러한 산화막에 SiOC와 같은 다공질막을 사용해도 된다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기 실시 형태는, 첨부의 특허 청구 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
W : 웨이퍼
20, 120 : 저유전율막
21 : 구멍부(공극의 일례)
22, 122 : 폴리요소(중합체의 일례)
29 : 비아 홀
30 : 트렌치
31, 123 : 산화막
32 : 배리어 메탈층
121 : 트렌치(공극의 일례)

Claims (9)

  1. 요소 결합을 갖는 중합체로 기판에 형성된 절연막 내에 형성되는 트렌치의 저부를 매립하는 매립 공정과,
    상기 기판 상에 산화막을 형성하여, 상기 트렌치의 개구부를 상기 산화막으로 막는 산화막 형성 공정과,
    상기 중합체를 해중합시킴으로써, 해중합된 상기 중합체를 상기 산화막을 통해 상기 트렌치의 저부로부터 탈리시키는 탈리 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 매립 공정은, 증착 중합으로 형성되는 상기 중합체로 상기 트렌치의 저부를 매립하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 산화막 형성 공정은, 상기 탈리 공정보다 낮은 온도에서 행해지는 반도체 장치의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 요소 결합을 갖는 중합체로 기판에 형성된 절연막 내에 형성되는 트렌치의 저부를 매립하는 매립부와,
    상기 기판 상에 산화막을 형성하여, 상기 트렌치의 개구부를 상기 산화막으로 막는 산화막 형성부와,
    상기 중합체를 해중합시킴으로써, 해중합된 상기 중합체를 상기 산화막을 통해 상기 트렌치의 저부로부터 탈리시키는 탈리부와,
    상기 기판을 처리하는 각 부의 사이의 반송을 행하는 반송 기구
    를 포함하는 기판 처리 장치.
KR1020190058511A 2018-05-28 2019-05-20 반도체 장치의 제조 방법 및 기판 처리 장치 KR102447740B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018101331A JP7045929B2 (ja) 2018-05-28 2018-05-28 半導体装置の製造方法および基板処理装置
JPJP-P-2018-101331 2018-05-28

Publications (2)

Publication Number Publication Date
KR20190135410A KR20190135410A (ko) 2019-12-06
KR102447740B1 true KR102447740B1 (ko) 2022-09-28

Family

ID=68614098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190058511A KR102447740B1 (ko) 2018-05-28 2019-05-20 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US11342223B2 (ko)
JP (1) JP7045929B2 (ko)
KR (1) KR102447740B1 (ko)
CN (1) CN110544650B (ko)
TW (1) TWI779196B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960839B2 (ja) * 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
US11164956B2 (en) * 2019-08-23 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Capping layer for gate electrodes
JP7489786B2 (ja) 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法
JP7341100B2 (ja) 2020-04-28 2023-09-08 東京エレクトロン株式会社 半導体装置の製造方法
JP2023025578A (ja) 2021-08-10 2023-02-22 東京エレクトロン株式会社 成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147096A (ja) 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP2012138503A (ja) * 2010-12-27 2012-07-19 Fujifilm Corp 多孔質絶縁膜及びその製造方法
US20140353835A1 (en) * 2013-05-28 2014-12-04 Globalfoundries Inc. Methods of self-forming barrier integration with pore stuffed ulk material
KR101845592B1 (ko) 2015-07-30 2018-04-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다공질 저-k 구조 형성 시스템 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0300366A1 (en) * 1987-07-20 1989-01-25 Air Products And Chemicals, Inc. Non-fugitive aromatic diamine catalytic chain extenders
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
JP4076245B2 (ja) * 1997-04-11 2008-04-16 株式会社アルバック 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
AU3055599A (en) * 1998-04-01 1999-10-25 Asahi Kasei Kogyo Kabushiki Kaisha Method of manufacturing interconnection structural body
JP2005353674A (ja) * 2004-06-08 2005-12-22 Seiko Epson Corp 半導体装置の製造方法及び半導体装置。
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP5526783B2 (ja) * 2007-12-04 2014-06-18 日立化成株式会社 半導体装置及び半導体装置の製造方法
US8492239B2 (en) * 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
JP5560144B2 (ja) 2010-08-31 2014-07-23 東京エレクトロン株式会社 半導体装置の製造方法
KR102129602B1 (ko) * 2014-05-15 2020-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9508549B2 (en) 2014-12-26 2016-11-29 Dow Global Technologies Llc Methods of forming electronic devices including filling porous features with a polymer
JP6465189B2 (ja) 2016-07-21 2019-02-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
TWI689988B (zh) * 2016-07-21 2020-04-01 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147096A (ja) 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP2012138503A (ja) * 2010-12-27 2012-07-19 Fujifilm Corp 多孔質絶縁膜及びその製造方法
US20140353835A1 (en) * 2013-05-28 2014-12-04 Globalfoundries Inc. Methods of self-forming barrier integration with pore stuffed ulk material
KR101845592B1 (ko) 2015-07-30 2018-04-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다공질 저-k 구조 형성 시스템 및 방법

Also Published As

Publication number Publication date
US11342223B2 (en) 2022-05-24
KR20190135410A (ko) 2019-12-06
TW202013470A (zh) 2020-04-01
TWI779196B (zh) 2022-10-01
JP2019207909A (ja) 2019-12-05
CN110544650A (zh) 2019-12-06
JP7045929B2 (ja) 2022-04-01
US20190363011A1 (en) 2019-11-28
CN110544650B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
KR102447740B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR102268929B1 (ko) 반도체 장치의 제조 방법
KR102317534B1 (ko) 반도체 장치의 제조 방법
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
JP2018170473A (ja) 半導体装置の製造方法
US11495490B2 (en) Semiconductor device manufacturing method
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
KR20200035214A (ko) 반도체 장치의 제조 방법
KR20190045071A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right