KR20190045071A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20190045071A
KR20190045071A KR1020180124818A KR20180124818A KR20190045071A KR 20190045071 A KR20190045071 A KR 20190045071A KR 1020180124818 A KR1020180124818 A KR 1020180124818A KR 20180124818 A KR20180124818 A KR 20180124818A KR 20190045071 A KR20190045071 A KR 20190045071A
Authority
KR
South Korea
Prior art keywords
film
substrate
sacrificial film
isocyanate
sacrificial
Prior art date
Application number
KR1020180124818A
Other languages
English (en)
Other versions
KR102435733B1 (ko
Inventor
다츠야 야마구치
레이지 니이노
슈지 노자와
마코토 후지카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190045071A publication Critical patent/KR20190045071A/ko
Application granted granted Critical
Publication of KR102435733B1 publication Critical patent/KR102435733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G71/00—Macromolecular compounds obtained by reactions forming a ureide or urethane link, otherwise, than from isocyanate radicals in the main chain of the macromolecule
    • C08G71/02—Polyureas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은, 희생막을 사용해서 반도체 장치를 제조하는 데 있어서, 희생막의 형상, 막량을 용이하게 조정할 수 있어, 공정의 간소화에 공헌하는 것이다. 기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체(폴리요소막(8))로 이루어지는 희생막을 형성한다. 성막 방법의 일례로서는, 이소시아네이트와 아민을 사용해서 공중합에 의해 생성할 수 있고, 예를 들어 진공 분위기 하에서 양쪽 원료를 기체의 상태로 교대로 기판에 공급한다. 희생막을 가열함으로써, 일부가 해중합해서 모노머가 되고, 냉각함으로써 중합한다. 이 때문에 희생막의 단면 형상을 바꿀 수 있어, 단차 기판 상의 희생막의 단차 부분을 평탄화하거나, 오목부 내에 공극이 형성되어 있는 상태에서 폴리요소가 매립되어 있는 상태로 바꿀 수 있다. 또한 해중합에 의해 희생막의 막 두께를 조정할(감소시킬) 수 있다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 희생막을 사용해서 반도체 장치를 제조하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서는, 희생막이라고 불리는 막을 사용하는 경우가 있다. 희생막은, 제조 공정 시에 사용되는데, 도중에 제거되어, 제품인 반도체 장치 중에는 포함되지 않는 막이다. 희생막으로서는, 레지스트 마스크에 대응해서 당해 마스크의 하층측에 중간 마스크를 형성하기 위한 유기 막, 듀얼 다마신에 있어서 트렌치와 비아 홀을 분리하기 위해 중간 막으로서 사용되는 유기 막 등이 있다.
또한 희생막으로서는, 특허문헌 1에 기재되어 있는 바와 같이, 기판 상의 다공질의 저유전율막의 구멍부에 사전에 매립되어, 저유전율막에 대하여 에칭 등의 처리를 행한 후, 기판을 가열하고, 용제를 공급하고, 또한 마이크로파를 공급해서 제거되는 PMMA(아크릴 수지) 등도 알려져 있다.
반도체 디바이스는, 미세화, 입체화, 복잡화하고 있어, 성막된 희생막을 가공할 것이 요구되고 있다. 예를 들어 표면에 단차(오목부, 볼록부 등)를 갖는 기판에 대하여 희생막이 성막되면, 단차의 정도나 희생막의 두께에 따라서는, 희생막의 표면에 전사된 단차가 남는 경우가 있다. 이 경우에는, 예를 들어 희생막 상에 적층된 레지스트에 대하여 노광할 때 광학적 오차가 발생하는 경우 등이 있으므로, 희생막의 표면을 평활화할 필요가 있다. 이 때문에 유기 막의 막 두께를, 하층측의 형상의 영향이 사라질 정도의 두께로 설정하고 있는데, 원료 가스를 사용해서 성막하는 경우에는, 두께를 크게 하기 위해서 성막에 오랜 시간을 필요로 하므로, 스루풋의 저하의 요인이 된다. 또한 유기 막으로서 수지를 사용해서 가열에 의해 소위 리플로우를 행하려고 하면, 수지가 가열에 의해 변질되어버린다. 수지의 융해에 의한 형상 조정을 행하기 위해서, 예를 들어 폴리아미드, 폴리이미드 등의 내열성 수지를 사용하려고 하면, 열에 의해 형상 조정을 행할 수 있음과 함께 내열성도 얻을 수 있지만, 융점을 갖는 폴리머는 결정성이 낮아, 내약품성을 얻을 수 없으므로, 유리한 재료라고는 할 수 없다.
그리고 다공질의 저유전율막의 구멍부에 PMMA를 매립하는 방법에 있어서는, 원료 가스를 사용해서 저유전율막의 표면에 성막함으로써 구멍부에도 PMMA가 들어가는데, 매립이 불충분하지 않기 때문에, PMMA를 가열 용융함으로써, 충분한 매립을 행할 수 있다. 그러나 이 경우에도 기판을 가열함으로써 PMMA가 변질된다는 과제가 있다.
또한 희생막을 형성한 후, 막량(막의 표면의 높이 위치)을 조정하는 경우에는, 플라스마 등에 의한 에칭이 필요해서, 공정수가 증가한다는 문제도 있다.
따라서, 향후의 반도체 제조 장치의 제조 공정에서는, 현재의 희생막은 편리성이 부족하다고 할 수 있다.
미국 특허 제9,414,445 (제2란 제23행 내지 29행, 제13란 제51행 내지 53행, 청구항 3)
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 희생막을 사용해서 반도체 장치를 제조하는 데 있어서, 희생막의 형상, 막량을 용이하게 조정할 수 있어, 공정의 간소화에 공헌할 수 있는 기술을 제공하는 데 있다.
본 발명은, 기판에 대하여 처리를 행하여, 반도체 장치를 제조하는 방법에 있어서,
기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 희생막을 형성하는 공정과,
이어서, 상기 희생막을 가열함으로써, 당해 희생막의 단면 형상을 바꾸는 스텝과 함께 당해 희생막의 막 두께를 조정하는 스텝을 행하는 공정과,
그 후, 상기 기판의 표면에 대하여 처리를 행하는 공정과,
이어서, 상기 희생막을 제거하는 공정을 포함한다.
본 발명은, 희생막으로서 요소 결합을 갖는 중합체를 사용하고 있다. 이 중합체는 가열함으로써, 해중합과 중합의 가역적 평형 반응이 일어나고, 온도 상승에 의해 해중합이 지배적으로 되어, 즉 모노머 상태가 지배적으로 되어, 막에 유동성이 나타난다. 이 때문에 희생막을 형성한 후 가열함으로써, 희생막의 단면 형상을 바꾸는 스텝과 함께 당해 희생막의 막 두께를 조정하는 스텝을 행할 수 있으므로, 희생막의 형상, 막량을 용이하게 조정할 수 있어, 반도체 장치의 제조 공정의 간소화에 공헌할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일예의 개요를 도시하는 설명도이다.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 공정이며, 다른 예의 개요를 도시하는 설명도이다.
도 3은 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 개요를 도시하는 설명도이다.
도 4는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 개요를 도시하는 설명도이다.
도 5는 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다.
도 6은 이소시아네이트의 일례의 분자 구조를 나타내는 분자 구조도이다.
도 7은 요소 결합을 갖는 중합체가 올리고머로 되는 반응을 도시하는 설명도이다.
도 8은 2급 아민을 사용해서 요소 결합을 갖는 중합체를 생성하는 모습을 도시하는 설명도이다.
도 9는 요소 결합을 갖는 모노머를 가교시켜, 요소 결합을 갖는 중합체를 생성하는 모습을 도시하는 설명도이다.
도 10은 이소시아네이트와 아민을 각각 증기로 반응시켜 요소 결합을 갖는 중합체를 생성하기 위한 장치를 도시하는 단면도이다.
도 11은 폴리요소막의 일부가 해중합하고, 이어서 냉각되었을 때의 막 상태를 가열 온도별로 모식적으로 도시하는 설명도이다.
도 12는 폴리요소막이 성막된 기판을 가열하기 위한 가열 장치를 도시하는 단면도이다.
도 13은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 14는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 15는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 16은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 17은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 18은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 구체예를 도시하는 설명도이다.
도 19는 단차 기판에 대한 폴리요소막의 성막, 가열을 순차 행했을 때의 기판의 단면을 나타내는 주사형 현미경 사진이다.
도 20은 저유전율막에 폴리요소막을 성막했을 때의 기판의 표면부의 원자 농도의 분포를 나타내는 그래프이다.
도 21은 저유전율막에 폴리요소막을 성막하고, 이어서 가열했을 때의 기판의 표면부의 원자 농도의 분포를 나타내는 그래프이다.
도 22는 홀을 구비한 기판에 대한 폴리요소막의 성막, 가열을 순차 행했을 때의 기판의 단면을 나타내는 주사형 현미경 사진이다.
[발명의 실시 형태의 개요]
본 발명의 실시 형태인 제1 내지 제3 실시 형태에 대해서, 우선 개요를 설명하고, 계속해서 구체예에 대해서 설명한다.
<제1 실시 형태>
제1 실시 형태는, 표면에 단차가 형성된 단차 기판, 예를 들어 소정의 성막 처리, 에칭이 실시된 실리콘 웨이퍼에 대하여 희생막을 성막하는 방법이며, 그 일례를 도 1에 도시한다. 도 1의 예에서는, 표면에 볼록부(81a)가 형성된 기판(81)(도 1의 (a)) 상에 중합체인 폴리요소막(8)을 성막한다(도 1의 (b)).
폴리요소막은, 예를 들어 도 5에 도시하는 바와 같이 이소시아네이트와 아민을 사용해서 공중합에 의해 생성할 수 있다. R은 예를 들어 알킬기(직쇄상 알킬기 또는 환상 알킬기) 또는 아릴기이며, n은 2 이상의 정수이다.
이소시아네이트로서는, 예를 들어 지환식 화합물, 지방족 화합물, 방향족 화합물 등을 사용할 수 있다. 지환식 화합물로서는, 예를 들어 도 6의 (a)에 도시하는 바와 같이 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)을 사용할 수 있다. 또한 지방족 화합물로서는, 도 6의 (b)에 도시하는 바와 같이, 예를 들어 헥사메틸렌디이소시아네이트를 사용할 수 있다.
아민으로서는, 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA)을 사용할 수 있다.
원료 모노머를 기체로 반응시켜 폴리요소를 성막하기(증착 중합하기) 위한 CVD 장치를 도 10에 도시해 둔다. 70은 진공 분위기를 구획하는 진공 용기이다. 71a, 72a는 각각 원료 모노머인 이소시아네이트 및 아민을 액체로 수용하는 원료 공급원이며, 이소시아네이트의 액체 및 아민의 액체는 공급관(71b, 72b)에 개재하는 기화기(71c, 72c)에 의해 기화되어, 각 증기가 가스 토출부인 샤워 헤드(73)에 도입된다. 샤워 헤드(73)는, 하면에 다수의 토출 구멍이 형성되어 있어, 이소시아네이트의 증기 및 아민의 증기를 각각 별도의 토출 구멍으로부터 처리 분위기에 토출하도록 구성되어 있다. 기판인, 표면이 가공된 실리콘 웨이퍼(W)는, 가열 기구를 구비한 적재대(74)에 적재된다.
기판(81)에 대하여 폴리요소막(8)을 성막하는 방법에 대해서는, 기판(81)에 대하여 이소시아네이트의 증기와 아민의 증기를 교대로 공급하는 방법을 채용할 수 있다. 이 경우, 이소시아네이트의 증기의 공급을 정지하고, 진공 용기(70) 내를 진공 배기하고 나서 아민의 증기를 공급하고, 이어서 아민의 증기의 공급을 정지하고, 진공 용기(70) 내를 진공 배기하고 나서 이소시아네이트의 증기를 공급하는 방법이어도 된다. 또는 한쪽의 증기의 공급을 정지한 후, 계속해서 다른 쪽의 증기를 공급하고, 다른 쪽의 증기의 공급을 정지한 후, 계속해서 한쪽의 증기를 공급하는 방법이어도 된다. 또한 이소시아네이트의 증기와 아민의 증기를 동시에 기판(81)에 공급하는 방법이어도 된다.
이소시아네이트의 증기 및 아민의 증기를 사용하는 방법에 있어서는, 기판(81)은 예를 들어 실온에서부터 폴리요소막이 해중합하는 온도보다도 약간 낮은 온도까지의 온도 범위, 예를 들어 20 내지 200℃의 온도 범위에서 중합 반응이 촉진된다.
또한 도 7의 (a) 내지 (d)에 도시하는 바와 같이, 원료 모노머로서 1관능성 분자를 사용해도 된다.
또한 도 8의 (a), (b)에 도시하는 바와 같이, 이소시아네이트와 2급 아민을 사용해도 되고, 이 경우에 생성되는 중합체에 포함되는 결합도 요소 결합이다.
그리고 요소 결합을 구비한 원료 모노머를 중합시켜 폴리요소막을 얻도록 해도 된다. 도 9는 이러한 예를 나타내며, 원료 모노머에 대하여 광, 예를 들어 자외선을 조사해서 빛에너지를 부여함으로써 중합이 일어나 폴리요소막이 생성된다.
도 1로 돌아가서, 기판(81)에는 볼록부(81a)가 형성되어 있기 때문에, 폴리요소막(8)의 표면에는, 볼록부(81a)가 전사된 단차 부분인 볼록부(81b)가 남아 있다. 이 때문에 기판(81)을 예를 들어 300℃로 가열함으로써, 도 1의 (c)에 도시하는 바와 같이, 폴리요소막(8)의 일부를 해중합해서 당해 막(8)에 유동성을 갖게 하고, 이에 의해 폴리요소막(8)이 평탄화된다. 또한 가열에 의해 폴리요소막(8)의 일부가 모노머로 되어 기화하므로, 가열 시간을 조정함으로써 폴리요소막(8)의 일부가 제거되어 막 두께가 작아진다. 즉, 폴리요소막(8)이 가열에 의해, 단면 형상의 조정 스텝인 평탄화가 행하여짐과 함께, 폴리요소막(8)의 막 두께를 후속의 프로세스에 적합한 막 두께로 조정하는 스텝인 막량 조정(막 두께 조정)이 행하여진다. 폴리요소막(8)의 표면이 평탄화됨으로써, 예를 들어 그 후 폴리요소막(8) 상에 적층되는 레지스트에 대한 노광 시의 광학적 오차의 발생을 억제할 수 있다.
폴리요소막은, 중합과 해중합의 가역적 평형 반응이 성립되어 있고, 온도가 상승하면 해중합이 지배적으로 된다. 예를 들어 300 내지 350℃에서는, 평형이 분자 해중합에 치우쳐 있어, 이 때문에 해중합에 의해 생성된 모노머가 기화하고, 시간의 경과와 함께 막이 기화하여, 결국 전부가 소실된다.
도 11은, 가열 온도대마다 폴리요소막을 소정 시간 가열한 후의 상태를 모식적으로 도시하고 있으며, 흰 원 부위 군은 중합체, 검게 칠해진 원 부위는 모노머를 나타내고 있다. 도 11의 (a) 내지 (c)는 예를 들어 각각 200 내지 249℃, 250 내지 299℃, 300 내지 350℃의 가열 온도대에 대응한다. 도 11로부터 알 수 있는 바와 같이 폴리요소막은, 가열하고 나서 일정 시간 경과 후에 보면, 가열 온도가 높아질수록 모노머의 수가 많아진다.
해중합이 일어나면, 생성된 모노머가 시간의 경과와 함께 기화하고, 또한 생성되는 모노머의 양도 증가하므로, 결국 폴리요소막은 소실되는데, 소실에 이르기까지의 시간은, 가열 온도가 높을수록 짧다. 또한 폴리요소막의 일부에 해중합이 일어나면 유동성을 띠게 되지만, 유동성이 발생하는 시점에 이르기까지의 가열 시간은, 가열 온도가 높을수록 짧다.
따라서 폴리요소막(8)을 예를 들어 300℃로 가열하면, 해중합에 의해 막의 표면으로부터 모노머가 기화해서 막 감소가 일어남과 함께, 막의 내부에서도 모노머가 생성된다. 이 때문에 폴리요소막(8)이 유동화해서 평탄화됨과 함께, 막 두께가 조정된다.
가열 온도의 일례로서 300℃를 들었지만, 도 1의 (b)의 단계에서 성막된 폴리요소막(8)의 표면의 요철의 정도와 막 두께의 조정량의 균형으로, 가열 온도 및 가열 시간을 설정할 수 있다.
기판(81)을 가열하는 처리는 예를 들어 도 12에 도시하는 바와 같이, 처리 용기(51) 내의 적재대(52)에 웨이퍼(W)를 적재하고, 램프 하우스(53) 내의 적외선 램프(54)에 의해 기판(81)을 가열함으로써 행할 수 있다. 도 12 중, 55는 투과창, 56은 질소 가스를 공급하는 공급관, 57은 배기관이다. 처리 분위기는 예를 들어 불활성 가스인 질소 가스를 공급하면서 진공 분위기에서 행해도 되고(이 경우에는 배기관(57)에는 진공 배기 기구가 접속되고, 처리 용기(51)는 진공 용기가 사용됨), 상압 분위기에서 행해도 된다.
또한 가열 기구로서는 적외선 램프(54)에 한하지 않고, 적재대(52)에 설치한 히터이어도 된다.
이렇게 해서 희생막인 폴리요소막(8)의 단면 형상의 조정(이 예에서는 표면의 단차 부분의 평탄화)과 막 두께 조정이 종료된 후, 희생막을 사용한 처리가 행하여진다(도 1의 (d)). 처리의 예로서는, 폴리요소막(8)을 에칭 마스크로서 사용하는 예를 들 수 있다. 이 경우에는, 폴리요소막(8) 상에 레지스트막을 적층하고, 레지스트 마스크를 사용해서 폴리요소막(8)을 에칭해서 에칭 마스크를 형성한다. 다음으로 에칭 마스크를 사용해서 하지의 피에칭막을 에칭하고, 이렇게 해서 희생막을 사용한 일련의 처리가 종료된 후에, 그 후에 폴리요소막(8)이 제거된다.
폴리요소막(8)의 제거를 행하는 방법으로서는, 예를 들어 기판(81)을 예를 들어 350℃로 가열함으로써 폴리요소막(8)을 해중합시켜 기화시키는 방법을 들 수 있다. 또한 다른 방법으로서는, 폴리요소막(8)을 산소를 포함하는 가스, 예를 들어 산소 가스를 활성화하여 얻은 플라스마에 의해 애싱해서 제거하는 예를 들 수 있다.
도 2는, 표면에 단차가 있는 단차 기판에 희생막을 성막하는 제1 실시 형태의 다른 예를 나타내고 있다. 이 예에서는, 표면에 오목부(82a)가 형성된 기판(82)(도 2의 (a)) 상에 중합체인 폴리요소막(8)을 성막한다(도 2의 (b)). 폴리요소막(8)의 표면에는, 오목부(82a)가 전사된 단차 부분인 오목부(82b)가 남아 있다. 이 때문에 기판(82)을 예를 들어 300℃로 가열함으로써, 도 2의 (c)에 도시하는 바와 같이, 폴리요소막(8)에 유동성을 갖게 하고, 이에 의해 폴리요소막(8)이 평탄화한다. 또한 앞의 예와 마찬가지로 가열 시간을 조정함으로써 폴리요소막(8)의 막 두께가 작아진다.
제1 실시 형태에 의하면, 희생막(폴리요소막(8))의 표면에 하층측의 단차의 전사 부분이 남아 있어도 가열에 의해 평탄화할 수 있으므로, 희생막의 성막 시의 막 두께를 작게 할 수 있다. 유기 막을 원료 가스를 사용해서 단차 기판 상에 성막하는 경우, 유기 막의 표면으로부터 단차가 사라져 평탄해지는 막 두께는, 예를 들어 대략 단차의 3배 정도인데, 폴리요소막(8)을 사용해서 평탄화하면, 종래의 유기 막에 비해 막 두께가 절반 정도로 되는 것을 기대할 수 있다.
그리고 가열에 의해 형상 조정(단면의 형상 조정)인 평탄화를 행해도 폴리요소막(8)은 변질되지 않는다. 또한 가열에 의해 희생막의 형상 조정 외에도 막량 조정도 행할 수 있으므로, 플라스마 등에 의한 에치 백이 불필요해서, 공정의 복잡화를 피할 수 있어, 스루풋의 향상에 기여한다. 또한 폴리요소막(8)은 내약품성이 크므로, 이 점에서도 유리하다.
<제2 실시 형태>
제2 실시 형태는, 좁고 깊은 홀이나 홈 등의 오목부가 형성되어 있는 표면에 보호막으로서의 희생막을 성막하는 방법이며, 그 일례를 도 3에 도시한다. 도 3의 예에서는, 표면에 오목부(83a)가 형성된 기판(83)(도 3의 (a)) 상에 중합체인 폴리요소막(8)을 예를 들어 제1 실시 형태에서 기재한 방법에 의해 성막한다(도 3의 (b)). 오목부(83a)는, 홀 직경 또는 홈 폭이 예를 들어 100nm 내지 10nm이며, 애스펙트비가 예를 들어 2 이상이다. 이러한 오목부(83a)가 형성된 기판(83)에 폴리요소막(8)을 성막하면, 오목부(83a) 내에 폴리요소막(8)이 완전히 매립되기 전에 오목부(83a)의 입구가 막히고, 결과로서 오목부(83a) 내에 공극(보이드 또는 심)(83b)이 형성되어버린다. 또한 오목부(83a)에 대응하는 위치에서 폴리요소막(8)의 표면에 오목부가 발생해버린다.
오목부(83a) 내에 공극(83b)이 형성되어 있으면, 폴리요소막(8)은 보호막으로서의 기능을 달성할 수 없는 경우가 있다. 예를 들어 오목부(83a) 이외의 개소에 하드 마스크를 형성해서 건식 에칭을 행하고, 그 후 하드 마스크(예를 들어 티타늄 등의 메탈 화합물로 이루어지는 마스크)를 약액으로 제거할 경우, 표면 근방에 보이드 등의 공극이 존재하면 약액이 공극까지 달한 후에 확산해서 침투하여, 보호막의 보호 성능이 저하될 우려가 있다.
이 때문에 기판(83)을 가열해서 폴리요소막(8)의 일부를 해중합함으로써 오목부(83a) 내의 공극이 폴리요소로 채워진다(도 3의 (c)). 폴리요소막(8)을 예를 들어 280℃로 가열함으로써 일부가 해중합해서 공극(83b)이 모노머로 채워지고, 냉각함으로써 모노머가 중합해서 공극(83b)이 매립된다. 또한 이때, 폴리요소막(8)의 막 두께도 해중합에 의해 작아짐과 함께 표면도 평탄화된다. 즉 폴리요소막(8)에 유동성을 갖게 함으로써, 막 두께 조정, 표면의 평탄화, 공극의 매립이 행하여진다.
또한 가열 온도를 높게 함으로써 매립에 요하는 시간이 짧아지는데, 폴리요소막(8)의 표면으로부터 폴리머가 해중합해서 막 감소 속도가 커져, 막 두께의 미세 조정이 어려워지므로, 폴리요소막(8)의 성막 시의 막 두께 및 막 두께의 조정량 등에 따라 가열 온도, 가열 시간이 설정된다.
이렇게 폴리요소막(8) 내의 보이드를 소실시켜 둠으로써, 내약품성이 높아진다. 또한 오목부(83a) 내의 공극이 없어진 후에, 오목부(83a) 내의 매립 공정 시의 온도와 동일한 온도 또는 상이한 온도에서 폴리요소막(8)의 막 두께를 작게 하는 막량 조정을 행해도 된다. 보호막이 형성된 후에 행하여지는 도 3의 (d)에 나타내는 처리는, 예를 들어 에칭 마스크의 형성, 건식 에칭 및 약액 세정으로 이루어지는 일련의 공정에 상당하고, 그 후, 이미 설명한 바와 같이 해서 폴리요소막(8)이 제거된다(도 3의 (e)).
<제3 실시 형태>
제3 실시 형태는, 다공질의 저유전율막 내에 폴리요소막을 침투시켜 보호막으로서의 희생막을 성막하는 방법이며, 그 일례를 도 4에 도시한다. 도 4의 예에서는, 층간 절연막이 되는 SiOC막(탄소 및 산소 함유 실리콘 산화막)으로 이루어지는 저유전율막(20)(도 4의 (a)) 상에 폴리요소막(8)을, 예를 들어 제1 실시 형태에서 기재한 방법에 의해 성막한다(도 4의 (b)). SiOC막은 예를 들어 DEMS(Diethoxymethylsilane)를 플라스마화해서 CVD법에 의해 성막된다. 폴리요소막(8)의 성막에 대해서는, 예를 들어 이소시아네이트의 가스와 아민의 가스를 교대로 저유전율막(20) 내에 공급하면, 가스가 저유전율막(20) 내의 구멍부(21)에 침투하여, 폴리요소막(8)이 저유전율막(20) 상에 적층됨과 함께 구멍부(21) 내에 폴리요소(흑색 부분으로서 표시하고 있음)가 인입된 상태가 된다.
이 시점에서는 구멍부(21) 내에의 폴리요소의 매립은 불충분해서, 즉 미시적으로는 구멍부(21) 내에는 공극이 남아 있어, 이 때문에 기판을 가열해서 폴리요소막(8)의 일부를 해중합하고, 냉각함으로써 구멍부(21) 내가 폴리요소에 의해 충분히 매립된 상태로 한다(도 4의 (c)). 계속해서 폴리요소막(8)에 있어서, 저유전율막(20) 상에 적층되어 있는 부분을 가열에 의해 해중합하여 제거한다(도 4의 (d)). 이 경우, 도 4의 (b)부터 도 4의 (d)까지의 공정은, 동일한 가열 온도에서 연속해서 행해도 되고, 또는 구멍부(21)의 매립이 충분히 행하여진 후, 가열 온도를 변경하여, 예를 들어 가열 온도를 높게 해서 저유전율막(20) 상에 적층되어 있는 부분을 제거하도록 해도 된다.
이어서 저유전율막(20)을 포함하는 기판에 대하여 처리가 행하여진다(도 4의 (e)). 이 처리로서는, 저유전율막(20)을 에칭해서 비아 홀 및 트렌치를 형성하고, 또한 이들 오목부에 배선 금속을 매립하는 공정을 들 수 있다. 또한 배선을 형성하는 공정에 대해서는, 후술하는 구체예에서 상세하게 설명한다. 그 후, 기판을 가열해서 저유전율막(20) 내에 매립되어 있는 폴리요소(폴리요소막(8))를 해중합에 의해 제거한다(도 4의 (f)).
이 예에서는, 구멍부(21) 내에 폴리요소가 들어가 있는 상태(도 4의 (b))에서 구멍부(21) 내에 폴리요소가 채워진 상태(도 4의 (c))에 이르기까지의 공정이 희생막의 단면 형상을 조정하는 스텝에 상당하고, 저유전율막(20) 상에 적층되어 있는 폴리요소막(8)을 제거하는 공정이 희생막의 막량을 조정하는 스텝에 상당한다.
제3 실시 형태에 의하면, 저유전율막(20)에 대하여 실시되는 에칭 시 및 애싱 시에는 폴리요소에 의해 저유전율막(20) 내의 구멍부(21)가 완전히 메워져 있어, 당해 저유전율막(20)이 보호되어 있으므로, 저유전율막(20)의 대미지의 발생, 예를 들어 플라스마에 의한 대미지의 발생이 억제된다.
또한 후술하는 바와 같이 저유전율막(20) 상의 폴리요소막(8)이 제거되어 있으므로, 비아 홀 및 트렌치에 구리를 매립한 후의 CMP 공정 시에 있어서의 문제를 피할 수 있다. 구체적으로는, 저유전율막(20) 상에 유기 막이 남은 상태에서 CMP를 행하면, 트렌치에 메워진 구리의 표면부가 저유전율막(20)보다도 약간 돌출되는 현상이 나타나는데, 이 현상을 피할 수 있다. 또한, 이 문제는 유기 막의 성분이 CMP에 악영향을 미치고 있다고 추측된다.
제3 실시 형태에서, 원료 모노머의 증기를 사용하는 방법에서는, 서로의 증기압이 크게 이격되어 있는 것, 예를 들어 1자리 이상 이격되어 있는 것이 바람직하다. 그 이유에 대해서는, 서로의 증기압이 가까운 조합에서는, 예를 들어 아민을 저유전율막의 구멍부에 확산시킬 때 구멍부의 표면에 흡착되어버려, 이소시아네이트와의 반응 효율이 나빠지기 때문이다.
이소시아네이트 및 아민의 증기압차가 1자리 이상인 조합으로서는, 이소시아네이트로부터 이소시아네이트 관능기를 제외한 골격 분자와 아민으로부터 아민 관능기를 제외한 골격 분자가 동일한 예, 즉 서로 동일 골격 분자를 구비한 이소시아네이트 및 아민의 조합을 들 수 있다. 예를 들어 아민 관능기가 결합한 H6XDA의 증기압은, 당해 H6XDA의 골격 분자와 동일한 골격 분자이며, 이소시아네이트 관능기가 결합한 H6XDI의 증기압에 비해 1자리 이상 높다.
[발명의 실시 형태의 구체예]
이미 설명한 제1 및 제3 실시 형태의 구체예에 대해서 설명한다.
<제1 실시 형태의 구체예>
도 13 내지 도 15는, 도 1 및 도 2에 도시한 제1 실시 형태를 적용한 구체적인 제조 공정의 일례를 도시하는 도면이다. 이 예는, 예를 들어 SiOCH로 이루어지는 층간 절연막에 대하여 듀얼 다마신에 의해 배선 금속을 매립하는 일련의 처리 공정의 일부에 상당한다.
도 13의 (a)에 도시하는 기판은, 하층측의 회로의 구리 배선(61) 상에 SiC(탄화 실리콘)막(62) 및 층간 절연막(63)이 이 순서대로 적층되고, SiO2막(64)을 마스크로 해서 비아 홀에 대응하는 위치에 홀(65)이 형성된 기판이다.
이 기판의 표면에 희생막인 폴리요소막(8)을 성막하고, 홀(65)에 폴리요소막(8)을 매립한다(도 13의 (b)). 폴리요소막(8)의 표면에는, 오목부인 홀(65)의 단차 부분이 전사된 부분이 남아 있어, 기판을 이미 설명한 바와 같이 가열함으로써 폴리요소막(8)의 표면을 평활화한다. 이 가열에 의해 폴리요소막(8)의 일부가 해중합해서 표면으로부터 모노머가 기화하여 소실되므로, 도 13의 (c)에 도시하는 바와 같이 폴리요소막(8)의 막 두께가 작아진다(막량이 조정된다).
계속해서 도 14의 (a)에 도시하는 바와 같이 폴리요소막(8) 상에, 트렌치 형성용 마스크를 레지스트 마스크(67)를 통해서 SiO2막(66)을 사이에 두고 형성하고, 이어서 도 14의 (b)에 도시하는 바와 같이 트렌치의 깊이에 대응하는 위치보다도 약간 깊은 위치까지 폴리요소막(8)을 에칭한다. 폴리요소막(8)의 에칭은 예를 들어 산소를 포함하는 플라스마, 예를 들어 산소 가스의 플라스마를 사용해서 행할 수 있다.
그 후, SiO2막(66) 및 트렌치에 대응하는 오목부에 노출되어 있는 SiO2막(65)을 에칭해서 제거하고, 또한 트렌치에 대응하는 오목부에 노출되어 있는 층간 절연막(63)을, 트렌치의 저부에 대응하는 높이 위치까지 에칭에 의해 제거한다(도 15의 (a)). 그 후, 폴리요소막(8)을 제거하고(도 15의 (b)), 트렌치 및 비아 홀에 구리 배선(68)을 매립한다(도 15의 (c)). 구리 배선을 매립하기 전에 폴리요소막(8)을 제거하는 공정은, 이미 설명한 바와 같이 가열에 의한 해중합 또는 산소를 포함하는 플라스마에 의한 애싱에 의해 행하여진다.
<제3 실시 형태의 구체예>
도 16 내지 도 18은, 도 4에 도시한 제3 실시 형태를 적용한 구체적인 제조 공정의 일례를 도시하는 도면이다. 이 예는, 듀얼 다마신에 의해 배선 금속을 매립하는 일련의 처리 공정의 일부에 상당한다. 11은 하층측의 예를 들어 층간 절연막, 12는 층간 절연막(11)에 매립된 배선 재료인 구리 배선, 13은 에칭 시의 스토퍼의 기능을 갖는 에칭 스토퍼막이다.
에칭 스토퍼막(13) 상에는, 층간 절연막인 저유전율막(20)이 형성되어 있다. 저유전율막(20)은, 이 예에서는 SiOC막이 사용된다. 저유전율막(20)은 다공질이며, 저유전율막(20) 내의 구멍부(21)를 극히 모식적으로 도시하고 있다.
우선 도 16의 (a)에 도시하는 표면 구조를 갖는 기판에 대하여, 이미 설명한 바와 같이 해서 폴리요소막(8)을 성막하면, 구멍부(21) 내에서 폴리요소가 생성되고, 또한 저유전율막(20)의 표면에 폴리요소막(8)이 적층된다(도 16의 (b)). 저유전율막(20) 전체로서 보면, 구멍부(21)군 내에 폴리요소막(8)이 성막되었다고 할 수 있다. 이 단계에서는 구멍부(21) 내에는 간극이 형성되어 있어, 폴리요소의 매립은 불충분한 상태이다. 또한, 구멍부(21) 내의 폴리요소는 사선으로 나타내고 있다.
이어서 기판을 이미 설명한 바와 같이 가열함으로써 구멍부(21) 내가 폴리요소로 완전히 메워진다. 이때 예를 들어 가열을 계속함으로써 저유전율막(20)의 표면의 폴리요소막(8)이 소실된다(도 16의 (c)).
계속해서 트렌치에 대응하는 부위가 개구되는, 예를 들어 TiN(티타늄나이트라이드)막으로 이루어지는 하드 마스크(22)를 공지된 방법에 의해 형성하고(도 16의 (d)), 또한 하드 마스크(22) 상에 비아 홀을 에칭할 때의 마스크가 되는 유기 막으로 이루어지는 마스크용 막(23), 반사 방지막(24)을 이 순서대로 적층한다(도 17의 (a)).
이들 마스크를 사용해서 공지된 방법에 의해 비아 홀(201), 트렌치(202)를 이 순서대로 형성함과 함께, 비아 홀(201)의 저부의 에칭 스토퍼막(13)을 에칭해서 제거한다(도 17의 (b)). 에칭은 플라스마를 사용해서 행하여지는데, 저유전율막(20)의 구멍부(21)에는, 보호막인 폴리요소가 매립되어 있으므로, 저유전율막(20)에 대한 플라스마의 대미지가 억제된다.
그 후, 비아 홀(201) 및 트렌치(202)의 내면에, 후술하는 도전로인 구리가 저유전율막(20)에 확산하는 것을 방지하기 위한 배리어층(25), 예를 들어 Ti와 TiON의 적층막으로 이루어지는 배리어층(25)을 성막한다(도 17의 (c)). 그 후, 비아 홀(201) 및 트렌치(202)에 구리(26)를 매립하고(도 17의 (d)), 여분의 구리(26), 배리어층(25) 및 하드 마스크(22)를 CMP(Chemical Mechanical Polishing)에 의해 제거해서 구리 배선을 형성한다(도 18의 (a)). 그리고, 기판을 예를 들어 300℃ 이상으로 가열하여, 저유전율막(20)의 구멍부(21)를 메우고 있는 매립 물질인 폴리요소를 해중합에 의해 제거한다(도 18의 (b)).
이상에 있어서, 폴리요소막(8)의 성막 방법은, 이 경우, 예를 들어 이소시아네이트 및 아민의 한쪽 액체를 예를 들어 스핀 코팅법에 의해 기판에 공급해서 저유전율막에 침투시키고, 이어서 이소시아네이트 및 아민의 다른 쪽 액체를 마찬가지로 스핀코팅법에 의해 기판에 공급하는 방법이어도 된다.
스핀 코팅법은, 레지스트액 등의 약액을 기판의 표면에 도포하는, 일반적으로 사용되고 있는 방법이며, 기판을 예를 들어 진공 척에 흡착시켜, 기판의 중심부에 약액을 토출함과 함께 진공 척을 고속으로 회전시켜, 약액을 전개시키는 도포법이다. 또한 노즐의 직전의 상류측에서 액체인 이소시아네이트 및 액체인 아민을 혼합하여, 혼합액을 노즐로부터 기판에 토출시켜 스핀 코팅을 행해도 된다.
또한 자기 중합의 원료인, 이소시아네이트(액체)를 기판에 공급하고, 이어서 당해 기판에 수분, 예를 들어 수증기를 공급하도록 해도 된다. 이 경우 이소시아네이트는, 액체로서 기판에 공급해도 되지만, 미스트로서 공급해도 된다. 이소시아네이트와 수분을 반응시키면, 이소시아네이트가 가수분해되어 즉시 폴리요소가 생성된다.
이소시아네이트(액체)를 기판에 공급하는 방법으로서는, 예를 들어 상술한 스핀 코팅법을 이용할 수 있다. 또한 이소시아네이트와 수분을 반응시키는 방법으로서는, 예를 들어 80℃의 가열 분위기이며 또한 수증기 분위기(상대 습도 100％)에 기판을 위치시킴으로써, 수증기가 이소시아네이트와 반응하는 것을 이용할 수 있다. 수증기 처리를 행하는 장치로서는, 예를 들어 처리 용기 내의 저부측에, 히터를 내장한 기판의 적재대를 배치하고, 적재대의 상방에 기판 전체에 샤워 형상으로 수증기를 토출하는 수증기 토출부를 설치한 구성을 채용할 수 있다.
[실시예]
[평가 시험 1]
홈으로 이루어지는 오목부가 형성된 실리콘층을 표층에 갖는 기판에 폴리요소막을 성막하였다. 홈 폭은 5000㎛, 홈의 깊이는 300nm이다. 폴리요소막은, 진공 분위기에서 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)과 1,3-비스(아미노메틸)시클로헥산(H6XDA)을 교대로 기체의 상태로 공급함으로써 300nm의 막 두께로 성막하였다. 이어서 진공 분위기 하에서 불활성 가스인 질소 가스를 처리 분위기에 공급하면서, 기판을 330℃에서 20초간 가열하였다.
도 19의 (a) 및 (b)는 각각 가열 전후에 있어서의 기판의 측면의 SEM(주사형 전자 현미경) 사진이다. 이 결과로부터 알 수 있는 바와 같이, 폴리요소막을 가열함으로써 단차 부분이 평활화되어, 단면 형상의 조정 및 막량 조정을 행할 수 있음이 뒷받침되고 있다.
[평가 시험 2]
홀이 형성된 실리콘층을 표층에 갖는 기판에 폴리요소막을 성막하였다. 홀의 구경, 깊이는 각각 80nm 및 2㎛이다. 폴리요소막은 평가 시험 1과 마찬가지의 방법으로 성막하였다. 이어서 진공 분위기 하에서 질소 가스를 처리 분위기로 공급하면서 기판을 260℃에서 5분간 가열하였다.
도 20은, 기판의 단면의 SEM 사진을 나타내고 있고, 도 20의 (a) 및 (b)는 각각 가열 전후의 상태를 나타내고 있다. 또한, 사진의 가로 배열에 대해서는, 좌측 단부가 홀 전체, 중앙이 홀의 상부, 우측 단부가 홀의 저부를 각각 나타내고 있다.
도 20의 (a)의 상태에서는, 폴리요소막은 홀의 내벽을 따라 부착되어 있는데, 홀 내를 매립하기에는 미치지 못하여, 홀 내에 심이 생성되어 있다. 도 20의 (b)의 상태에서는, 홀 내의 심이 사라져 있다. 따라서 폴리요소막을 가열함으로써, 앞서 서술한 바와 같이, 폴리요소막이 해중합하고, 이어서 냉각되어 모노머가 중합하여, 홀 내가 폴리요소로 채워지는 것이 뒷받침되고 있다.
또한 기판을 마찬가지의 분위기에서 300℃에서 5분간 가열하였다. 도 20의 (c)는 이 가열 처리 후의 기판의 단면의 SEM 사진이다. SEM 사진에 의하면, 기판의 표면의 폴리요소막이 제거되고(상세하게는 홀의 상부의 폴리요소막도 제거되고), 홀의 저부에 폴리요소막이 남아 있는 것을 알 수 있다. 따라서 가열 시간, 가열 온도를 조정함으로써, 홀 내에 폴리요소막이 매립되고, 또한 기판의 표면부의 폴리요소막의 막 두께를 조정할 수 있음이 뒷받침되고 있다.
[평가 시험 3]
SiOC로 이루어지는 다공질의 저유전율막을 갖는 기판에 대하여, 이소시아네이트인 H6XDI와 아민인 H6XDA를 교대로 기체의 상태로 3초씩 공급하고, 이 사이클을 100 사이클 행하여 폴리요소막을 성막하였다. 이 기판의 표면부에 대해서 XPS(X-ray Photoelectron Spectroscopy)에 의해 조성을 조사한 결과, 도 21에 도시하는 바와 같았다.
도 21로부터 알 수 있는 바와 같이 기판의 표면에 가까운 부위에서는, Si 및 O가 적고, C가 많지만, 표면으로부터 이격된 부위에서는, C가 감소하고, 또한 Si 및 O가 증가하고 있다. 그리고 깊이가 바뀌어도, 이들 원자 농도는 거의 일정하다. 따라서 저유전율막 상에 폴리요소막이 적층되고 또한 저유전율막의 구멍부 내에 폴리요소가 매립되어 있는 것을 알 수 있다.
또한 기판을 평가 시험 1과 마찬가지의 분위기에서 280℃에서 5분간 가열하여, 기판의 표면부에 대해서 조성을 조사한 결과, 도 22에 도시하는 바와 같았다. 도 22로부터 알 수 있는 바와 같이 기판의 표면에 가까운 부위로부터 먼 부위에 이르기까지 C, Si, O의 원자 농도가 거의 일정하므로, 폴리요소막 중, 저유전율막 상에 적층되어 있던 부분이 제거되어 있다.
그리고 도 21 및 도 22에서, 저유전율막에 대응하는 영역의 질소 농도 (2)에 대해서 비교하면, 도 22의 질소 농도가 도 21의 질소 농도보다도 약간 높다. 따라서 도 4의 (b)의 상태에서는, 저유전율막의 구멍부에 대한 폴리요소의 매립은 불충분하지만, 도 4(d)의 상태에서는, 저유전율막의 구멍부에 대하여 폴리요소가 충분히 묻혀 있음을 알 수 있다.
11 : 하층측의 층간 절연막 12 : 구리 배선
13 : 에칭 스토퍼막 20 : 저유전율막
21 : 구멍부 22 : 하드 마스크
201 : 비아 홀 202 : 트렌치
51 : 처리 용기 54 : 가열 램프
61 : 구리 배선 62 : SiC막
63 : 층간 절연막 64 : SiO2막
65 : 홀 70 : 진공 용기
71a, 72a : 원료 공급원 71b, 72b : 기화기
73 : 샤워 헤드 8 : 폴리요소막
81 내지 83 : 기판 81a : 볼록부
82a : 오목부 83a : 오목부

Claims (8)

  1. 기판에 대하여 처리를 행하여, 반도체 장치를 제조하는 방법에 있어서,
    기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 희생막을 형성하는 공정과,
    이어서, 상기 희생막을 가열함으로써, 당해 희생막의 단면 형상을 바꾸는 스텝과 함께 당해 희생막의 막 두께를 조정하는 스텝을 행하는 공정과,
    그 후, 상기 기판의 표면에 대하여 처리를 행하는 공정과,
    이어서, 상기 희생막을 제거하는 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 희생막을 제거하는 공정은, 상기 희생막을 가열함으로써 상기 중합체를 해중합하는 공정인 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 희생막이 형성되는 기판의 표면에는 단차가 형성되고,
    상기 희생막의 단면 형상을 바꾸는 스텝은, 상기 희생막의 표면을 평활화하는 스텝인 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 희생막이 형성되는 기판의 표면에는 오목부가 형성되고,
    상기 희생막의 단면 형상을 바꾸는 스텝은, 상기 오목부 내에 형성된 공극을 완전히 메우는 공정이며,
    상기 희생막의 막 두께를 조정하는 스텝은, 기판의 표면이 희생막에 의해 덮인 상태에서 당해 희생막의 표면의 높이를 작게 하는 스텝인 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 희생막이 형성되는 기판의 표면에는 다공질의 저유전율막이 형성되고,
    상기 희생막을 형성하는 공정은, 상기 중합체를 상기 저유전율막 내의 구멍부 내에 압입하는 공정이며,
    상기 희생막의 단면 형상을 바꾸는 스텝은, 상기 희생막을 형성하는 공정에서 형성된, 상기 구멍부 내의 간극을 중합체에 의해 완전히 메우는 스텝이며,
    상기 희생막의 막 두께를 조정하는 스텝은, 상기 저유전율막 상에 성막되어 있는 상기 희생막을 제거하는 스텝인 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 희생막을 형성하는 공정은, 이소시아네이트의 증기와 아민의 증기를 기판에 공급함과 함께 기판을 가열해서 이소시아네이트와 아민을 중합 반응시키는 공정인 반도체 장치의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 희생막을 형성하는 공정은, 이소시아네이트의 액체와 아민의 액체를 기판에 공급해서 이소시아네이트와 아민을 당해 기판의 표면에서 중합 반응시키는 공정인 반도체 장치의 제조 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 희생막을 형성하는 공정은, 이소시아네이트의 액체 또는 미스트를 기판에 공급함과 함께 상기 기판에 수분을 공급해서 이소시아네이트를 가수분해하여 아민을 생성하고, 이소시아네이트와 아민을 중합 반응시키는 공정인 반도체 장치의 제조 방법.
KR1020180124818A 2017-10-23 2018-10-19 반도체 장치의 제조 방법 KR102435733B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017204744A JP6926939B2 (ja) 2017-10-23 2017-10-23 半導体装置の製造方法
JPJP-P-2017-204744 2017-10-23

Publications (2)

Publication Number Publication Date
KR20190045071A true KR20190045071A (ko) 2019-05-02
KR102435733B1 KR102435733B1 (ko) 2022-08-25

Family

ID=66171246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124818A KR102435733B1 (ko) 2017-10-23 2018-10-19 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10790135B2 (ko)
JP (1) JP6926939B2 (ko)
KR (1) KR102435733B1 (ko)
CN (1) CN109698115B (ko)
TW (1) TWI775968B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP2005092014A (ja) * 2003-09-19 2005-04-07 Jsr Corp 多層レジストプロセス用熱分解性下層膜形成組成物、下層膜、多層レジストおよびパターン形成方法
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
KR20110120918A (ko) * 2009-01-29 2011-11-04 쇼와 덴코 가부시키가이샤 전사 재료용 경화성 조성물 및 (메트)아크릴로일기 함유 우레아 화합물
US20140343000A1 (en) * 2011-01-31 2014-11-20 Bristol-Myers Squibb Company Compositions having c-17 and c-3 modified triterpenoids with hiv maturation inhibitory activity
US9414445B2 (en) 2013-04-26 2016-08-09 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2437348B2 (de) * 1974-08-02 1976-10-07 Ausscheidung in: 24 62 105 Verfahren zur herstellung von reliefstrukturen
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
JP3863934B2 (ja) * 1995-11-14 2006-12-27 株式会社アルバック 高分子薄膜の形成方法
JPH10289902A (ja) * 1997-04-11 1998-10-27 Ulvac Japan Ltd 成膜装置
JP4076245B2 (ja) * 1997-04-11 2008-04-16 株式会社アルバック 低比誘電性絶縁膜及びその形成方法並びに層間絶縁膜
US7923383B2 (en) * 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
US20030196680A1 (en) * 2002-04-19 2003-10-23 Dielectric Systems, Inc Process modules for transport polymerization of low epsilon thin films
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
EP1812381B1 (en) * 2004-11-04 2011-02-16 Showa Denko K.K. Ethylenically unsaturated group-containing isocyanate compound and process for producing the same, and reactive monomer, reactive (meth)acrylate polymer and its use
KR20070111443A (ko) * 2005-03-18 2007-11-21 브레우어 사이언스 인코포레이션 폴리머 물질의 증착 및 이를 위한 전구체
JPWO2007015364A1 (ja) * 2005-08-03 2009-02-19 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
JP5000112B2 (ja) * 2005-09-09 2012-08-15 東京応化工業株式会社 ナノインプリントリソグラフィによるパターン形成方法
JP4692319B2 (ja) * 2006-02-17 2011-06-01 ソニー株式会社 半導体装置の製造方法
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US8318966B2 (en) * 2006-06-23 2012-11-27 Praxair Technology, Inc. Organometallic compounds
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
US7598169B2 (en) * 2007-02-21 2009-10-06 International Business Machines Corporation Method to remove beol sacrificial materials and chemical residues by irradiation
JP4860525B2 (ja) * 2007-03-27 2012-01-25 富士フイルム株式会社 硬化性組成物及び平版印刷版原版
KR101547588B1 (ko) * 2008-03-10 2015-08-26 닛산 가가쿠 고교 가부시키 가이샤 화상 형성용 하층막 조성물
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
US20110244142A1 (en) * 2010-03-30 2011-10-06 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
WO2012060286A1 (ja) * 2010-11-02 2012-05-10 日産化学工業株式会社 膜形成用組成物
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
JP5857942B2 (ja) * 2011-11-30 2016-02-10 信越化学工業株式会社 蒸着用フッ素系表面処理剤及び該表面処理剤で蒸着処理された物品
US20130171819A1 (en) * 2011-12-28 2013-07-04 Toshiba America Electronic Components, Inc. Methods for integration of metal/dielectric interconnects
TW201337465A (zh) * 2012-01-18 2013-09-16 Dow Corning 富含矽之抗反射塗覆材料及其製造方法
JP5862459B2 (ja) * 2012-05-28 2016-02-16 東京エレクトロン株式会社 成膜方法
JP5894106B2 (ja) * 2012-06-18 2016-03-23 信越化学工業株式会社 レジスト下層膜形成用化合物、これを用いたレジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US8870345B2 (en) * 2012-07-16 2014-10-28 Xerox Corporation Method of making superoleophobic re-entrant resist structures
JP6004172B2 (ja) * 2012-07-31 2016-10-05 日産化学工業株式会社 カルボニル基含有カルバゾールノボラックを含むリソグラフィー用レジスト下層膜形成組成物
US8877658B2 (en) * 2012-10-17 2014-11-04 Globalfoundries Inc. Directed self-assembly of block copolymers using laser annealing
KR102155115B1 (ko) * 2012-12-14 2020-09-11 닛산 가가쿠 가부시키가이샤 카르보닐기함유 폴리하이드록시 방향환 노볼락수지를 포함하는 레지스트 하층막 형성조성물
KR20140087904A (ko) * 2012-12-31 2014-07-09 삼성전자주식회사 블록 코폴리머 층의 패턴 형성 방법
JP2016519039A (ja) * 2013-03-15 2016-06-30 エヌディーエスユー リサーチ ファウンデーション 直接注入による液状ヒドロロシラン組成物を用いたシリコン含有材料の合成方法
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
CN109390214B (zh) * 2013-08-21 2023-03-07 应用材料公司 半导体薄膜制造中的变频微波(vfm)工艺及应用
US9177795B2 (en) * 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN105706222B (zh) * 2013-11-21 2018-11-23 株式会社尼康 布线图案的制造方法和晶体管的制造方法
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法
TWI573808B (zh) * 2013-12-31 2017-03-11 陶氏全球科技責任有限公司 經引導之自組裝圖案形成方法及組成物
US9761443B2 (en) * 2014-01-31 2017-09-12 The Regents Of The University Of California Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
US9508549B2 (en) * 2014-12-26 2016-11-29 Dow Global Technologies Llc Methods of forming electronic devices including filling porous features with a polymer
JP6502885B2 (ja) * 2015-05-18 2019-04-17 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
US10115586B2 (en) * 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258370A (ja) * 1994-03-28 1995-10-09 Ulvac Japan Ltd ポリ尿素膜の製造方法
JP2005092014A (ja) * 2003-09-19 2005-04-07 Jsr Corp 多層レジストプロセス用熱分解性下層膜形成組成物、下層膜、多層レジストおよびパターン形成方法
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
KR20110120918A (ko) * 2009-01-29 2011-11-04 쇼와 덴코 가부시키가이샤 전사 재료용 경화성 조성물 및 (메트)아크릴로일기 함유 우레아 화합물
US20140343000A1 (en) * 2011-01-31 2014-11-20 Bristol-Myers Squibb Company Compositions having c-17 and c-3 modified triterpenoids with hiv maturation inhibitory activity
US9414445B2 (en) 2013-04-26 2016-08-09 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films

Also Published As

Publication number Publication date
JP6926939B2 (ja) 2021-08-25
US20190122883A1 (en) 2019-04-25
CN109698115B (zh) 2023-11-03
TWI775968B (zh) 2022-09-01
KR102435733B1 (ko) 2022-08-25
JP2019079888A (ja) 2019-05-23
US10790135B2 (en) 2020-09-29
CN109698115A (zh) 2019-04-30
TW201923968A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
US11056349B2 (en) Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
TWI696034B (zh) 半導體裝置之製造方法
US7064060B2 (en) Method for manufacturing semiconductor device
US11342223B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US20030157781A1 (en) Method of filling trenches
US11495490B2 (en) Semiconductor device manufacturing method
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
KR20190045071A (ko) 반도체 장치의 제조 방법
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right