JP2008103653A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008103653A
JP2008103653A JP2006313492A JP2006313492A JP2008103653A JP 2008103653 A JP2008103653 A JP 2008103653A JP 2006313492 A JP2006313492 A JP 2006313492A JP 2006313492 A JP2006313492 A JP 2006313492A JP 2008103653 A JP2008103653 A JP 2008103653A
Authority
JP
Japan
Prior art keywords
layer
film
semiconductor device
insulator
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006313492A
Other languages
English (en)
Other versions
JP2008103653A5 (ja
Inventor
Tadahiro Omi
忠弘 大見
Koichi Sugitani
耕一 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Zeon Corp
Original Assignee
Tohoku University NUC
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Nippon Zeon Co Ltd filed Critical Tohoku University NUC
Priority to JP2006313492A priority Critical patent/JP2008103653A/ja
Priority to KR1020097002202A priority patent/KR20090071538A/ko
Priority to US12/442,330 priority patent/US20090278134A1/en
Priority to EP07807788A priority patent/EP2088629A1/en
Priority to PCT/JP2007/068458 priority patent/WO2008035786A1/ja
Priority to TW096135728A priority patent/TW200832718A/zh
Publication of JP2008103653A publication Critical patent/JP2008103653A/ja
Publication of JP2008103653A5 publication Critical patent/JP2008103653A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Abstract

【課題】 ゲート絶縁膜の平坦性が優れた薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供する。
【解決手段】 基板１０上の絶縁体層に溝を設け、この溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極１２を形成し、該ゲート電極１２上にゲート絶縁膜１３を介して半導体層１４を配置し、該半導体層にソース電極１５およびドレイン電極の少なくとも一方を電気的に接続した半導体装置において、前記ゲート絶縁膜１３を前記ゲート電極１２上に設けた絶縁体塗布膜１３１とその上に形成された絶縁体ＣＶＤ膜１３２とを含んで構成した。
【選択図】 図１

Description

本発明は半導体装置特に薄膜トランジスタ（ＴＦＴ）に関し、またその製造方法に関する。
一般に、液晶表示装置、有機EL装置、無機EL装置等の表示装置は、平坦な一主面を有する基板上に、配線パターン、電極パターン等の導電パターンを順次、成膜、パターニングすることによって形成されている。そして、電極膜、表示装置を構成する素子に必要な各種の膜等を順次成膜、パターニングすることによって、表示装置が製作されている。
近年、この種の表示装置に対しては大型化の要望が強くなっている。大型の表示装置を形成するには、より多くの表示素子を高精度で基板上に形成し、これらの素子を配線パターンと電気的に接続する必要がある。この場合、基板上には配線パターンの他に、絶縁膜、TFT（薄膜トランジスタ）素子、発光素子等が多層化された状態で形成されている。その結果、基板上には、階段状に段差ができるのが普通であり、配線パターンはこれらの段差を越えて配線されている。更に、表示装置を大型化する際、配線パターン自体が長くなるため、当該配線パターンの抵抗を低くすることが必要になってくる。配線パターンの段差を解消し、かつ低抵抗化する手法として、特許文献１、特許文献２および特許文献３では液晶ディスプレイのような平面ディスプレイ用配線を形成するために、透明な基板表面に配線と、これと同等の高さの透明な絶縁材料を配線パターンに接するように形成することが開示されている。また特許文献３においては、さらに加熱プレスやＣＭＰにより配線をより平坦化する方法が開示されている。
ＷＯ２００４／１１０１１７号 特願２００５−１７３０５０号公報 特開２００５−２１００８１号公報
特許文献１においては、樹脂パターンにより形成された溝の中に配線を埋設し厚膜配線化することにより表示装置の特性の向上が可能であることが開示されており、配線形成方法としてインクジェット法やスクリーン印刷法等の手法が開示されている。
しかしながら、開示された方法では基板への密着性に問題があることが判明した。
更に、特許文献１に記載されているように、配線を導電性インクやスクリーン印刷等で形成すると、配線の表面が粗く、配線上に形成される絶縁層等の平坦性が悪くなることも分かった。導電性インクやスクリーン印刷によって形成された配線をゲート電極として使用した場合、配線表面の粗さのため、チャンネルを通るキャリアの伝播率が悪化し、高速動作の障害になると言う現象が観測された。更に、導電性インクやスクリーン印刷等では、配線が微細になると、所望の形状を得ることが困難になることも判明した。たとえば、幅２０μｍ、長さ５０μｍのゲート電極をこれらの方法で形成しようとしても、電極材料が全面に行き渡らず、所望のパターンの形成が実用上不可能であることが判明した。
特許文献２では、これらの問題を解決するために、密着性を高めるように、絶縁基板上を表面修飾する工程と、該絶縁基板上に樹脂膜を形成する工程と、該樹脂膜をパターニングすることで電極もしくは配線が収容される凹部を形成する工程と、該凹部に触媒付与する工程と、該樹脂膜を加熱硬化する工程と、該凹部にめっき法により導電性材料を形成する工程と、を少なくとも含む製造方法を提案している。ゲート電極等の導電金属層、たとえばＣｕ層は無電解めっき法により形成され、その上にＣｕ拡散抑止層として選択的ＣＶＤ法によりＷ層を形成するか、無電解めっき法によりＮｉ層を形成してゲート電極としている。この方法によれば、ゲート電極の基板への密着性は改善され、さらに幅２０μｍ、長さ５０μｍのゲート電極であっても、寸法の大小にかかわりなく、所望のパターンの形成が可能である。しかしながら、この方法でもゲート電極の表面が粗く、ゲート電極上に形成されるゲート絶縁層の平坦性が悪いことが分かった。例えば、無電解めっきで形成されたＣｕ層表面の平坦度はＲａで１７．７４ｎｍ、ピーク・トウ・バレイ値で１９３．９２ｎｍにも達し、その上に形成されたＮｉ層表面も平坦度はＲａで８．５８ｎｍ、ピーク・トウ・バレイ値で６８．７ｎｍとなり、この表面の粗さのためにゲート絶縁膜としてＣＶＤ形成された窒化シリコンの表面、すなわち半導体層のチャンネル領域との界面も粗く、表面散乱の結果キャリアの移動度が悪化することが判明した。ゲート電極表面の平坦度はＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることがゲート絶縁膜とチャンネル領域との界面における平坦性を維持しキャリアの界面散乱を防ぐために必要である。
特許文献３では、これらの配線表面の粗さの問題を解決する方法として、プレス部材によって絶縁膜および埋め込み配線 を押圧する加熱プレス処理、またはＣＭＰ処理する工程を提案している。しかしながら、近年のマザーガラスの基板サイズの大型化に伴い、特に第５世代の１１００ｍｍ×１３００ｍｍ以上の大きさのガラス基板においては、これらの配線の平坦化の方法は現実的ではなくなっている。加熱プレス処理はわずかなガラスのひずみが破損につながり、またＣＭＰによる大型ガラス基板の全面均一研磨は非常に困難であり、コストの増大につながる。
また、めっき層と周囲の樹脂膜との間に隙間が生じる現象も観測された。原因はめっき処理時の高温で樹脂が膨張し、めっき形成後に収縮するためと見られる。このような隙間があると、ゲート絶縁膜に電界集中が起きて絶縁破壊が生じ、ゲート電極とチャンネル領域とがショートしてしまう。
本発明の目的は、ゲート絶縁膜の平坦性が優れた薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することである。
本発明の他の目的は、ゲート電極表面の粗さおよび周囲の絶縁層との隙間の問題を解決した半導体装置及びその製造方法を提供することである。
本発明の更に他の目的は、界面平坦性の優れた薄膜トランジスタを含む表示装置及びその製造方法を提供することである。
本発明によれば、基板と、該基板上に設けられかつ溝を有する絶縁体層と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるように設けられた導電体層と、該導電体層上に設けられた絶縁膜と、該導電体層の少なくとも一部の上方において該絶縁膜上に設けられた半導体層とを有する半導体装置において、前記絶縁膜が絶縁体塗布膜を含むことを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁膜が前記絶縁体塗布膜のみからなることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁膜が他の絶縁体膜をさらに含むことを特徴とする半導体装置が得られる。
本発明によれば、前記他の絶縁体膜が絶縁体ＣＶＤ膜であることを特徴とする半導体装置が得られる。
本発明によれば、前記他の絶縁体膜が前記絶縁体塗布膜と前記半導体層との間に設けられたことを特徴とする半導体装置が得られる。
本発明によれば、前記他の絶縁体膜が前記絶縁体塗布膜と前記導電体層との間に設けられたことを特徴とする半導体装置が得られる。
本発明によれば、前記導電体層の一部がゲート電極であり、該ゲート電極上の前記絶縁膜がゲート絶縁膜であり、前記半導体層は前記ゲート絶縁膜上に設けられたことを特徴とする半導体装置が得られる。
本発明によれば、前記半導体層にソース電極およびドレイン電極の少なくとも一方が電気的に接続されていることを特徴とする半導体装置が得られる。
本発明によれば、基板上の絶縁体層に溝を設け、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極を形成し、該ゲート電極上にゲート絶縁膜を介して半導体層を配置し、該半導体層にソース電極およびドレイン電極の少なくとも一方を電気的に接続した半導体装置において、前記ゲート絶縁膜を前記ゲート電極上に設けた絶縁体塗布膜とその上に形成された絶縁体ＣＶＤ膜とを含んで構成したことを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜は、その表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることを特徴とする半導体装置が得られる。
本発明によれば、前記ゲート電極は、その表面の平坦度がＲａで３ｎｍ以上、ピーク・トウ・バレイ値で３０ｎｍ以上であることを特徴とする半導体装置が得られる。
本発明によれば、前記基板は実質的に透明な絶縁体基板であって、前記絶縁体層は実質的に透明な樹脂層であることを特徴とする半導体装置が得られる。
本発明によれば、前記樹脂層が、アルカリ可溶性脂環式オレフィン系樹脂と感放射線成分とを含有する感光性樹脂組成物で形成されたものであることを特徴とする半導体装置が得られる。
本発明によれば、前記樹脂層がアクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン系樹脂、およびエポキシ系樹脂からなる群から選ばれた一種以上の樹脂を含むことを特徴とする半導体装置が得られる。
本発明によれば、前記ゲート電極が、下地密着層と導電金属層と導電金属拡散抑止層とを少なくとも含んで構成されていることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜が前記導電体層と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在していることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜は実質的に透明であり、前記ゲート電極と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在していることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体ＣＶＤ膜は実質的に透明であり、前記絶縁体層の表面上に延在している前記絶縁体塗布膜上に延在していることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥、焼成して得た膜であることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体層は実質的に透明な樹脂層であり、前記絶縁体塗布膜は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し３００℃以下で焼成して得た膜であることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜の誘電率は２．６以上であることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体ＣＶＤ膜の誘電率は４以上であることを特徴とする半導体装置が得られる。
本発明によれば、前記ゲート絶縁膜の厚さがＥＯＴ（二酸化珪素換算）で９５ｎｍ乃至２００ｎｍであることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体ＣＶＤ膜の厚さがＥＯＴ（二酸化珪素換算）で８０ｎｍ乃至１８５ｎｍであることを特徴とする半導体装置が得られる。
本発明によれば、前記絶縁体塗布膜の厚さがＥＯＴ（二酸化珪素換算）で１５ｎｍ乃至１２０ｎｍであることを特徴とする半導体装置が得られる。
本発明によれば、上記した半導体装置を用いて製造された表示装置が得られる。
本発明によれば、前記表示装置は液晶表示装置または有機ＥＬ表示装置であることを特徴とする表示装置が得られる。
本発明によれば、溝を有する絶縁体層を基板上に設ける工程と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるように導電体層を形成する工程と、該導電体層上に絶縁体塗布膜を形成する工程と、前記絶縁体塗布膜の少なくとも一部の上に半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記絶縁体塗布膜を形成する工程の前または後に他の絶縁体膜を形成する工程を含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記他の絶縁体膜をＣＶＤで形成することを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記導電体層の一部をゲート電極とし、該ゲート電極上の前記絶縁体塗布膜をゲート絶縁膜の少なくとも一部とし、前記半導体層を前記ゲート絶縁膜上に設けることを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記半導体層にソース電極およびドレイン電極の少なくとも一方を形成する工程をさらに含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、基板上に溝を有する絶縁体層を設ける工程と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極を形成する工程と、該ゲート電極上に絶縁体塗布膜を形成する工程と、前記絶縁体塗布膜上にＣＶＤで誘電体膜を形成する工程と、前記誘電体膜上に半導体層を形成する工程と、該半導体層にソース電極およびドレイン電極の少なくとも一方を電気的に接続する工程とを有することを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記絶縁体塗布膜を形成する工程は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の材料を前記ゲート電極上に塗布する工程と、塗布した膜を乾燥する工程と、乾燥した膜を焼成する工程とを含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記ゲート電極を形成する工程が、導電金属層をめっき法、印刷法またはインクジェットによる塗布法により形成する工程と、その上に導電金属拡散抑止層をめっき法、印刷法またはインクジェットによる塗布法により形成する工程と含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記絶縁体塗布膜を形成する工程が、前記液体状の材料を前記ゲート電極と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在するように塗布する工程を含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記基板上に溝を有する絶縁体層を設ける工程が、前記基板上に樹脂膜を形成する工程と、該樹脂膜をパターニングすることで前記ゲート電極を収容すべき溝を形成する工程とを含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、前記焼成を不活性ガス雰囲気中または大気雰囲気中で行うことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、上記した方法を用いて半導体装置を形成する工程を有することを特徴とする液晶表示装置または有機ＥＬ表示装置の製造方法が得られる。
本発明によれば、前記導電金属層はＣｕおよびＡｇの少なくとも一つを含み、前記導電金属拡散抑止層はＮｉ、Ｗ、Ｔａ、Ｎｂ、及びＴｉのいずれかから選択される金属を含んでなることを特徴とする半導体装置が得られる。
本発明によれば、表面の粗いゲート電極上に絶縁体塗布膜を設けることによってその表面の平坦度をＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下にすることができ、その結果、ゲート絶縁膜の表面を平坦化し、チャンネル領域との界面が平坦となってキャリアの界面散乱を防ぎ、高いキャリア移動度を達成することができる。また、ゲート電極とその周囲の絶縁層との間の隙間を埋めゲート電極上から絶縁層表面上にわたって平坦な表面を提供し、ゲート絶縁膜の破壊を防止することができる。
本発明の実施例１について図を用いて説明する。
図１は本発明の薄膜トランジスタ（ＴＦＴ）の構造の一例を示す断面図である。図１を参照すると、ガラス基板（絶縁基板）１０上に形成された透明感光性樹脂からなる透明樹脂膜１１と、該透明樹脂膜１１にガラス基板１０に達するように形成され、該透明樹脂膜１１と略同一の高さまで形成されたゲート電極１２と、該透明樹脂１１と該ゲート電極１２上にわたって形成された絶縁体塗布膜１３１およびその上のＣＶＤ誘電体膜１３２とからなるゲート絶縁膜１３と、該ゲート電極１２上に該ゲート絶縁膜１３を介して形成されてなる半導体層１４と、該半導体層１４に接続されたソース電極１５とドレイン電極１６とを有している。
図２は本実施例１に係る薄膜トランジスタのゲート電極部の構造を拡大して示した断面図である。図示されたゲート電極１２は、ガラス基板１０側から半導体層側に向かって（即ち、図の下から順に）下地密着層１２１、触媒層１２２、導電金属層１２３、導電金属拡散抑止層１２４によって構成され、当該ゲート電極１２は平坦な透明樹脂膜１１に形成された溝中に埋設されている。図示されているように、ゲート電極１２の表面と透明樹脂膜１１とは略同一平面を形成するように、透明樹脂膜の溝に埋設されている。このため、ゲート電極１２の上部構造の平坦性は確保されるが、ミクロに見た場合の平坦性に問題がある。すなわち、無電解めっきによる導電金属層１２３（Ｃｕ層）表面の平坦度はＲａで１７．７４ｎｍ、ピーク・トウ・バレイ値で１９３．９２ｎｍにも達し、その上に形成された導電金属拡散抑止層１２４（無電解めっきＮｉ層）表面も平坦度はＲａで８．５８ｎｍ、ピーク・トウ・バレイ値で６８．７ｎｍである。
本発明では、その上に厚さ４０ｎｍの絶縁体塗布膜１３１が形成され、この膜がゲート電極１２と樹脂膜１１との間の隙間１１２を埋めるとともに、ゲート電極表面の凹凸を反映しない、Ｒａで０．２４ｎｍ、ピーク・トウ・バレイ値で２．１６ｎｍという平坦な表面を提供する。
図８は、めっき配線によるゲート電極上に絶縁体塗布膜（オーバーコート膜）を形成した構成をＦＩＢ加工により断面を観察した状況を示す電子顕微鏡写真である。図８に示すように、下地のラフネスに依存せず平坦な表面を形成していることがわかる。
この結果、絶縁体塗布膜（オーバーコート膜）１３１上にＣＶＤにより形成された厚さ１５０〜１６０ｎｍの窒化シリコン誘電体膜１３２の表面は、Ｒａで０．７０ｎｍ、ピーク・トウ・バレイ値で７．５４ｎｍという平坦性を得ることが出来た（図２）。この結果、ゲート絶縁膜１３上に形成される半導体層にゲート電極に起因する凹凸を生じることなく薄膜トランジスタ（ＴＦＴ）を形成できるため、移動度の大幅な向上が可能となった。
なお、絶縁体塗布膜（オーバーコート膜）１３１としては、ＳＯＧ（スピンオンガラス）を用いることが出来る。ＳＯＧ膜は膜となるシロキサン成分と溶媒としてのアルコール成分などから調整される。この溶液をスピンコート法によって基板上に塗布し、熱処理で溶媒などを蒸発させ膜を硬化させるとＳＯＧ絶縁膜が形成される。ＳＯＧとは、これら溶液と形成される膜の総称である。ＳＯＧは、シロキサンの構造により、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー（ＭＳＱ）、水素化シルセスキオキサンポリマー（ＨＳＱ）、水素化アルキルシルセスキオキサンポリマー（ＨＯＳＱ）に分類される。塗布材で分類すると、シリカガラスは第１世代無機ＳＯＧ、アルキルシロキサンポリマーは第１世代有機ＳＯＧ、ＨＳＱは第２世代の無機ＳＯＧ、ＭＳＱとＨＯＳＱは第２世代有機ＳＯＧになる。また、塗布膜について説明すると、これらは５００℃以上で焼成することが多いが、いずれにしても透明樹脂層を使うときは高温にすることができないので、焼成温度が３００℃以下のものを用いる。また、以上のようなＳｉの有機化合物、Ｓｉの無機化合物の代わりに他の有機金属化合物又は金属無機化合物を有機溶媒に溶解したもの（特に、焼成温度が３００℃以下のもの）を用いることができる。他の金属としては、Ｔｉ、Ｔａ、Ａｌ、Ｓｎ、Ｚｒ等を例示することができる。
ここで、絶縁体塗布膜１３１およびその上のＣＶＤ誘電体膜１３２とからなるゲート絶縁膜１３の厚さとしては、厚すぎるとトランジスタの駆動能力が悪化し、またゲート容量が増加して信号遅延を招くことから、窒化シリコン膜であれば３５０〜３６０ｎｍ程度以下、ＥＯＴ（膜の平均誘電率で二酸化シリコンの誘電率を割った商に膜厚を掛けて得られた二酸化シリコン換算膜厚）で２００ｎｍ以下が好ましい。また、その厚さが薄すぎるとリーク電流が増すこと、通常のＬＣＤであれば最大１５Ｖの電圧がＴＦＴのゲート・ソース間にかかるので耐圧１５Ｖ以上であることが好ましいことから、ＥＯＴで９５ｎｍ以上あることが好ましい。
絶縁体塗布膜１３１の厚さは、下地のラフネスに依存せず平坦な表面を得るためには（下地の表面粗さがＰ−Ｖで３０ｎｍ程度であれば）その物理膜厚が最低４０ｎｍは必要である。この膜の誘電率はさまざまでありうるが、誘電率が最大１０程度であることを考えるとＥＯＴで１５ｎｍ以上とすることが好ましい。また、最高膜厚は１２０ｎｍ程度以下が好ましい。
ＣＶＤ誘電体膜１３２の厚さは、耐圧をこの膜で主に引き受けることを考慮すると、ＥＯＴで８０ｎｍ以上が好ましい。その上限は、２００ｎｍ−１５ｎｍ＝１８５ｎｍとするのが好ましい。
次に、上記のような本実施例１の薄膜トランジスタの形成方法について図を用いて説明する。図３〜図７は本実施例１に係る薄膜トランジスタの製造方法を工程順に示す模式図である。まず、図３を参照すると、基板としてガラス基板１０を用意する。このガラス基板としては30インチ以上の大型画面を形成できるような大型の基板でも良い。このガラス基板を０．５体積％のフッ酸水溶液で10秒間処理し、純水で水洗して表面の汚染をリフトオフ除去する。次に、ガラス基板１０を、水酸化ナトリウムを純水に添加することによりｐＨを１０に制御した水溶液に０．１体積％の濃度でシランカップリング剤であるアミノプロピルエトキシシランを溶解したシランカップリング剤溶液で処理、即ち、該シランカップリング剤溶液に室温で３０分間浸漬し、ガラス基板表面にシランカップリング剤を吸着させた。その後、ホットプレート上で、１１０℃、６０分処理し、ガラス基板表面にシランカップリング剤を化学結合させ、下地密着層（厚さ１０ｎｍ）１２１とした。このように、下地密着層を形成することにより、基板表面に実質的にアミノ基が配置され、金属錯体が配位しやすい構造を作ることができる。シランカップリング剤は、通常、透明であるため、ガラス基板全面に渡って形成しても、本発明の効果を得ることが可能であり、更に、ガラス基板と後の工程で用いる透明感光性樹脂の密着性を得る観点から好ましい。
下地密着層１２１形成後、下地密着層の表面にポジ型フォトレジスト液を、スピンナーを用いて塗布し、ホットプレート上で、１００℃で１２０秒間加熱プリベーク処理することにより、２μｍの厚さを有する感光性透明樹脂膜１１を形成した。尚、上記したポジ型フォトレジストは、特開２００２−２９６７８０号公報に記載されたアルカリ可溶性脂環式オレフィン系樹脂を含有したものを使用した。透明膜を形成する有機材料としては、アクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン樹脂、およびエポキシ系樹脂からなる群から選ばれた透明樹脂が使用可能である。しかし、以降の工程を容易にする観点で、透明膜としては、感光性透明樹脂膜は好都合であり、特に、特開２００１−１８８３４３号公報あるいは特開２００２−２９６７８０号公報に詳述されたような感光性透明樹脂組成物を使用するのが好ましい。
図４を参照すると、感光性透明樹脂膜１１の形成後、マスクアライナーにより、マスクパターンを介して、ｇ、ｈ、ｉ線の混合光を感光性透明樹脂膜に選択的に照射した。その後、０．３重量％テトラメチルアンモニウムヒドロキシド水溶液で９０秒間現像した後、純水で６０秒間リンス処理を行い、ガラス基板上に所定のパターンを有する溝を形成した。その後、窒素雰囲気中で２３０℃、６０分の熱処理をし、感光性透明樹脂膜１１を硬化した。次に、これを塩化パラジウム−塩酸水溶液（塩化パラジウム０．００５体積％、塩酸０．０１体積％）に室温で３分間、浸漬し、還元剤（上村工業（株）製レデューサーＭＡＢ−２）で処理し水洗することで、形成された溝内に選択的にパラジウム触媒（厚さ１０〜５０ｎｍ）１２２を付与した。
図５を参照すると、パラジウム触媒１２２を付与した基板を、銅無電解めっき液（上村工業（株）製ＰＧＴ）に浸漬し、前述の溝内に選択的に銅層１２４（厚さ１．９μｍ）を形成した。銅層は、続く拡散抑止膜１２４の膜厚の分だけ、透明感光性樹脂１１の表面高さより低い位置で処理を終了することが好ましい。次に、ニッケル無電解めっき液に浸漬し、銅層１２４上にニッケルの拡散抑止膜１２４（厚さ０．１μｍ）を形成した。
図６を参照すると、次にゲート電極１２の表面から透明樹脂膜１１の表面にわたって延在するように、絶縁体塗布膜１３１を形成した。この膜は、Ｓｉ有機化合物であるオルガノシロキサンを有機溶媒（プロピレングリコールモノメチルエーテル）に溶かした液体を塗布し、１２０℃にて大気中で９０秒間保って乾燥させ、次いで大気中（窒素ガス中でもよい）１８０℃で１時間焼成して得たものである。次に、マイクロ波励起ＲＬＳＡプラズマ処理装置にてＳｉ３Ｎ４膜１３２をＣＶＤ成長させ、ゲート絶縁膜１３を作成した。次に公知のＰＥＣＶＤ法によりアモルファスシリコン膜１４１、ｎ＋型アモルファスシリコン膜１４２を連続堆積し、フォトリソグラフィー法および公知のRIE法によりゲート電極１２上およびその周辺部を除いてアモルファスシリコン膜を一部除去した。
図７を参照すると、引き続き、公知のスパッタ法などにより、ソース電極およびドレイン電極とすべく、Ｔｉ、Ａｌ、Ｔｉの順で成膜を行い、フォトリソグラフィー法でパターニングを行うことによって、ソース電極１５およびドレイン電極１６を形成した。次に、形成されたソース電極１５およびドレイン電極１６をマスクとして、公知の手法によりｎ＋型アモルファスシリコン膜１４２をエッチングすることで、ソース領域とドレイン領域の分離を行った。次に、公知のＰＥＣＶＤ法により、保護膜としてシリコン窒化膜（図示せず）を形成して、本発明の薄膜トランジスタを完成した。
本発明の実施例２について図を用いて説明する。図９は本発明の実施例２による薄膜トランジスタ（ＴＦＴ）の構造を示す断面図であり、ガラス基板（絶縁基板）１０上に形成された透明感光性樹脂からなる透明樹脂膜１１と、該透明樹脂膜１１にガラス基板１０に達するように形成され、該透明樹脂膜と略同一の高さまで形成されたゲート電極１２と、該透明樹脂１１と該ゲート電極１２上にわたって形成された絶縁体塗布膜からなるゲート絶縁膜１３３と、該ゲート電極１２上に該ゲート絶縁膜１３３を介して形成されてなる半導体層１４と、該半導体層１４に接続されたソース電極１５とドレイン電極１６とを有している。
図１０は本実施例２に係る薄膜トランジスタのゲート電極部の構造を拡大して示した断面図である。図示されたゲート電極１２は、ガラス基板１０側から半導体層側に向かって（即ち、図の下から順に）下地密着層１２１、触媒層１２２、導電金属層１２３、導電金属拡散抑止層１２４によって構成され、当該ゲート電極１２は平坦な透明樹脂膜１１に形成された溝中に埋設されている。図示されているように、ゲート電極１２の表面と透明樹脂膜１１とは略同一平面を形成するように、透明樹脂膜の溝に埋設されている。このため、ゲート電極１２の上部構造の平坦性は確保されるが、ミクロに見た場合の平坦性に問題がある。すなわち、無電解めっきによる導電金属層１２３（Ｃｕ層）表面の平坦度はＲａで１７．７４ｎｍ、ピーク・トウ・バレイ値で１９３．９２ｎｍにも達し、その上に形成された導電金属拡散抑止層１２４（無電解めっきＮｉ層）表面も平坦度はＲａで８．５８ｎｍ、ピーク・トウ・バレイ値で６８．７ｎｍである。
本発明では、導電金属拡散抑止層１２４上に厚さ２５０ｎｍの絶縁体塗布膜１３３を形成し、この膜１３３によってゲート電極１２と樹脂膜１１との間の隙間１１２を埋めるとともに、ゲート電極表面の凹凸を反映しない、Ｒａで０．３０ｎｍ、ピーク・トウ・バレイ値で３．５５ｎｍという平坦な表面を有するゲート絶縁膜を提供することができた。図１３は、このようなゲート電極上に絶縁体塗布膜によるゲート絶縁膜を形成した構成の断面を観察した状況を示す電子顕微鏡写真である。図１３に示すように、下地のラフネスに依存せず平坦な表面を形成していることがわかる。
この結果、ゲート絶縁膜上に形成される半導体層にゲート電極に起因する凹凸を生じることなく薄膜トランジスタ（ＴＦＴ）を形成できるため、移動度の大幅な向上が可能となり、更に、ゲート絶縁膜の成膜工程においてＣＶＤ工程を省略し、簡易な塗布型で成膜することで工程の簡略化が実現できた。
次に、上記のような本実施例２の薄膜トランジスタの形成方法について図を用いて説明する。図１１（ａ）〜（ｅ）は本実施例１に係る薄膜トランジスタの製造方法を工程順に示す模式図である。まず、図１１（ａ）を参照すると、基板としてガラス基板１０を用意する。このガラス基板としては30インチ以上の大型画面を形成できるような大型の基板でも良い。このガラス基板を０．５体積％のフッ酸水溶液で10秒間処理し、純水で水洗して表面の汚染をリフトオフ除去する。次に、ガラス基板１０を、水酸化ナトリウムを純水に添加することによりｐＨを１０に制御した水溶液に０．１体積％の濃度でシランカップリング剤であるアミノプロピルエトキシシランを溶解したシランカップリング剤溶液で処理、即ち、該シランカップリング剤溶液に室温で３０分間浸漬し、ガラス基板表面にシランカップリング剤を吸着させた。その後、ホットプレート上で、１１０℃、６０分処理し、ガラス基板表面にシランカップリング剤を化学結合させ、下地密着層（厚さ１０ｎｍ）１２１とした。このように、下地密着層を形成することにより、基板表面に実質的にアミノ基が配置され、金属錯体が配位しやすい構造を作ることができる。シランカップリング剤は、通常、透明であるため、ガラス基板全面に渡って形成しても、本発明の効果を得ることが可能であり、更に、ガラス基板と後の工程で用いる透明感光性樹脂の密着性を得る観点から好ましい。
下地密着層１２１形成後、下地密着層の表面にポジ型フォトレジスト液を、スピンナーを用いて塗布し、ホットプレート上で、１００℃で１２０秒間加熱プリベーク処理することにより、２μｍの厚さを有する感光性透明樹脂膜１１を形成した。尚、上記したポジ型フォトレジストは特開２００２−２９６７８０号公報に記載されたアルカリ可溶性脂環式オレフィン系樹脂を含有したものを使用した。透明膜を形成する有機材料としては、アクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン樹脂、およびエポキシ系樹脂からなる群から選ばれた透明樹脂が使用可能である。しかし、以降の工程を容易にする観点で、透明膜としては、感光性透明樹脂膜は好都合であり、特に、特開２００１−１８８３４３号公報あるいは特開２００２−２９６７８０号公報に詳述されたような感光性透明樹脂組成物を使用するのが好ましい。
図１１（ｂ）を参照すると、感光性透明樹脂膜１１の形成後、マスクアライナーにより、マスクパターンを介して、ｇ、ｈ、ｉ線の混合光を感光性透明樹脂膜に選択的に照射した。その後、０．３重量％テトラメチルアンモニウムヒドロキシド水溶液で９０秒間現像した後、純水で６０秒間リンス処理を行い、ガラス基板上に所定のパターンを有する溝を形成した。その後、窒素雰囲気中で２３０℃、６０分の熱処理をし、感光性透明樹脂膜１１を硬化した。次に、これを塩化パラジウム−塩酸水溶液（塩化パラジウム０．００５体積％、塩酸０．０１体積％）に室温で３分間、浸漬し、還元剤（上村工業（株）製レデューサーＭＡＢ−２）で処理し水洗することで、形成された溝内に選択的にパラジウム触媒（厚さ１０〜５０ｎｍ）１２２を付与した。
図１１（ｃ）を参照すると、パラジウム触媒１２２を付与した基板を、銅無電解めっき液（上村工業（株）製ＰＧＴ）に浸漬し、前述の溝内に選択的に銅層１２３（厚さ１．９μｍ）を導電金属層として形成した。銅層１２３は、続く拡散抑止膜１２４の膜厚の分だけ、透明感光性樹脂１１の表面高さより低い位置で処理を終了することが好ましい。次に、ニッケル無電解めっき液に浸漬し、銅層１２３上にニッケルの拡散抑止膜１２４（厚さ０．１μｍ）を形成した。
図１１（ｄ）を参照すると、次にゲート電極１２の表面から透明樹脂膜１１の表面にわたって延在するように、絶縁体膜を塗布し、ゲート絶縁膜１３３を形成した。この膜は、Ｓｉ有機化合物であるオルガノシロキサンを有機溶媒（プロピレングリコールモノメチルエーテル）に溶かした液体を塗布し、１２０℃にて大気中で９０秒間保って乾燥させ、次いで大気中（窒素ガス中でもよい）１８０℃で１時間焼成して得たものである。次に公知のＰＥＣＶＤ法によりアモルファスシリコン膜１４１、ｎ＋型アモルファスシリコン膜１４２を連続堆積し、フォトリソグラフィー法および公知のRIE法によりゲート電極１２上およびその周辺部を除いてアモルファスシリコン膜を一部除去した。
図１１（ｅ）を参照すると、引き続き、公知のスパッタ法などにより、ソース電極およびドレイン電極とすべく、Ｔｉ、Ａｌ、Ｔｉの順で成膜を行い、フォトリソグラフィー法でパターニングを行うことによって、ソース電極１５およびドレイン電極１６を形成した。次に、形成されたソース電極１５およびドレイン電極１６をマスクとして、公知の手法によりｎ＋型アモルファスシリコン膜１４２をエッチングすることで、ソース領域とドレイン領域の分離を行った。次に、公知のＰＥＣＶＤ法により、保護膜としてシリコン窒化膜（図示せず）を形成して、本発明の薄膜トランジスタを完成した。
実施例２で説明した薄膜トランジスタの製造方法において、銅層１２３上にニッケルの拡散抑止膜１２４（厚さ０．１μｍ）を形成し、ゲート電極１２を形成した後、ゲート電極１２の表面から透明樹脂膜１１の表面の全領域に渡って、マイクロ波励起ＲＬＳＡプラズマ処理装置にてＳｉ３Ｎ４膜１３２をＣＶＤ成長させ、絶縁膜を形成した。次に絶縁体塗布膜１３１を該Ｓｉ３Ｎ４膜上全体にわたって塗布し、ゲート絶縁膜１３を形成した。この膜は、Ｓｉ有機化合物であるオルガノシロキサンを有機溶媒（プロピレングリコールモノメチルエーテル）に溶かした液体を塗布し、１２０℃にて大気中で９０秒間保って乾燥させ、次いで大気中（窒素ガス中でもよい）１８０℃で１時間焼成して得たものである。該塗布型絶縁膜により、表面粗さの大きいゲート電極１２上へＣＶＤしたことにより生じた絶縁膜表面の表面粗さを低減することができ、チャンネル層であるゲート絶縁膜と半導体層との界面のラフネスを低減することができた。このときの薄膜トランジスタの断面図を図１２に示す。
尚、上記した実施形態では、液晶表示装置についてのみ説明したが、本発明は平面ディスプレイパネルを構成する各種基板、その他配線基板に適用できる。
また、配線を構成する材料として、銅、銀だけでなく、例えば、インジウムースズオキサイド（ＩＴＯ）等の金属酸化物のような導電性膜を形成しても良い。
本発明は液晶表示装置、有機ＥＬ装置、無機ＥＬ装置等の表示装置に適用して、これら表示装置を大型化することができると共に、表示装置以外の配線にも適用できる。
本発明に係る薄膜トランジスタの構造の一例を示す断面図である。 本発明に係る薄膜トランジスタのゲート電極部の構造の一例を拡大して示す断面図である。 本発明に係る薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明に係る薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明に係る薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明に係る薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明に係る薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明に係るオーバーコート膜のＦＩＢ断面を示す写真である。 本発明の実施例２の薄膜トランジスタの構造の一例を示す断面図である。 本発明の実施例２の薄膜トランジスタのゲート電極部の構造の一例を拡大して示す断面図である。 本発明の実施例２の薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明の実施例２の薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明の実施例２の薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明の実施例２の薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明の実施例２の薄膜トランジスタの製造方法の一例を工程順に説明する断面図である。 本発明の実施例３の薄膜トランジスタの構造の一例を示す断面図である。 本発明の実施例２に係るオーバーコート膜の断面を示す写真である。
符号の説明
１０：ガラス基板（透明基体）
１１：透明樹脂膜
１２１：下地密着層
１２２：触媒層
１２３：導電金属層
１２４：導電金属拡散抑止膜
１３：ゲート絶縁膜
１３１：絶縁体塗布膜
１３２：ＣＶＤ誘電体膜
１４：半導体層
１４１：アモルファスシリコン膜
１４２：ｎ＋型アモルファスシリコン膜
１５：ソース電極
１６：ドレイン電極
１１：感光性透明樹脂膜
１２１：下地密着層
１２２：パラジウム触媒
１２３：銅層
１２４：拡散抑止膜
１３３：塗布型ゲート絶縁膜

Claims (40)

  1. 基板と、該基板上に設けられかつ溝を有する絶縁体層と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるように設けられた導電体層と、該導電体層上に設けられた絶縁膜と、該導電体層の少なくとも一部の上方において該絶縁膜上に設けられた半導体層とを有する半導体装置において、前記絶縁膜が絶縁体塗布膜を含むことを特徴とする半導体装置。
  2. 前記絶縁膜が前記絶縁体塗布膜のみからなることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁膜が他の絶縁体膜をさらに含むことを特徴とする請求項１に記載の半導体装置。
  4. 前記他の絶縁体膜が絶縁体ＣＶＤ膜であることを特徴とする請求項３に記載の半導体装置。
  5. 前記他の絶縁体膜が前記絶縁体塗布膜と前記半導体層との間に設けられたことを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記他の絶縁体膜が前記絶縁体塗布膜と前記導電体層との間に設けられたことを特徴とする請求項３又は４に記載の半導体装置。
  7. 前記導電体層の一部がゲート電極であり、該ゲート電極上の前記絶縁膜がゲート絶縁膜であり、前記半導体層は前記ゲート絶縁膜上に設けられたことを特徴とする請求項１〜６の一つに記載の半導体装置。
  8. 前記半導体層にソース電極およびドレイン電極の少なくとも一方が電気的に接続されていることを特徴とする請求項７に記載の半導体装置。
  9. 基板上の絶縁体層に溝を設け、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極を形成し、該ゲート電極上にゲート絶縁膜を介して半導体層を配置し、該半導体層にソース電極およびドレイン電極の少なくとも一方を電気的に接続した半導体装置において、前記ゲート絶縁膜を前記ゲート電極上に設けた絶縁体塗布膜とその上に形成された絶縁体ＣＶＤ膜とを含んで構成したことを特徴とする半導体装置。
  10. 前記絶縁体塗布膜は、その表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることを特徴とする請求項１〜９の一つに記載の半導体装置。
  11. 前記ゲート電極は、その表面の平坦度がＲａで３ｎｍ以上、ピーク・トウ・バレイ値で３０ｎｍ以上であることを特徴とする請求項７〜９の一つに記載の半導体装置。
  12. 前記基板は実質的に透明な絶縁体基板であって、前記絶縁体層は実質的に透明な樹脂層であることを特徴とする請求項１〜１１の一つに記載の半導体装置。
  13. 前記樹脂層が、アルカリ可溶性脂環式オレフィン系樹脂と感放射線成分とを含有する感光性樹脂組成物で形成されたものである請求項１２に記載の半導体装置。
  14. 前記樹脂層がアクリル系樹脂、シリコーン系樹脂、フッ素系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、脂環式オレフィン系樹脂、およびエポキシ系樹脂からなる群から選ばれた一種以上の樹脂を含む請求項１２に記載の半導体装置。
  15. 前記ゲート電極が、下地密着層と導電金属層と導電金属拡散抑止層とを少なくとも含んで構成されていることを特徴とする請求項７〜９および１１の一つに記載の半導体装置。
  16. 前記絶縁体塗布膜が前記導電体層と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在していることを特徴とする請求項１〜６、１０、および１２〜１４の一つに記載の半導体装置。
  17. 前記絶縁体塗布膜は実質的に透明であり、前記ゲート電極と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在していることを特徴とする請求項７〜９および１１の一つに記載の半導体装置。
  18. 前記絶縁体ＣＶＤ膜は実質的に透明であり、前記絶縁体層の表面上に延在している前記絶縁体塗布膜上に延在していることを特徴とする請求項１７に記載の半導体装置。
  19. 前記絶縁体塗布膜は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥、焼成して得た膜であることを特徴とする請求項１〜１８の一つに記載の半導体装置。
  20. 前記絶縁体層は実質的に透明な樹脂層であり、前記絶縁体塗布膜は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し３００℃以下で焼成して得た膜であることを特徴とする請求項１〜１８の一つに記載の半導体装置。
  21. 前記絶縁体塗布膜の誘電率は２．６以上であることを特徴とする請求項１〜２０の一つに記載の半導体装置。
  22. 前記絶縁体ＣＶＤ膜の誘電率は４以上であることを特徴とする請求項４または９に記載の半導体装置。
  23. 前記ゲート絶縁膜の厚さがＥＯＴ（二酸化珪素換算）で９５ｎｍ乃至２００ｎｍであることを特徴とする請求項７〜２２の一つに記載の半導体装置。
  24. 前記絶縁体ＣＶＤ膜の厚さがＥＯＴ（二酸化珪素換算）で８０ｎｍ乃至１８５ｎｍであることを特徴とする請求項２２に記載の半導体装置。
  25. 前記絶縁体塗布膜の厚さがＥＯＴ（二酸化珪素換算）で１５ｎｍ乃至１２０ｎｍであることを特徴とする請求項１〜２４の一つに記載の半導体装置。
  26. 請求項１〜２５のいずれかに記載の半導体装置を用いて製造された表示装置。
  27. 前記表示装置は液晶表示装置または有機ＥＬ表示装置であることを特徴とする請求項２６に記載の表示装置。
  28. 溝を有する絶縁体層を基板上に設ける工程と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるように導電体層を形成する工程と、該導電体層上に絶縁体塗布膜を形成する工程と、前記絶縁体塗布膜の少なくとも一部の上に半導体層を形成する工程とを有することを特徴とする半導体装置の製造方法。
  29. 前記絶縁体塗布膜を形成する工程の前または後に他の絶縁体膜を形成する工程を含むことを特徴とする請求項２８に記載の半導体装置の製造方法。
  30. 前記他の絶縁体膜をＣＶＤで形成することを特徴とする請求項２９に記載の半導体装置の製造方法。
  31. 前記導電体層の一部をゲート電極とし、該ゲート電極上の前記絶縁体塗布膜をゲート絶縁膜の少なくとも一部とし、前記半導体層を前記ゲート絶縁膜上に設けることを特徴とする請求項２８〜３０の一つに記載の半導体装置の製造方法。
  32. 前記半導体層にソース電極およびドレイン電極の少なくとも一方を形成する工程をさらに含むことを特徴とする請求項３１に記載の半導体装置の製造方法。
  33. 基板上に溝を有する絶縁体層を設ける工程と、該溝中にその表面が前記絶縁体層の表面とほぼ平坦になるようにゲート電極を形成する工程と、該ゲート電極上に絶縁体塗布膜を形成する工程と、前記絶縁体塗布膜上にＣＶＤで誘電体膜を形成する工程と、前記誘電体膜上に半導体層を形成する工程と、該半導体層にソース電極およびドレイン電極の少なくとも一方を電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。
  34. 前記絶縁体塗布膜を形成する工程は、金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の材料を前記ゲート電極上に塗布する工程と、塗布した膜を乾燥する工程と、乾燥した膜を焼成する工程とを含むことを特徴とする請求項２８〜３３の一つに記載の半導体装置の製造方法。
  35. 前記ゲート電極を形成する工程が、導電金属層をめっき法、印刷法またはインクジェットによる塗布法により形成する工程と、その上に導電金属拡散抑止層をめっき法、印刷法またはインクジェットによる塗布法により形成する工程と含むことを特徴とする請求項３１〜３４に記載の半導体装置の製造方法。
  36. 前記絶縁体塗布膜を形成する工程が、前記液体状の材料を前記ゲート電極と前記絶縁体層との間の隙間を埋め、かつ前記絶縁体層の表面上に延在するように塗布する工程を含むことを特徴とする請求項３１〜３５の一つに記載の半導体装置の製造方法。
  37. 前記基板上に溝を有する絶縁体層を設ける工程が、前記基板上に樹脂膜を形成する工程と、該樹脂膜をパターニングすることで前記ゲート電極を収容すべき溝を形成する工程とを含むことを特徴とする請求項２８〜３６の一つに記載の半導体装置の製造方法。
  38. 前記焼成を不活性ガス雰囲気中または大気雰囲気中で行うことを特徴とする請求項３４に記載の半導体装置の製造方法。
  39. 請求項２８〜３８のいずれかに記載の方法を用いて半導体装置を形成する工程を有することを特徴とする液晶表示装置または有機ＥＬ表示装置の製造方法。
  40. 前記導電金属層はＣｕおよびＡｇの少なくとも一つを含み、前記導電金属拡散抑止層はＮｉ、Ｗ、Ｔａ、Ｎｂ、及びＴｉのいずれかから選択される金属を含んでなることを特徴とする請求項１５に記載の半導体装置。
JP2006313492A 2006-09-22 2006-11-20 半導体装置及び半導体装置の製造方法 Withdrawn JP2008103653A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006313492A JP2008103653A (ja) 2006-09-22 2006-11-20 半導体装置及び半導体装置の製造方法
KR1020097002202A KR20090071538A (ko) 2006-09-22 2007-09-21 반도체 장치 및 반도체 장치의 제조 방법
US12/442,330 US20090278134A1 (en) 2006-09-22 2007-09-21 Semiconductor device and method of manufacturing the semiconductor device
EP07807788A EP2088629A1 (en) 2006-09-22 2007-09-21 Semiconductor device and semiconductor device manufacturing method
PCT/JP2007/068458 WO2008035786A1 (fr) 2006-09-22 2007-09-21 Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
TW096135728A TW200832718A (en) 2006-09-22 2007-09-26 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006257848 2006-09-22
JP2006313492A JP2008103653A (ja) 2006-09-22 2006-11-20 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008103653A true JP2008103653A (ja) 2008-05-01
JP2008103653A5 JP2008103653A5 (ja) 2009-12-24

Family

ID=39200608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006313492A Withdrawn JP2008103653A (ja) 2006-09-22 2006-11-20 半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20090278134A1 (ja)
EP (1) EP2088629A1 (ja)
JP (1) JP2008103653A (ja)
KR (1) KR20090071538A (ja)
TW (1) TW200832718A (ja)
WO (1) WO2008035786A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090432A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに表示パネル
JP2014007394A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2019111091A1 (ja) * 2017-12-07 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807004B (zh) * 2010-03-08 2012-07-11 彩虹集团电子股份有限公司 一种用于彩色显像管网版生产的工作版的制做方法
US8987071B2 (en) * 2011-12-21 2015-03-24 National Applied Research Laboratories Thin film transistor and fabricating method
CN103681870B (zh) * 2012-09-13 2016-12-21 北京京东方光电科技有限公司 阵列基板及其制造方法
JP6245272B2 (ja) 2013-11-21 2017-12-13 株式会社ニコン 配線パターンの製造方法およびトランジスタの製造方法
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812539B2 (ja) * 1985-01-29 1996-02-07 株式会社東芝 表示装置及びその製造方法
JPH03159174A (ja) * 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JPH10268343A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置およびその製造方法
JP2001188343A (ja) 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP4022470B2 (ja) * 2001-02-19 2007-12-19 日本アイ・ビー・エム株式会社 薄膜トランジスタ構造の製造方法、およびディスプレイ・デバイス
JP2002296780A (ja) 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP2002353167A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
US6835503B2 (en) * 2002-04-12 2004-12-28 Micron Technology, Inc. Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
US20070024800A1 (en) * 2003-06-04 2007-02-01 Tadahiro Ohmi Substrate and process for producing the same
US6969634B2 (en) * 2003-09-24 2005-11-29 Lucent Technologies Inc. Semiconductor layers with roughness patterning
JP4554344B2 (ja) 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286116B2 (ja) 2003-12-09 2009-06-24 株式会社リコー 画像形成用トナー、現像剤及び画像形成装置
JPWO2005096684A1 (ja) * 2004-03-31 2008-02-21 大見　忠弘 回路基板、回路基板の製造方法及び回路基板を備えた表示装置
US7864398B2 (en) * 2004-06-08 2011-01-04 Gentex Corporation Electro-optical element including metallic films and methods for applying the same
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
US7919825B2 (en) * 2006-06-02 2011-04-05 Air Products And Chemicals, Inc. Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090432A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに表示パネル
JP5347071B2 (ja) * 2010-12-27 2013-11-20 シャープ株式会社 アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル
JP2014007394A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10134909B2 (en) 2012-05-31 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019111091A1 (ja) * 2017-12-07 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2019111091A1 (ja) * 2017-12-07 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11282964B2 (en) 2017-12-07 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11784259B2 (en) 2017-12-07 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device

Also Published As

Publication number Publication date
US20090278134A1 (en) 2009-11-12
TW200832718A (en) 2008-08-01
KR20090071538A (ko) 2009-07-01
WO2008035786A1 (fr) 2008-03-27
EP2088629A1 (en) 2009-08-12

Similar Documents

Publication Publication Date Title
US11289464B2 (en) Display substrate, method for fabricating the same, and display device
JP2008103653A (ja) 半導体装置及び半導体装置の製造方法
KR101004219B1 (ko) 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치
JP5329038B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006253674A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2003330004A (ja) アクティブマトリクス型表示装置及びその製造方法
JP2004304167A (ja) 配線、表示装置及び、これらの形成方法
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2007005757A (ja) 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
JP2009004774A (ja) 金属配線形成方法
KR100803426B1 (ko) 기판 및 그 제조 방법과 표시 장치 및 그 제조 방법
JP2014123670A (ja) 薄膜トランジスタおよびその製造方法
JP4884227B2 (ja) 素子配置基板の製造方法
JP5354383B2 (ja) 電子装置の製造方法
CN110112142A (zh) 阵列基板及其制造方法、显示面板及电子装置
KR20120075048A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP5386852B2 (ja) 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
KR20130027190A (ko) 박막 트랜지스터 및 그 제조 방법
US6802985B1 (en) Method for fabricating metal wirings
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP2005311335A5 (ja)
JP2011154380A (ja) 表示装置の形成方法
JP6798173B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2001274191A (ja) 半導体装置及び半導体装置の製造方法
JP4495428B2 (ja) 薄膜トランジスタの形成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100226

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120627