JP2007005757A - 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法 - Google Patents
薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法 Download PDFInfo
- Publication number
- JP2007005757A JP2007005757A JP2005379395A JP2005379395A JP2007005757A JP 2007005757 A JP2007005757 A JP 2007005757A JP 2005379395 A JP2005379395 A JP 2005379395A JP 2005379395 A JP2005379395 A JP 2005379395A JP 2007005757 A JP2007005757 A JP 2007005757A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- active layer
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000002070 nanowire Substances 0.000 claims abstract description 79
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000010410 layer Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 26
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000003892 spreading Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- 239000002041 carbon nanotube Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001476 alcoholic effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Abstract
【課題】本発明は、ナノワイヤを用いて、薄膜トランジスタ基板の収率を向上することのできる薄膜トランジスタ基板の製造方法及びそれを用いた薄膜トランジスタ基板と、液晶表示装置の薄膜トランジスタ製造方法及び液晶表示装置を提供する。
【解決手段】本発明の薄膜トランジスタ基板を製造方法は、基板上にゲート電極を形成する段階と、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、ナノワイヤを用いて前記ゲート絶縁膜の溝に薄膜トランジスタの活性層を形成する段階と、前記活性層上にソース電極とドレイン電極を形成する段階とを含むことを特徴とする。
【選択図】図６
【解決手段】本発明の薄膜トランジスタ基板を製造方法は、基板上にゲート電極を形成する段階と、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、ナノワイヤを用いて前記ゲート絶縁膜の溝に薄膜トランジスタの活性層を形成する段階と、前記活性層上にソース電極とドレイン電極を形成する段階とを含むことを特徴とする。
【選択図】図６
Description
本発明は薄膜トランジスタ基板及びその製造方法に関し、特にナノワイヤを用いて、薄膜トランジスタ基板の収率を向上することのできる薄膜トランジスタ基板の製造方法及びそれを用いた薄膜トランジスタ基板と、液晶表示装置の薄膜トランジスタ製造方法及び液晶表示装置に関する。
通常、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）は、電界を用いて、液晶の光透過率を調節することにより画像を表示する。
図１及び図２は、従来の液晶表示パネルを示す斜視図及び断面図である。
図１及び図２を参照すると、液晶表示パネルは液晶１６を間に置いて互いに対向する薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下“ＴＦＴ”という）基板７０及びカラーフィルタ基板８０を備える。
カラーフィルタ基板８０は、上部基板１１上にゲートライン２またはデータライン４と対応する位置に形成され、セル領域を区画するブラックマトリクス１８と、ブラックマトリクス１８により区画されたセル領域にカラー具現のためのカラーフィルタ１２及び画素電極２２と垂直電界をなす共通電極１４とを備える。
図１及び図２を参照すると、液晶表示パネルは液晶１６を間に置いて互いに対向する薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下“ＴＦＴ”という）基板７０及びカラーフィルタ基板８０を備える。
カラーフィルタ基板８０は、上部基板１１上にゲートライン２またはデータライン４と対応する位置に形成され、セル領域を区画するブラックマトリクス１８と、ブラックマトリクス１８により区画されたセル領域にカラー具現のためのカラーフィルタ１２及び画素電極２２と垂直電界をなす共通電極１４とを備える。
また、液晶表示パネルのＴＦＴ基板７０は、下部基板１上にゲート絶縁膜６を間に置いて交差するように形成されたゲートライン２及びデータライン４と、それらの交差部毎に形成されるＴＦＴ３０と、ゲートライン２及びデータライン４の交差構造により備えられたセル領域に形成される画素電極２２とを備える。
ＴＦＴ３０は、ゲートライン２のゲート信号に応答し、データライン４の画素信号を画素電極２２に供給する。このため、ＴＦＴ３０は、ゲートライン２に接続されたゲート電極３２と、データライン４に接続されたソース電極３４と、画素電極２２に接続されたドレイン電極３６と、ゲート電極３２と重畳され、ソース電極３４とドレイン電極３６間にチャネルを形成する活性層３８とを備える。このような活性層３８上には、ソース電極３４及びドレイン電極３６とオーミック接触のためのオーミック接触層４０がさらに形成される。
このような液晶表示パネルのＴＦＴ基板８０のＴＦＴ３０を含む多数の薄膜は、主にマスクを用いるフォトリソグラフィー工程により形成された。
しかし、最近、ＴＦＴ３０の活性層３８をナノワイヤを用いて形成しようとする工夫が盛んに行われている。
図３は、従来の他のＴＦＴ基板を示す断面図である。
図３を参照すると、従来の他のＴＦＴ基板は、ナノワイヤ３９（図４参照）を用いて形成したＴＦＴの活性層３８を備える。
従来の図３に示すＴＦＴ基板は前述の図１に示したＴＦＴ基板８０に比べ、ＴＦＴの活性層３８をナノワイヤ３９を用いて形成した点を除いては、前述のＴＦＴ基板８０と同一であるため、ナノワイヤ３９を用いて形成したＴＦＴの活性層３８を除く他の構成要素に対する説明は省略する。
図３は、従来の他のＴＦＴ基板を示す断面図である。
図３を参照すると、従来の他のＴＦＴ基板は、ナノワイヤ３９（図４参照）を用いて形成したＴＦＴの活性層３８を備える。
従来の図３に示すＴＦＴ基板は前述の図１に示したＴＦＴ基板８０に比べ、ＴＦＴの活性層３８をナノワイヤ３９を用いて形成した点を除いては、前述のＴＦＴ基板８０と同一であるため、ナノワイヤ３９を用いて形成したＴＦＴの活性層３８を除く他の構成要素に対する説明は省略する。
ＴＦＴの活性層３８を形成するナノワイヤ３９は、例えば、Ｓｉ、ＺｎＯ、ＣＮＴ（カーボンナノチューブ）などの半導体物質３９ａを無機及び有機絶縁体３９ｂが覆う、図４のような構造で形成される。
このようなナノワイヤ３９を用いたＴＦＴの活性層３８の形成は、図５Ａ及び図５Ｂに示したように、ゲート電極３２及びゲート絶縁膜６が形成された下部基板１上に、ナノワイヤ３９をランダム（Ｒａｎｄｏｍ）に散布した後、ゲート絶縁膜６が塗布されたゲート電極３２上、特にＴＦＴの活性層３８が形成される位置に散布されたナノワイヤ３９を用いて、ＴＦＴの活性層３８を形成する。
しかし、ナノワイヤ３９を用いたＴＦＴの活性層３８の形成は、図５Ａ及び図５Ｂに示すように、ＴＦＴの活性層３８を形成するため、ナノワイヤ３９を下部基板１上にランダムに散布することにより、活性層３８が形成されるべき正位置にナノワイヤ３９が正確に安着されないなど、ＴＦＴ基板の収率を下げる短所があり、場合によっては、ＴＦＴの活性層３８が形成される位置ではない任意の位置Ａにナノワイヤ３９が散布され、ナノワイヤ３９が浪費されるという問題点がある。また、ナノワイヤ３９は図５Ｂの“Ｂ”に示されたように、ゲート電極と整列されないこともある。つまり、ナノワイヤ３９がＴＦＴの活性層３８が形成される位置ではない領域に散布されるので、下部基板１を用いられないという問題点が生じる。
このような問題点を解決するため、インクジェット（Ｉｎｋｊｅｔ）などを用いて、ナノワイヤ３９を下部基板１上にＴＦＴの活性層３８が形成される領域のみに塗布する方法が提案されている。この方法においては、ナノワイヤ３９をエタノル及びメタノル等のアルコール系溶媒に溶解させた後、下部基板１上にＴＦＴの活性層３８が形成される領域にインクジェットを用いて塗布する。
しかし、この場合、ナノワイヤ３９が溶解されたアルコール系溶媒は、その特性により、インクジェットによって塗布された領域外の領域、即ち、ＴＦＴの活性層３８が形成される領域外の領域まで広がる等の問題点があり、これにより、ＴＦＴの活性層３８のパターニング不良でＴＦＴ基板の収率が下がるという問題点がある。
本発明は、かかる問題点を解決するためになされたものであり、ナノワイヤを用いた薄膜トランジスタ基板の収率を向上し得る薄膜トランジスタ基板の製造方法及びこれを用いた薄膜トランジスタ基板を提供することを目的としている。
また、本発明は、従来の技術と関連する制限や問題点を解消できる液晶表示装置の薄膜トランジスタの製造方法およびそれを用いた液晶表示装置を提供することを目的としている。
上記の目的を達成するため、本発明の薄膜トランジスタ基板の製造方法は、基板上にゲート電極を形成する段階と、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝（ｇｒｏｏｖｅ）を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、ナノワイヤを用いて、前記ゲート絶縁膜の溝に前記薄膜トランジスタの活性層を形成する段階と、前記活性層上にソース電極とドレイン電極を形成する段階とを含むことを特徴とする。
前記の目的を達成するため、本発明の薄膜トランジスタ基板は、基板と、前記基板上に形成されるゲート電極と、前記ゲート電極上に形成され、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝（ｇｒｏｏｖｅ）を有するゲート絶縁膜と、ナノワイヤを用いて、前記ゲート絶縁膜の溝に形成される前記薄膜トランジスタの活性層と、前記活性層上に形成されるソース電極とドレイン電極とを含むことを特徴とする。
前記の目的を達成するため、本発明の液晶表示装置の薄膜トランジスタ製造方法は、基板上にゲート電極を形成する段階と、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、前記ゲート絶縁膜の溝にナノワイヤを形成することにより、前記薄膜トランジスタの活性層を形成する段階と、前記活性層上に薄膜トランジスタのソース電極とドレイン電極を形成する段階とを含むことを特徴とする。
前記の目的を達成するため、本発明の液晶表示装置は、第１の基板及び第２の基板と、第１の基板及び第２の基板間の液晶とを含み、前記第１の基板又は第２基板は複数の薄膜トランジスタを備え、それぞれの薄膜トランジスタは、ベース基板上に形成されるゲート電極と、前記ゲート電極上に形成され、対応する薄膜トランジスタの活性層が形成される領域に対応する領域に溝を有するゲート絶縁膜と、前記活性層はナノワイヤで形成され、前記ゲート絶縁膜の溝に形成される、前記活性層上に形成されるソース電極とドレイン電極とを含むことを特徴とする。
上述のように、本発明の実施の形態に係るＴＦＴ基板の製造方法及びこれを用いたＴＦＴ基板は、ナノワイヤを用いたＴＦＴの活性層の形成の際、ＴＦＴの活性層が形成されるゲート絶縁膜に溝を形成し、形成されたゲート絶縁膜の溝にインクジェットを用いて、ナノワイヤを塗布することにより、従来ランダムにナノワイヤを散布することにより生じていたＴＦＴ活性層のパターニング不良を防止することができる。
また、インクジェットを用いたナノワイヤの塗布の際、ナノワイヤがエタノル及びメタノル等のアルコール系溶媒に溶解されることにより発生されていた、溶媒の特性によるナノワイヤの広がりをゲート絶縁膜の溝の形成を通じて防止することにより、ＴＦＴ基板の収率を向上することができる。
以下、図６〜図１０を参照して、本発明の望ましい実施の形態について説明する。以下の説明は、液晶表示装置の薄膜トランジスタ基板に集中しているが、本発明の液晶表示装置は、例えば、カラーフィルタ基板、液晶層、駆動回路など関連技術分野において、よく知られた他の構成要素を含んでいる。薄膜トランジスタと液晶表示装置の全ての構成要素は、動作可能に組み合わせて提供される。
図６は、本発明の実施の形態に係るＴＦＴ基板を示す断面図である。
図６を参照すると、本発明の実施の形態に係るＴＦＴ基板は、下部基板１０１上にゲート絶縁膜１０６を間に置いて、交差して形成されたゲートライン（図示せず）及びデータライン（図示せず）と、それらの交差部毎に形成されるＴＦＴ１３０と、ゲートライン及びデータラインの交差構造で備えられたセル領域に形成される画素電極１２２を備える。
図６を参照すると、本発明の実施の形態に係るＴＦＴ基板は、下部基板１０１上にゲート絶縁膜１０６を間に置いて、交差して形成されたゲートライン（図示せず）及びデータライン（図示せず）と、それらの交差部毎に形成されるＴＦＴ１３０と、ゲートライン及びデータラインの交差構造で備えられたセル領域に形成される画素電極１２２を備える。
ＴＦＴ１３０は、ゲートラインのゲート信号に応答し、データラインの画素信号を画素電極１２２に供給する。このため、ＴＦＴ１３０は、ゲートラインに接続されたゲート電極１３２と、データラインに接続されたソース電極１３４と、画素電極１２２に接続されたドレイン電極１３６と、ゲート電極ゲート１３２と重畳され、ソース電極１３４とドレイン電極１３６との間にチャネルを形成する活性層１３８を備える。
本発明の実施の形態に係るＴＦＴ１３０の活性層１３８は、ナノワイヤ１３９（例えば、図１０に示されたようなもの）を用いて形成され、また、ゲート絶縁膜１０６には、ナノワイヤ１３９が収容されるようにＴＦＴ１３０の活性層１３８が形成される領域と対応する領域に溝１０７が形成される。
このような本発明の実施の形態に係るＴＦＴ基板の製造方法を、図７ａ〜図７ｅを参照して説明する。図７Ａ〜図７Ｅは、二つの薄膜トランジスタ形成方法を示しているが、本発明はいずれの数の薄膜トランジスタも網羅する。本発明に係る液晶表示装置の薄膜トランジスタ基板は、複数の薄膜トランジスタを含む。
図７Ａを参照すると、第１のマスク工程を用いて、下部基板１０１上にゲートライン（図示せず）及びゲート電極１３２が形成される。
これを詳細に説明すると、下部基板１０１上にスパッタリング法などの蒸着方法を通じてゲート金属層が形成される。次いで、第１のマスクを用いたフォトリソグラフィー工程と、エッチング工程によりゲート金属層がパターニングされることにより、ゲートライン及びゲート電極１３２が形成される。ここで、ゲート金属層の材料としては、アルミニウム（Ａｌ）、アルミニウム／ネオジム（Ａｌ／Ｎｄ）を含むアルミニウム系金属などが用いられる。
図７Ｂを参照すると、ゲートライン及びゲート電極１３２が形成された下部基板１０１上にソフトモールド又はハードモールド用いたパターニング工程及びインクジェットを用いた塗布工程で、ＴＦＴの活性層３８が形成される領域と対応する領域に溝１０７が形成されたゲート絶縁膜１０６及びＴＦＴの活性層１３８が形成される。
これを詳細に説明すると、ゲートライン及びゲート電極１３２が形成された下部基板１０１上に無機または有機ハイブリッド絶縁物質が全面塗布された後、下部基板１０１上にＴＦＴの活性層１３８が形成される領域と対応する領域に突出部及びその他の領域に溝を有するソフトモールド又はハードモールドを整列させ、ソフトモールド又はハードモールドを無機または有機ハイブリッド絶縁物質に接触させ、ＴＦＴの活性層１３８が形成される領域と対応する領域に溝１０７を有するゲート絶縁膜１０６を形成する。次いで、ゲート絶縁膜１０６の溝１０７にインクジェットなどを用いて、ナノワイヤ１３９を塗布することにより、ＴＦＴの活性層１３８を形成する。ここで、ナノワイヤ１３９は、インクジェットを用いて塗布するため、溶媒またはエタノル及びメタノル等のアルコール系溶媒に溶解された状態で、インクジェットなどを用いて、ゲート絶縁膜１０６の溝１０７に塗布される。
次いで、ＴＦＴの活性層１３８が形成された下部基板１０１上に第２のマスクを用いて、図７Ｃのようにソース電極１３４及ドレイン電極１３６を形成する。
これを詳細にすると、ＴＦＴの活性層１３８が形成された下部基板１０１上にＰＥＣＶＤ、スパッタリングなどの蒸着方法を通じ、ソース／ドレイン金属層が形成される。次いで、ソース／ドレイン金属層上にフォトレジスト膜を形成し、第２のマスクを用いて下部基板１０１上にフォトレジストパターンを形成する。
これを詳細にすると、ＴＦＴの活性層１３８が形成された下部基板１０１上にＰＥＣＶＤ、スパッタリングなどの蒸着方法を通じ、ソース／ドレイン金属層が形成される。次いで、ソース／ドレイン金属層上にフォトレジスト膜を形成し、第２のマスクを用いて下部基板１０１上にフォトレジストパターンを形成する。
このような、フォトレジストパターンをマスクとして用いたエッチング工程でソース／ドレイン金属層がパターニングされることにより、データライン、データラインと接続されたソース電極１３４及びドレイン電極１３６が形成され、ＴＦＴのチャネル部のソース電極１３４及びドレイン電極１３６がエッチング工程で除去されることにより、ＴＦＴの活性層１３８が露出されたＴＦＴのチャネルが形成される。ここで、ソース／ドレイン金属層の材料としては、モリブデン（Ｍｏ）、銅（Ｃｕ）などのような金属が用いられる。
次いで、ソース電極１３４及びドレイン電極１３６が形成された下部基板１０１上に図７Ｄに示すように第３のマスク工程を用いて保護膜１５０が形成される。
これを詳細に説明すると、下部基板１０１上に無機または有機絶縁物質及びフォトレジスト膜が全面塗布され、第３のマスクを用いたフォトレジストパターンを形成する。
これを詳細に説明すると、下部基板１０１上に無機または有機絶縁物質及びフォトレジスト膜が全面塗布され、第３のマスクを用いたフォトレジストパターンを形成する。
このようなフォトレジストパターンをマスクとして用いた蝕刻工程で無機または有機絶縁物質がパターニングされることにより、ドレイン電極１３６の一部分を露出させるコンタクトホール１４８が形成される。
この後、保護膜１５０が形成された下部基板１０１上には、図７Ｅに示すように、第４のマスクを用いた画素電極１２２が形成される。画素電極１２２は、コンタクトホール１４８を介して露出されたドレイン電極１３６と接触される。ここで、画素電極１２２の材料としては、インジウム鈴酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化鈴（Ｔｉｎ Ｏｘｉｄｅ：ＴＯ）、インジウム鈴亜鉛酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＴＺＯ）及び酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）のうち何れか一つが用いられる。
このように、本発明の実施の形態に係るＴＦＴ基板は、ナノワイヤ１３９を用いたＴＦＴの活性層１３８の形成の際、ＴＦＴの活性層１３８が形成される領域と対応する領域に溝１０７が形成されたゲート絶縁膜１０６上にインクジェットを用いて、ゲート絶縁膜１０６の溝１０７にナノワイヤ１３８を塗布することにより、従来のナノワイヤ１３８を用いてＴＦＴの活性層１３８を形成する場合に発生していたパターニング不良を減らすことができ、液晶表示パネルの収率を向上することができる。
また、本発明の実施の形態に係るＴＦＴ基板は、従来の活性層を含む半導体層をフォトリソグラフィー工程ではないナノワイヤを用いて形成することにより、液晶表示パネルの製造費用を節減することができる。
以下、図８Ａ〜図８Ｄを用いて、本発明の実施の形態に係るナノワイヤを用いたＴＦＴの活性層１３８の形成を段階的に説明する。
図８Ａを参照すると、ゲートライン（図示せず）及びゲート電極１３２が形成された下部基板１０１上に無機または有機ハイブリッド絶縁物質１０６ａが全面塗布される。
図８Ａを参照すると、ゲートライン（図示せず）及びゲート電極１３２が形成された下部基板１０１上に無機または有機ハイブリッド絶縁物質１０６ａが全面塗布される。
次いで、図８Ｂに示すように、無機又は有機ハイブリッド絶縁物質１０６ａが全面塗布された下部基板１０１上にＴＦＴの活性層１３８が形成される領域と対応する領域に突出部１７０ｂ及びその他の領域に溝１７０ａを有するソフトモールド１７０を整列させ、ソフトモールド１７０を下部基板１０１上に塗布された無機又は有機ハイブリッド絶縁物質１０６ａに接触させ、ＴＦＴの活性層１３８が形成される領域と対応する領域に溝１７０を有するゲート絶縁膜１０６を形成する。
ここで、ソフトモールド１７０は、本発明の出願人により先出願された韓国特許出願第２００３−００９８１２２号にて提案されたソフトモールドである。ソフトモールド１７０は、弾性が大きいゴム材料、例えば、ポリジメチルシロキサン（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ：ＰＤＭＳ）、ポリウレタン（Ｐｏｌｙｕｒｅｔｈａｎｅ）、クロスリンクドノボラック樹脂（Ｃｒｏｓｓ−ｌｉｎｋｅｄ Ｎｏｖｏｌａｃ ｒｅｓｉｎ）などで製作される。
ソフトモールド１７０は、自身の自重程度の重さでソフトモールド１７０の突出部１７０ｂの表面を無機又は有機ハイブリッド絶縁物質１０６ａに接触させ、ＴＦＴの活性層１３８が形成されるゲート絶縁膜１０６の溝１０７が形成されるように所定の時間の間、例えば、約３０秒〜１０分間加圧する。また、これと同時に下部基板１０１は、紫外線等によりゲート絶縁膜１０６がソフト硬化されるように約１３０℃以下の温度でベーキングされる。そして、ソフトモールド１７０と下部基板１０１との間の圧力で発生する毛細管力（Ｃａｐｉｌｌａｒｙ ｆｏｒｃｅ）とソフトモールド１７０と無機又は有機ハイブリッド絶縁物質１０６ａとの間に、反発力により無機又は有機ハイブリッド絶縁物質１０６ａがソフトモールド１７０の溝１７０ａ内に移動する。これにより、図８ｂのようにソフトモールド１７０の突出部１７０ｂと対応する領域に溝１０７が形成されたゲート絶縁膜１０６が形成される。
この後、ゲート絶縁膜１０６の溝１０７には、図８Ｃに示すように、インクジェット等を用いて、エタノル及びメタノルなどのアルコール系溶媒１３７に溶解されたナノワイヤ１３９が塗布され、この後、エタノル及びメタノルなどのアルコール系溶媒１３７を気化させることにより、図８Ｄに示すようなナノワイヤ１３９を用いたＴＦＴの活性層１３８がゲート絶縁膜１０６の溝１０７に形成される。この際、形成されたＴＦＴの活性層１３８の両先端、即ち、ナノワイヤ１３９とソース電極１３４及びドレイン電極１３６が接触される領域は熱処理され、これを通じてＴＦＴの活性層１３８の酸化を防止する。
このように、本発明の実施の形態に係るＴＦＴ基板は、ナノワイヤ１３９を用いたＴＦＴの活性層１３８の形成の際、ＴＦＴの活性層１３８が形成される領域と対応する領域のゲート絶縁膜１０６に溝１０７を形成し、形成されたゲート絶縁膜１０６の溝１０７にインクジェットを用いて、ナノワイヤ１３９を塗布することにより、従来ランダムにナノワイヤ１３９を散布することにより生じていたＴＦＴ活性層１３９のパターニング不良を防止することができる。
また、インクジェットを用いたナノワイヤ１３９の塗布の際、ナノワイヤ１３９がエタノル及びメタノル等のアルコール系溶媒に溶解されることにより発生していた、溶媒の特性によるナノワイヤ１３９の広がりをゲート絶縁膜１０６の溝１０７の形成を通じて防止することにより、ＴＦＴ基板の収率を向上することができる。
図９は、本発明の他の実施の形態に係る液晶表示装置のＴＦＴ基板を示す断面図である。
本発明の、本実施の形態に係るＴＦＴ基板は、図６の薄膜トランジスタ基板と比べ、ナノワイヤ１３９（活性層１３８を形成する）をゲート絶縁膜１０６の溝１０７に固定させるための高分子絶縁膜１１０をさらに含むのを除いては、前述の実施の形態と同一であるため、他の構成要素に対する説明は省略する。
本発明の、本実施の形態に係るＴＦＴ基板は、図６の薄膜トランジスタ基板と比べ、ナノワイヤ１３９（活性層１３８を形成する）をゲート絶縁膜１０６の溝１０７に固定させるための高分子絶縁膜１１０をさらに含むのを除いては、前述の実施の形態と同一であるため、他の構成要素に対する説明は省略する。
図９を参照すると、高分子絶縁膜１１０は、ナノワイヤ１３９がゲート絶縁膜１０６の溝１０７から離脱しないようにナノワイヤ１３９上に形成される。この結果、ナノワイヤ１３９が工程上の誤差などで、ゲート絶縁膜１０６上から離脱する問題を防止でき、これにより、ＴＦＴ基板の収率はさらに向上する。また、高分子絶縁膜１１０は、ＴＦＴのチャネル形成のため、ソース電極１３４及びドレイン電極１３６がナノワイヤ１３９と接触される領域には形成されない。
ここで、ゲート絶縁膜の溝の形成に関連する説明において、ソフトモールドを用いた場合のみを説明したが、ゲート絶縁膜の溝はハードモールドを用いて形成することもできる。 る。
ハードモールドは、例えば、シリコン又は石英等で製作され、ソフトモールドとは違って、パターニングのため基板上に塗布される無機または有機ハイブリッド絶縁物質のソルベント（Ｓｏｌｖａｎｔ）成分を揮発させた状態、即ち、無機または有機ハイブリッド絶縁物質をインプリント（Ｉｍｐｒｉｎｔ）させた状態で、ゲート絶縁膜の溝をパターニングする。
そして、ソフトモールドが、自身の自重程度の重さでソフトモールドの突出部の表面を無機または有機ハイブリッド絶縁物質に接触させ、ゲート絶縁膜の溝が形成されるように加圧して、ゲート絶縁膜の溝をパターニングするのとは違って、ハードモールドは、外部から加えられる圧力と高温の熱により、無機または有機ハイブリッド絶縁物質をパターニングする。
薄膜トランジスタ活性層３８を形成するナノワイヤ１３９は、図１０に示すような構造を有することができる。この例から、ナノワイヤ１３９は、Ｓｉ、ＺｎＯ、ＣＮＴ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）などの半導体物質１３９ａを覆う無機及び／または有機絶縁体１３９ｂを含む。ここで、絶縁体１３９ｂは、互いに接続された複数の６角形のチューブ（ｈｅｘａｇｏｎａｌ ｔｕｂｅ）で形成され、それぞれのチューブは半導体材料１３９ａをその内部に有する。
以上説明したように、当業者であれば、本発明の技術思想を脱しない範囲内で、多様な変更及び修正が可能であることがわかる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限られるのではなく、特許請求の範囲により定められるべきである。
１，１０１ 下部基板、２ ゲートライン、４ データライン、６，１０６ ゲート絶縁膜、１１ 上部基板、１２ カラーフィルタ、１４ 共通電極、１６ 液晶、１８ ブラックマトリクス、２２，１２２ 画素電極、３０，１３０ 薄膜トランジスタ、３２，１３２ ゲート電極、３４，１３４ ソース電極、３６，１３６ ドレイン電極、３８，１３８ 活性層、３９，１３９ ナノワイヤ、４０ オーミック接触層、４８，１４８ コンタクトホール、７０ カラーフィルタ基板、８０ 薄膜トランジスタ基板、１０７ 溝、１１０ 高分子絶縁膜、１３７ 溶媒、１７０ ソフトモールド。
Claims (20)
- 基板上にゲート電極を形成する段階と、
薄膜トランジスタの活性領域が形成される領域に対応する領域に溝（ｇｒｏｏｖｅ）を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、
ナノワイヤを用いて前記ゲート絶縁膜の溝に前記薄膜トランジスタの活性層を形成する段階と、
前記活性層上にソース電極とドレイン電極を形成する段階と
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記ドレイン電極の一部分を露出するコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を有する保護膜を形成する段階と、前記コンタクトホールを介して前記ドレイン電極に接続される画素電極を形成する段階とをさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記ゲート絶縁膜を形成する段階は、前記薄膜トランジスタの活性層が形成される領域と突出部を有するソフトモールド又はハードモールドを整列させる段階と、前記ソフトモールド又はハードモールドを前記基板上の前記ゲート絶縁膜に接触させる段階と、前記ソフトモールド又はハードモールドを加圧して、前記ゲート絶縁膜に溝を形成する段階とを含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記ゲート絶縁膜は、無機又は有機ハイブリッド絶縁物質であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記薄膜トランジスタの活性層を形成する段階は、インクジェットを用いて、前記ゲート絶縁膜の溝に前記ナノワイヤを塗布する段階を含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記ナノワイヤは、前記インクジェットにより塗布されるようにアルコール系溶媒に溶解されることを特徴とする請求項５に記載の薄膜トランジスタ基板の製造方法。
- 前記薄膜トランジスタの活性層を形成する段階は、前記ソース電極及びドレイン電極と接続される前記ナノワイヤの端部を熱処理する段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記ナノワイヤの位置を前記ゲート絶縁膜の溝に固定するように高分子絶縁膜を前記薄膜トランジスタの活性層上に形成する段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 基板と、
前記基板上に形成されるゲート電極と、
前記ゲート電極上に形成され、薄膜トランジスタの活性領域が形成される領域に対応する領域に溝（ｇｒｏｏｖｅ）を有するゲート絶縁膜と、
ナノワイヤを用いて、前記ゲート絶縁膜の溝に形成される前記薄膜トランジスタの活性層と、
前記活性層上に形成されるソース電極とドレイン電極と
を含むことを特徴とする薄膜トランジスタ基板。 - 前記ゲート絶縁膜は、無機又は有機ハイブリッド絶縁膜であることを特徴とする請求項９に記載の薄膜トランジスタ基板。
- 前記ナノワイヤは、アルコール系溶媒に溶解され、インクジェットにより前記ゲート絶縁膜の溝に塗布されることを特徴とする請求項９に記載の薄膜トランジスタ基板。
- 前記ナノワイヤの位置が、前記ゲート絶縁膜の溝に固定されるように前記薄膜トランジスタの活性層上に形成される高分子絶縁膜をさらに備えることを特徴とする請求項９に記載の薄膜トランジスタ基板。
- 基板上にゲート電極を形成する段階と、
薄膜トランジスタの活性領域が形成される領域に対応する領域に溝を有するゲート絶縁膜を前記ゲート電極上に形成する段階と、
前記ゲート絶縁膜の溝にナノワイヤを形成することにより、前記薄膜トランジスタの活性層を形成する段階と、
前記活性層上に薄膜トランジスタのソース電極とドレイン電極を形成する段階と
を含むことを特徴とする液晶表示装置の薄膜トランジスタ製造方法。 - 前記ゲート絶縁膜を形成する段階は、前記薄膜トランジスタの活性層が形成される領域と突出部を有するモールドを整列させる段階と、前記モールドを前記基板上の前記ゲート絶縁膜に接触させる段階と、前記モールドを加圧して、前記ゲート絶縁膜に溝を形成する段階とを含むことを特徴とする請求項１３に記載の液晶表示装置の薄膜トランジスタ製造方法。
- 前記薄膜トランジスタの活性層を形成する段階は、インクジェットを用いて、前記ゲート絶縁膜の溝に前記ナノワイヤを塗布する段階を含むことを特徴とする請求項１３に記載の液晶表示装置の薄膜トランジスタ製造方法。
- 前記ナノワイヤは、前記インクジェットにより塗布されるようにアルコール系溶媒に溶解されることを特徴とする請求項１５に記載の液晶表示装置の薄膜トランジスタ製造方法。
- 前記薄膜トランジスタの活性層を形成する段階は、前記ソース電極及びドレイン電極と接続される前記ナノワイヤの端部を熱処理する段階を含むことを特徴とする請求項１３に記載の液晶表示装置の薄膜トランジスタ製造方法。
- 前記ナノワイヤの位置を前記ゲート絶縁膜の溝に固定するように高分子絶縁膜を前記薄膜トランジスタの活性層上に形成する段階をさらに含むことを特徴とする請求項１３に記載の液晶表示装置の薄膜トランジスタ製造方法。
- 第１の基板及び第２の基板と、前記第１の基板及び第２の基板間の液晶とを含む液晶表示装置であって、
前記第１の基板又は第２基板は複数の薄膜トランジスタを備え、
それぞれの薄膜トランジスタは、
ベース基板上に形成されるゲート電極と、
前記ゲート電極上に形成され、対応する薄膜トランジスタの活性層が形成される領域に対応する領域に溝を有するゲート絶縁膜と、
前記活性層はナノワイヤで形成され、前記ゲート絶縁膜の溝に形成される、前記活性層上に形成されるソース電極とドレイン電極と
を含むことを特徴とする液晶表示装置。 - 前記ナノワイヤの位置を前期ゲート絶縁膜の溝に固定するように前記薄膜トランジスタの活性層上に形成される高分子絶縁膜をさらに含むことを特徴とする請求項１９に記載の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0053714 | 2005-06-21 | ||
| KR1020050053714A KR101137865B1 (ko) | 2005-06-21 | 2005-06-21 | 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007005757A true JP2007005757A (ja) | 2007-01-11 |
| JP4718999B2 JP4718999B2 (ja) | 2011-07-06 |
Family
ID=37572528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005379395A Expired - Fee Related JP4718999B2 (ja) | 2005-06-21 | 2005-12-28 | 薄膜トランジスタ基板の製造方法、および、液晶表示装置の薄膜トランジスタ製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7465612B2 (ja) |
| JP (1) | JP4718999B2 (ja) |
| KR (1) | KR101137865B1 (ja) |
| CN (1) | CN100466206C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204502A (ja) * | 2011-03-24 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
| JP2012204812A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101157983B1 (ko) * | 2005-12-26 | 2012-06-25 | 엘지디스플레이 주식회사 | 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법 |
| JP4970997B2 (ja) | 2006-03-30 | 2012-07-11 | パナソニック株式会社 | ナノワイヤトランジスタの製造方法 |
| US7838865B2 (en) * | 2006-12-22 | 2010-11-23 | Palo Alto Research Center Incorporated | Method for aligning elongated nanostructures |
| KR101366983B1 (ko) * | 2006-12-27 | 2014-02-25 | 엘지디스플레이 주식회사 | 액정표시장치 제조방법 |
| KR100852628B1 (ko) * | 2007-02-05 | 2008-08-18 | 연세대학교 산학협력단 | 1ｄ 나노와이어 채널을 이용한 박막트랜지스터의 제조방법 |
| KR101362138B1 (ko) * | 2007-03-07 | 2014-02-13 | 엘지디스플레이 주식회사 | 평판표시패널 및 그 제조방법 |
| KR101407288B1 (ko) * | 2007-04-27 | 2014-06-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| CN101772842B (zh) * | 2007-08-07 | 2011-08-17 | 松下电器产业株式会社 | 半导体装置及其制造方法以及图像显示装置 |
| KR20110074724A (ko) * | 2007-12-14 | 2011-07-01 | 나노시스, 인크. | 기판 요소들의 형성 방법 |
| US8018675B2 (en) * | 2008-03-06 | 2011-09-13 | Tdk Corporation | Thin film magnetic head |
| KR101532058B1 (ko) * | 2008-09-26 | 2015-06-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 제조용 절연막 패턴, 이의 제조 방법 및 이를 이용한 박막 트랜지스터 기판 제조 방법 |
| JP4913190B2 (ja) * | 2009-09-24 | 2012-04-11 | 株式会社東芝 | 不揮発性記憶装置 |
| KR101309263B1 (ko) * | 2010-02-19 | 2013-09-17 | 한국전자통신연구원 | 유기 박막 트랜지스터 및 그 형성방법 |
| US8580623B2 (en) * | 2010-11-17 | 2013-11-12 | Sharp Kabushiki Kaisha | Thin film transistor substrate and display device including the same, and method for manufacturing thin film transistor substrate |
| CN103107065B (zh) * | 2011-11-15 | 2017-04-05 | 黄辉 | 一种基于纳米线有序排列的纳米线器件的制备方法 |
| CN102403231B (zh) * | 2011-11-22 | 2014-09-03 | 复旦大学 | 使用纳米压印和接触式光刻制备硅纳米线晶体管的方法 |
| TWI467307B (zh) * | 2012-02-10 | 2015-01-01 | E Ink Holdings Inc | 電泳顯示面板及其製作方法與電泳顯示裝置 |
| CN103972296B (zh) * | 2013-01-31 | 2017-10-24 | 清华大学 | 薄膜晶体管 |
| CN103165471A (zh) * | 2013-02-19 | 2013-06-19 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法和显示装置 |
| CN103236442B (zh) * | 2013-04-23 | 2016-12-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
| TWI508305B (zh) | 2013-05-06 | 2015-11-11 | E Ink Holdings Inc | 主動元件 |
| KR20150110961A (ko) | 2014-03-21 | 2015-10-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN104183648B (zh) * | 2014-07-25 | 2017-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN108091700A (zh) * | 2017-12-28 | 2018-05-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224275A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜トランジスタ |
| JPH06112486A (ja) * | 1992-09-28 | 1994-04-22 | Alps Electric Co Ltd | 薄膜トランジスタと液晶表示装置用基板および薄膜トランジスタの製造方法 |
| JP2005045188A (ja) * | 2003-07-25 | 2005-02-17 | Fuji Xerox Co Ltd | 電子素子、集積回路およびその製造方法 |
| JP2007515776A (ja) * | 2003-05-20 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体構成用の構造およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| KR100803177B1 (ko) * | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| KR100443835B1 (ko) * | 2002-04-17 | 2004-08-11 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US7569153B2 (en) * | 2002-05-23 | 2009-08-04 | Lg Display Co., Ltd. | Fabrication method of liquid crystal display device |
| KR100869740B1 (ko) * | 2002-08-17 | 2008-11-21 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US7365395B2 (en) * | 2004-09-16 | 2008-04-29 | Nanosys, Inc. | Artificial dielectrics using nanostructures |
| US7405129B2 (en) * | 2004-11-18 | 2008-07-29 | International Business Machines Corporation | Device comprising doped nano-component and method of forming the device |
| KR101109623B1 (ko) * | 2005-04-07 | 2012-01-31 | 엘지디스플레이 주식회사 | 박막트랜지스터와 그 제조방법. |
-
2005
- 2005-06-21 KR KR1020050053714A patent/KR101137865B1/ko active IP Right Grant
- 2005-12-21 US US11/312,605 patent/US7465612B2/en active Active
- 2005-12-23 CN CNB2005101350018A patent/CN100466206C/zh not_active Expired - Fee Related
- 2005-12-28 JP JP2005379395A patent/JP4718999B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224275A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜トランジスタ |
| JPH06112486A (ja) * | 1992-09-28 | 1994-04-22 | Alps Electric Co Ltd | 薄膜トランジスタと液晶表示装置用基板および薄膜トランジスタの製造方法 |
| JP2007515776A (ja) * | 2003-05-20 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体構成用の構造およびその製造方法 |
| JP2005045188A (ja) * | 2003-07-25 | 2005-02-17 | Fuji Xerox Co Ltd | 電子素子、集積回路およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012204502A (ja) * | 2011-03-24 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
| JP2012204812A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 薄膜トランジスタ及びその製造方法並びに画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7465612B2 (en) | 2008-12-16 |
| JP4718999B2 (ja) | 2011-07-06 |
| CN100466206C (zh) | 2009-03-04 |
| KR20060133845A (ko) | 2006-12-27 |
| KR101137865B1 (ko) | 2012-04-20 |
| CN1885509A (zh) | 2006-12-27 |
| US20060284181A1 (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718999B2 (ja) | 薄膜トランジスタ基板の製造方法、および、液晶表示装置の薄膜トランジスタ製造方法 | |
| JP4021440B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| CN106229347B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| WO2018090482A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US9040230B2 (en) | Resist ink and method of forming pattern using the same | |
| US8077268B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| TWI423394B (zh) | 製造薄膜電晶體基板之方法 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| US7179697B2 (en) | Method of fabricating an electronic device | |
| US20100020258A1 (en) | Thin film transistor substrate, method of manufacturing thereof and liquid crystal display device | |
| JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| US8420302B2 (en) | Method of fine patterning a thin film and method of manufacturing a display substrate using the method | |
| US6440783B2 (en) | Method for fabricating a thin film transistor display | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| US9076691B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US20090242883A1 (en) | Thin film transistor, active array substrate and method for manufacturing the same | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
| JP4052804B2 (ja) | 電極基板および電極基板の作製方法 | |
| JP2011222688A (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
| JP3724710B2 (ja) | 電極基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4718999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |