CN106229347B - 一种低温多晶硅薄膜晶体管及其制造方法 - Google Patents

一种低温多晶硅薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN106229347B
CN106229347B CN201610717963.2A CN201610717963A CN106229347B CN 106229347 B CN106229347 B CN 106229347B CN 201610717963 A CN201610717963 A CN 201610717963A CN 106229347 B CN106229347 B CN 106229347B
Authority
CN
China
Prior art keywords
layer
via hole
indium tin
tin oxide
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610717963.2A
Other languages
English (en)
Other versions
CN106229347A (zh
Inventor
张占东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610717963.2A priority Critical patent/CN106229347B/zh
Publication of CN106229347A publication Critical patent/CN106229347A/zh
Application granted granted Critical
Publication of CN106229347B publication Critical patent/CN106229347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提出了一种低温多晶硅薄膜晶体管及其制造方法。本发明是要解决现有产品由SiNx与SiO2组成的栅极绝缘层具有表面接触特性与薄膜连续性不好,形成二段角,出现光电介质层断裂,造成短路,导致产品性能异常的问题。它包括基板、第一栅极、缓冲层、有源层、栅极绝缘层、第二栅极、介电层、第一像素电极层、有机平坦层、第一氧化铟锡层、第二氧化铟锡层、钝化层和第二像素电极层。方法:形成依次包括基板、第一栅极、缓冲层、有源层、栅极绝缘层、第二栅极、介电层、第一像素电极层、有机平坦层、第一氧化铟锡层、第二氧化铟锡层、钝化层和第二像素电极层在内的多层结构。本发明为两层氧化铟锡层膜层结构,避免二段角异常的出现。

Description

一种低温多晶硅薄膜晶体管及其制造方法
技术领域
本发明涉及显示技术领域,尤其涉及一种低温多晶硅薄膜晶体管及其制造方法。
背景技术
随着半导体技术的发展,视频产品,特别是数字化的视频或影像装置已经成为在一般日常生活中所常见的产品。这些数字化的视频或影像装置中,显示器是一个重要组件,以显示相关信息。
在现今的平板显示器技术中,液晶显示器(Liquid Crystal Display,LCD)可以说是其中最为成熟的技术,例如,日常生活中常见的手机、数码相机、摄影机、笔记本电脑以至于监视器均是利用此项技术所制造的商品。
液晶显示器具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器,其包括液晶面板及背光模组(backlightmodule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向,以将背光模组的光线折射出来产生画面。由于液晶面板本身不发光,需要借由背光模组提供的光源来正常显示影像,因此,背光模组成为液晶显示器的关键零组件之一。
氧化物半导体IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)由于其载流子迁移率是非晶硅的20~30倍,可以大大提高薄膜晶体管对像素电极的充放电速率,提高像素的响应速度,实现更快的刷新率,同时更快的响应也大大提高了像素的行扫描速率,使得超高分辨率在薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)中成为可能。另外,由于薄膜晶体管数量减少和提高了每个像素的透光率,IGZO液晶显示器具有更高的能效水平,而且效率更高。氧化物半导体IGZO可以利用现有的非晶硅生产线生产,只需稍加改动,因此在成本方面比低温多晶硅更有竞争力。
然而,随着人们对于显示器视觉要求提高,加上新技术应用领域不断扩展,更高像质、高清晰度、高亮度且具有低价位的平面显示器已成为未来显示技术发展的趋势,也是新的显示技术发展的原动力。而平面显示器中的低温多晶硅(Low Temperature Poly-silicon,LTPS)薄膜晶体管除了具有符合有源驱动潮流的特性外,其技术也正是一个可以达到上述目标的重要技术突破。
传统的LTPS TFT如图1所示,包括玻璃基板101、置于玻璃基板101的缓冲层102,在该缓冲层102上形成多晶硅,其上包含有设置在源极区域103的源极电极和设置在漏极区域104的漏极电极以及设置在通道区域111上的栅极绝缘层GI。在该GI层上形成有栅极电极108和钝化层109。GI层通常采用两层复合结构:介电层105和介电层107,一般为SiO2和SiNx。
但是,由SiNx与SiO2组成的栅极绝缘层具有表面接触特性与薄膜连续性不好,而且在氧化铟锡层蚀刻制程后易形成倒角,形成二段角,光电介质层覆盖后在BITO爬坡处出现光电介质层断裂,造成公共电极与像素电极之间的短路,导致产品性能异常。
发明内容
针对上述现有技术中的问题,本发明提出了一种低温多晶硅薄膜晶体管及其制造方法。
根据本发明的第一个方面,一种低温多晶硅薄膜晶体管,包括:
基板;
第一栅极,其形成在所述基板上;
缓冲层,其形成在所述第一栅极上;
有源层,其形成在所述缓冲层上;所述有源层包括源极区、漏极区以及通道区,所述通道区设置于所述源极区与所述漏极区之间;
栅极绝缘层,其形成在所述有源层以及曝露的缓冲层上;
第二栅极,其形成在所述栅极绝缘层上;
介电层,其形成在所述第二栅极以及曝露的栅极绝缘层上;所述介电层和栅极绝缘层中形成有过孔,且在过孔内曝露所述源极区以及所述漏极区;
第一像素电极层,其形成在所述介电层和栅极绝缘层中形成的过孔内;所述第一像素电极层包括源电极和漏电极;
有机平坦层,其形成在所述第一像素电极层以及曝露的介电层上;所述有机平坦层内设置有第一过孔;
第一氧化铟锡层和第二氧化铟锡层,所述第一氧化铟锡层和第二氧化铟锡层连续形成在所述有机平坦层上;所述第一氧化铟锡层内设置有第二过孔;所述第二过孔位于第一过孔的上方;所述第二氧化铟锡层内设置有第三过孔;所述第三过孔位于第二过孔的上方;
钝化层,其形成在所述第二氧化铟锡层的上表面并填充于第一过孔、第二过孔和第三过孔内;且所述钝化层内设置有第四过孔;
第二像素电极层,其形成在所述钝化层内的第四过孔以及所述钝化层的表面。
所述基板的材料可选择为硅、石英、玻璃、陶瓷、金刚石等无机材料或塑料、树脂等高分子材料;
优选的是,所述基板为玻璃基板。
所述第一栅极为钨、铬、铝、钼或铜;
优选的是,所述第一栅极为铬。
所述缓冲层为氮化硅层、氧化硅层以及氮氧化硅层所组成的单层或是多层结构材质层结构;
优选的是,所述缓冲层为二氧化硅层。
所述有源层为非晶硅与金属氧化物半导体、或低温多晶硅与非晶硅、或低温多晶硅与金属氧化物半导体、或均为金属氧化物半导体;
优选的是,所述有源层为金属氧化物半导体。
所述栅极绝缘层为氮化硅层、氧化硅层或氮氧化硅层;
优选的是,所述栅极绝缘层为氧化硅层。
所述第二栅极为钨、铬、铝、钼或铜;
优选的是,所述第二栅极为铬。
所述有机平坦层内的第一过孔的纵向截面为第一长方形;所述第一长方形的长边与基板平行。
所述第一氧化铟锡层的厚度≤150埃;
所述第一氧化铟锡层内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板的一侧;
所述第一梯形的短底边的长度≥所述第一长方形的长边的长度。
所述第二氧化铟锡层内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板的一侧。
所述第二梯形的短底边的长度大于所述第一梯形的长底边的长度。
所述钝化层内的第四过孔的纵向截面为第二长方形;所述第二长方形的短边与基板平行。
所述第二长方形的短边的长度小于第一长方形的长边的长度。
根据本发明的第二个方面,提供了一种用于低温多晶硅薄膜晶体管的制造方法,其包括:
形成依次包括基板、第一栅极、缓冲层、有源层、栅极绝缘层、第二栅极、介电层、第一像素电极层、有机平坦层、第一氧化铟锡层、第二氧化铟锡层、钝化层和第二像素电极层在内的多层结构。
优选的是,进一步包括下列步骤:
提供基板;
在所述基板上形成第一栅极;
在所述第一栅极上形成缓冲层;
通过退火制程对所述缓冲层进行退火以形成多晶硅层,并且图案化所述多晶硅层,以形成有源层于所述缓冲层上,其中所述有源层包括源极区、漏极区以及通道区,所述通道区设置于所述源极区与所述漏极区之间;
在所述有源层以及曝露的缓冲层上形成栅极绝缘层;
在所述栅极绝缘层上形成栅极材质层,并且图案化所述栅极材质层,以微影蚀刻图案化的栅极材质层,以形成第二栅极;
在所述第二栅极以及曝露的栅极绝缘层上形成介电层;并且微影蚀刻介电层以及栅极绝缘层,以形成过孔于所述介电层和栅极绝缘层中,且在过孔内曝露所述源极区以及所述漏极区;
在所述介电层和栅极绝缘层中的过孔内形成第一像素电极层;所述第一像素电极层包括源电极和漏电极;所述源电极与源极区电性连接,所述漏电极与漏极区电性连接;
在所述第一像素电极层以及曝露的介电层上形成有机平坦层;在所述有机平坦层内蚀刻形成第一过孔;
在所述有机平坦层上形成第一氧化铟锡层并填充于第一过孔内;并且微影蚀刻在所述第一氧化铟锡层内形成柱型过孔;
在所述有机平坦层上连续形成第一氧化铟锡层和第二氧化铟锡层;
通过微影蚀刻在第一氧化铟锡层、第二氧化铟锡层以及有机平坦层进行一次刻蚀,以形成位于第一氧化铟锡层的第二过孔、位于第二氧化铟锡层的第三过孔和再次形成的位于有机平坦层内的第一过孔,使得位于第一氧化铟锡层的第二过孔、位于第二氧化铟锡层的第三过孔和位于有机平坦层内的第一过孔连通且使得漏电极的上端面曝露;
在所述第二氧化铟锡层上形成钝化层并填充于第一过孔、第二过孔和第三过孔内;在所述钝化层内形成第四过孔;
在所述钝化层内的第四过孔以及所述钝化层的表面形成第二像素电极层。
所述基板的材料可选择为硅、石英、玻璃、陶瓷、金刚石等无机材料或塑料、树脂等高分子材料;
优选的是,所述基板为玻璃基板。
所述第一栅极为钨、铬、铝、钼或铜;
优选的是,所述第一栅极为铬。
所述第一栅极是通过曝光、显影、蚀刻及光阻剥离制程形成的。
所述缓冲层为氮化硅层、氧化硅层以及氮氧化硅层所组成的单层或是多层结构材质层结构;
所述缓冲层是通过物理气相沉积法、化学气相沉积法或电浆辅助化学气相沉积法形成的;
优选的是,所述缓冲层为二氧化硅层。
所述有源层为非晶硅与金属氧化物半导体、或低温多晶硅与非晶硅、或低温多晶硅与金属氧化物半导体、或均为金属氧化物半导体;
优选的是,所述有源层为金属氧化物半导体。
所述栅极绝缘层为氮化硅层、氧化硅层或氮氧化硅层;
优选的是,所述栅极绝缘层为氧化硅层。
所述第二栅极为钨、铬、铝、钼或铜;
优选的是,所述第二栅极为铬。
所述有机平坦层内的第一过孔的纵向截面为第一长方形;所述第一长方形的长边与基板平行。
所述第一氧化铟锡层的厚度≤150埃;
所述第一氧化铟锡层内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板的一侧;
所述第一梯形的短底边的长度≥所述第一长方形的长边的长度。
所述第二氧化铟锡层内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板的一侧。
所述第二梯形的短底边的长度大于所述第一梯形的长底边的长度。
所述钝化层内的第四过孔的纵向截面为第二长方形;所述第二长方形的短边与基板平行。
所述第二长方形的短边的长度小于第一长方形的长边的长度。
所述第一氧化铟锡层蚀刻速率慢且薄;所述第二氧化铟锡层蚀刻速率快,且膜质疏松;
所述第二氧化铟锡层通过光掩膜定义图形并进行刻蚀;
所述钝化层通过PECVD工序形成,该钝化层可以为SiNx。
本发明的有益效果:
本发明通过通过蚀刻时上下氧化铟锡层的侧向蚀刻速率差异,改善氧化铟锡层二段角异常,提升产品品质。与传统制程工艺方法相比,新的工艺方法将有机平坦化层上方的氧化铟锡层工艺进行调整,为两层氧化铟锡层膜层结构,上方蚀刻速率较快,更容易侧向蚀刻,下方蚀刻速率较慢且较薄,不易侧向蚀刻,从而改善氧化铟锡层,避免二段角异常的出现。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代,只要能够达到本发明的目的。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中:
图1显示了现有技术的低温多晶硅薄膜晶体管的结构示意图;
图2显示了本发明实施例1低温多晶硅薄膜晶体管的结构示意图;
图3显示了本发明实施例2在基板上形成第一栅极后的示意图;
图4显示了本发明实施例2在第一栅极上形成缓冲层后的示意图;
图5显示了本发明实施例2在缓冲层上形成有源层后的示意图;
图6显示了本发明实施例2在有源层以及曝露的缓冲层上形成栅极绝缘层后的示意图;
图7显示了本发明实施例2在栅极绝缘层上形成第二栅极后的示意图;
图8显示了本发明实施例2在第二栅极以及曝露的栅极绝缘层上形成介电层后的示意图;
图9显示了本发明实施例2在所述介电层和栅极绝缘层中的过孔内形成第一像素电极层后的示意图;
图10显示了本发明实施例2在所述第一像素电极层以及曝露的介电层上形成有机平坦层后的示意图;
图11显示了本发明实施例2在所述有机平坦层上连续形成第一氧化铟锡层和第二氧化铟锡层后的示意图;
图12显示了本发明实施例2在第一氧化铟锡层、第二氧化铟锡层以及有机平坦层进行一次刻蚀后的示意图;
图13显示了本发明实施例2在所述第二氧化铟锡层上形成钝化层并填充于第一过孔、第二过孔和第三过孔内并形成第四过孔后的示意图;
图14显示了本发明实施例3低温多晶硅薄膜晶体管的结构示意图。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
实施例1
为解决现有低温多晶硅薄膜晶体管由SiNx与SiO2组成的栅极绝缘层具有表面接触特性与薄膜连续性不好,而且在氧化铟锡层蚀刻制程后易形成倒角,形成二段角,光电介质层覆盖后在BITO爬坡处出现光电介质层断裂,造成公共电极与像素电极之间的短路,导致产品性能异常的技术缺陷,本发明实施例提供了一种低温多晶硅薄膜晶体管。
图2显示了本发明实施例1低温多晶硅薄膜晶体管的结构示意图。如图2所示,本实施例的低温多晶硅薄膜晶体管,包括:
基板200;
第一栅极201,其形成在所述基板200上;
缓冲层202,其形成在所述第一栅极201上;
有源层,其形成在所述缓冲层202上;所述有源层包括源极区206a、漏极区206b以及通道区206c,所述通道区206c设置于所述源极区206a与所述漏极区206b之间;
栅极绝缘层210,其形成在所述有源层以及曝露的缓冲层202上;
第二栅极212,其形成在所述栅极绝缘层210上;
介电层213,其形成在所述第二栅极212以及曝露的栅极绝缘层210上;所述介电层213和栅极绝缘层210中形成有过孔,且在过孔内曝露所述源极区206a以及所述漏极区206b;
第一像素电极层,其形成在所述介电层213和栅极绝缘层210中形成的过孔内;所述第一像素电极层包括源电极216a和漏电极216b;
有机平坦层218,其形成在所述第一像素电极层以及曝露的介电层213上;所述有机平坦层218内设置有第一过孔;
第一氧化铟锡层219和第二氧化铟锡层220,所述第一氧化铟锡层219和第二氧化铟锡层220连续形成在所述有机平坦层218上;所述第一氧化铟锡层219内设置有第二过孔;所述第二过孔位于第一过孔的上方;所述第二氧化铟锡层220内设置有第三过孔;所述第三过孔位于第二过孔的上方;
钝化层222,其形成在所述第二氧化铟锡层220的上表面并填充于第一过孔、第二过孔和第三过孔内;且所述钝化层222内设置有第四过孔;
第二像素电极层224,其形成在所述钝化层内的第四过孔以及所述钝化层的表面。
所述基板200为玻璃基板。
所述第一栅极201为铬。
所述缓冲层202为二氧化硅层。
所述有源层为金属氧化物半导体。
所述栅极绝缘层210为氧化硅层。
所述第二栅极212为铬。
所述有机平坦层218内的第一过孔的纵向截面为第一长方形;所述第一长方形的长边与基板平行。
所述第一氧化铟锡层219的厚度≤150埃;
所述第一氧化铟锡层219内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板220的一侧;
所述第一梯形的短底边的长度≥所述第一长方形的长边的长度。
所述第二氧化铟锡层220内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板220的一侧。
所述第二梯形的短底边的长度大于所述第一梯形的长底边的长度。
所述钝化层222内的第四过孔的纵向截面为第二长方形;所述第二长方形的短边与基板220平行。
所述第二长方形的短边的长度小于第一长方形的长边的长度。
实施例2
本发明实施例还提供了一种用于低温多晶硅薄膜晶体管的制造方法,其包括:
提供基板200;所述基板200为玻璃基板;
在所述基板200上形成第一栅极201,得到如图3所示的结构;
在所述第一栅极201上形成缓冲层202,得到如图4所示的结构;
包括以物理气相沉积法、化学气相沉积法或是电浆辅助化学气相沉积法形成所述缓冲层202。所述缓冲层202可依据实际需求选择性地设置于基板200上,以避免基板200中的不纯物在制造过程中扩散至后续形成的材质层中。
通过退火制程对所述缓冲层202进行退火以形成多晶硅层,并且图案化所述多晶硅层,以形成有源层于所述缓冲层202上,其中所述有源层包括源极区206a、漏极区206b以及通道区206c,所述通道区206c设置于所述源极区206a与所述漏极区206b之间,得到如图5所示的结构;
以化学气相沉积法(CVD)形成所述非晶硅层。通过退火制程对所述非晶硅层进行退火以形成一多晶硅层,并且图案化所述多晶硅层,以形成有源层于所述缓冲层202上,其中所述有源层包括源极区206a、漏极区206b以及通道区206c,所述通道区206c设置于所述源极区206a与所述漏极区206b之间。在实施例中,准分子雷射退火(excimer laserannealing,ELA)制程对所述非晶硅层进行退火以形成所述多晶硅层,以将所述非晶硅层熔融使所述非晶硅层内的硅分子再结晶,以形成所述多晶硅层,以作为有源层的材质层。在实施例中,有源层还包括轻掺杂源极区206a1介于源极区206a与通道区206c之间,并且包括轻掺杂漏极区206b1介于漏极区206b与通道区206c之间。在所述有源层206上以及所述缓冲层202上形成一材质层作为罩幕,以对所述有源层进行掺杂制程,以形成所述源极区206a以及所述漏极区206b。在实施例中,例如是以离子布植(ion implant)制程对有源层布植,亦即通道掺杂(channel doping),所植入的离子可以是P型或是N型掺杂物,P型掺杂物例如是硼离子,N型掺杂物例如是磷离子。
在所述有源层以及曝露的缓冲层202上形成栅极绝缘层210,得到如图6所示的结构;
在所述缓冲层202上、所述源极区206a上、所述漏极区206b上以及所述通道区206c上形成一栅极绝缘层210。
在所述栅极绝缘层210上形成栅极材质层,并且图案化所述栅极材质层,以微影蚀刻图案化的栅极材质层,以形成第二栅极212,得到如图7所示的结构;
以物理气相沉积法(PVD)或是化学气相沉积法(CVD)形成所述栅极绝缘层210。在所述栅极绝缘层210上形成栅极材质层,并且图案化所述栅极材质层,以微影蚀刻图案化的栅极材质层,以形成栅极电极212。在实施例中,包括以溅镀制程、物理气相沉积法或是化学气相沉积法形成一栅极材质层,并且对所述栅极材质层进行微影蚀刻步骤,以形成所述栅极电极212。
在所述第二栅极212以及曝露的栅极绝缘层210上形成介电层213;并且微影蚀刻介电层213以及栅极绝缘层210,以形成过孔于所述介电层213和栅极绝缘层210中,且在过孔内曝露所述源极区206a以及所述漏极区206b,得到如图8所示的结构;
在所述介电层213和栅极绝缘层210中的过孔内形成第一像素电极层;所述第一像素电极层包括源电极216a和漏电极216b;所述源电极216a与源极区206a电性连接,所述漏电极216b与漏极区206b电性连接,得到如图9所示的结构;
在所述第一像素电极层以及曝露的介电层213上形成有机平坦层218;在所述有机平坦层218内蚀刻形成第一过孔,得到如图10所示的结构;
在所述有机平坦层218上连续形成第一氧化铟锡层219和第二氧化铟锡层220;得到如图11所示的结构;
通过微影蚀刻在第一氧化铟锡层219、第二氧化铟锡层220以及有机平坦层218进行一次刻蚀,以形成位于第一氧化铟锡层219的第二过孔、位于第二氧化铟锡层220的第三过孔和再次形成的位于有机平坦层218内的第一过孔,使得位于第一氧化铟锡层219的第二过孔、位于第二氧化铟锡层220的第三过孔和位于有机平坦层218内的第一过孔连通且使得漏电极216b的上端面曝露,得到如图12所示的结构;
在所述第二氧化铟锡层220上形成钝化层222并填充于第一过孔、第二过孔和第三过孔内;在所述钝化层222内形成第四过孔,得到如图13所示的结构;
在所述钝化层222内的第四过孔以及所述钝化层的表面形成第二像素电极层224,得到如图2所示的结构。
所述第一栅极201为铬。
所述第一栅极是通过曝光、显影、蚀刻及光阻剥离制程形成的。
所述缓冲层202为二氧化硅层。
所述有源层为金属氧化物半导体。
所述栅极绝缘层210为氧化硅层。
所述第二栅极212为铬。
所述有机平坦层218内的第一过孔的纵向截面为第一长方形;所述第一长方形的长边与基板平行。
所述第一氧化铟锡层219的厚度≤150埃;
所述第一氧化铟锡层219内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板220的一侧;
所述第一梯形的短底边的长度≥所述第一长方形的长边的长度。
所述第二氧化铟锡层220内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板220的一侧。
所述第二梯形的短底边的长度大于所述第一梯形的长底边的长度。
所述钝化层222内的第四过孔的纵向截面为第二长方形;所述第二长方形的短边与基板220平行。
所述第二长方形的短边的长度小于第一长方形的长边的长度。
所述第一氧化铟锡层219蚀刻速率慢且薄;所述第二氧化铟锡层220蚀刻速率快,且膜质疏松;
所述第二氧化铟锡层220通过光掩膜定义图形并进行刻蚀;
所述钝化层222通过PECVD工序形成,该钝化层可以为SiO或SiNx。
本发明之低温多晶硅薄膜晶体管及其的制造方法可避免源极区206a、漏极区206b被蚀刻,同时减小源极区206a与源极电极216a、漏极区206b与漏极电极216b之间的接触阻抗。
所述微影蚀刻的包括以下步骤:
蒸镀或溅镀导电层;
涂布新型树脂溶液以形成保护层;
以旋涂方式将光阻剂涂覆于导电层上;
在光阻剂层上方覆盖光罩并以紫外线UV光照射,使光阻剂层形成反应分解部份及未反应部份光阻层;
以显影剂以Shower或Puddletype方式处理60秒,以去除反应分解的光阻层,留下图案化的未反应光阻层;
以蚀刻液于23℃浸泡3分钟以除去未有光阻剂层及保护层保护的导电层。
所述光阻剂可为正型光阻或负型光阻,正型光阻组成可为:酚醛树脂(Novolacresin)、感光剂(photo sensitive compound)、添加剂(Additives)及溶剂(Solvent),使用的正型光阻例如为新应材公司出产的型号EC-T4(新应材);负型光阻组成可为:压克力树脂(Acrylic resin)、感光起始剂(photo initiator)、单体(monomer)、添加剂(Additives)、溶剂(Solvent)及颜料(pigment)或为一般市售负型光阻剂。
显影液可为:2.38%重量比的TMAH(Tetramethyl ammoniumhydroxide,氢氧化四甲基胺),其余成份为纯水;或为0.5~1%重量比的KOH,其余成份为纯水。
蚀刻液可为:HCl/HNO3(24%/2.5%,wt/wt重量比)或Oxalic acid(3.4%重量比),其余成份为水。
剥除液可为:MEA(Mono ethanol amine,乙醇胺)/DMSO(Dimethyl Sulfoxide,二甲亚砜),其中MEA占20%~40%重量比,DMSO占60%~80%重量比,较佳比例为MEA/DMSO=30%/70%,wt/wt重量比。
保护层则可由新型树脂溶液干燥或硬化后所形成,新型树脂溶液可直接涂覆在导电层上干燥或硬化后成保护层,或是先行成膜后再贴附于导电层上以形成保护层。此时保护层为一膜层。新型树脂溶液则可由(a)含环烯系酚单体的直链型或侧链型聚合物及其共聚合物(cyclic olefin Phenolic resin)(10~60wt%重量比)、(b)酚醛清漆树脂(novolac type Phenolic resin)(1~30wt%重量比)、(c)添加剂(1~5wt%重量比)及(d)溶剂(38~85wt%重量比)所组成。其中,环烯系酚单体可为以下结构式:
其中,R为具有7个碳至15个碳的环烯基,R可为单环或双环或多环结构,尤其以双环戊二烯系酚(DCPD Phenolic)单体为适用,其中,含环烯系酚单体的直链型或侧链型聚合物及其共聚合物,其重量平均分子量(Mw)以400至3000为较佳范围。
以双环戊二烯系酚单体为例,若其自身形成的直链型聚合物使用BordenChemical公司生产的型号Model name:SD-1809,重量平均分子量范围(Mw):400至3000。
酚醛清漆树脂(novolac type Phenolic resin)以ADR值(涂布成膜后,碱可溶解速率,Alkaline dissolution rate)在20nm/sec以下的酚醛树脂为适用,较佳为10nm/sec以下,其可为:Borden Chemical公司生产的型号SD-1622,ADR:5nm/sec或Borden Chemical公司生产的型号SD-1623-1,ADR:50nm/sec,或为含间甲基酚(m-cresol)及对甲基酚(p-cresol)单体的酚醛树脂,其碱可溶速率在20nm/sec以下为较适用,较佳为10nm/sec以下尤佳,在5nm/sec以下最佳。碱则可为TMAH 2.38%重量比,其余成份为水,或KOH 0.5%重量比,其余成份为水,调配之。
添加剂可为界面活性剂:可为非离子性界面活性剂,尤其以含硅的界面活性剂为适用,例如BYK310(BYK公司产品型号),重量平均分子量(Mw):>500,为聚硅氧烷Polysiloxane系。
溶剂则以沸点范围约120℃至约220℃的有机溶剂适用,其可为:以丙二醇单甲基醚醋酸酯(PGMEA)为主要溶剂,另外需加入沸点较丙二醇单甲基醚醋酸酯为低或为高的溶剂,此作用为调整溶剂的整体挥发特性以适应不同的制程条件,如减压干燥及加热烘烤等,例如:二丙二醇单甲基醚醋酸酯(DPMA,DOW Chemical公司产品)、丙二醇单甲基醚(PGME,DOW Chemical公司产品)、丙二醇单甲基醚醋酸酯(PGMEA,Dow Chemical公司产品),其组成可为60~100%的PGMEA,0~20%的PGME,0~20%的DPMA,可依实际制程条件需求而调配。
实施例3
如图14所示,本发明实施例还提供了一种用于低温多晶硅薄膜晶体管的制造方法,其区别在于低温多晶硅薄膜晶体管还包括一层设置在有源层上的导电材质层;
图案化所述导电材质层并且蚀刻图案化的所述导电材质层,例如以光阻层作为蚀刻罩幕,以于所述有源层的所述源极区206a上以及所述漏极区206b上分别形成第一导电缓冲垫208a以及第二导电缓冲垫208b,使所述源极区206a以及所述漏极区206b分别与所述第一导电缓冲垫208a以及所述第二导电缓冲垫208b形成电性接触。在实施例中,所述第一导电缓冲垫208a的宽度等于或是小于源极区206a的宽度,所述第二导电缓冲垫208b的宽度等于、小于或是大于漏极区206b的宽度。所述第一导电缓冲垫208a以及所述第二导电缓冲垫208b的厚度介于2埃至800埃之间。所述导电材质层的材质为具有导电性的金属材质,以高导电率的导电材质为较佳。在所述缓冲层202上、所述源极区206a上、所述漏极区206b上以及所述通道区206c上形成一栅极绝缘层210。在实施例中,以物理气相沉积法(PVD)或是化学气相沉积法(CVD)形成所述栅极绝缘层210。在所述栅极绝缘层210上形成一栅极材质层,并且图案化所述栅极材质层,以微影蚀刻图案化的栅极材质层,以形成第二栅极212。在实施例中,包括以溅镀制程、物理气相沉积法或是化学气相沉积法形成一栅极材质层,并且对所述栅极材质层进行微影蚀刻步骤,以形成所述第二栅极212。在所述第二栅极212上以及曝露的栅极绝缘层210上形成介电层213。图案化所述介电层213,并且微影蚀刻图案化的介电层213以及所述栅极绝缘层210,以形成过孔孔于所述介电层213以及所述栅极绝缘层210中,并且在所述过孔内曝露所述第一导电缓冲垫208a以及所述第二导电缓冲垫208b。在实施例中,图案化所述介电层213并且微影蚀刻所述介电层213,以曝露出源极区206a以及漏极区206b。所述介电层213的材质例如是氧化硅、氮化硅以及氮氧化硅,或是其它的绝缘材质。在所述过孔中形成源极电极216a以及漏极电极216b,使所述源极电极216a以及所述漏极电极216b分别电性连接所述第一导电缓冲垫208a以及所述第二导电缓冲垫208b。在优选实施例中,第一导电缓冲垫208a以及第二导电缓冲垫208b的宽度大于源极电极216a以及漏极电极216b底部的宽度。在优选实施例中,所述第一导电缓冲垫208a与所述源极区206a的接触面积大于所述源极电极与所述第一导电缓冲垫208a的接触面积,所述第二导电缓冲垫208b与所述漏极区206b的接触面积大于所述漏极电极216b与所述第二导电缓冲垫208b的接触面积。本发明之低温多晶硅薄膜晶体管及其的制作方法可避免源极区206a、漏极区206b被蚀刻,同时减小源极区206a与源极电极216a、漏极区206b与漏极电极216b之间的接触阻抗。
虽然在本文中参照了特定的实施方式来描述本发明,但是应该理解的是,这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是,可以对示例性的实施例进行许多修改,并且可以设计出其他的布置,只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是,可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是,结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (7)

1.一种低温多晶硅薄膜晶体管,其特征在于,包括:
基板;
第一栅极,其形成在所述基板上;
缓冲层,其形成在所述第一栅极上;
有源层,其形成在所述缓冲层上;所述有源层包括源极区、漏极区以及通道区,所述通道区设置于所述源极区与所述漏极区之间;
栅极绝缘层,其形成在所述有源层以及曝露的缓冲层上;
第二栅极,其形成在所述栅极绝缘层上;
介电层,其形成在所述第二栅极以及曝露的栅极绝缘层上;所述介电层和栅极绝缘层中形成有过孔,且在过孔内曝露所述源极区以及所述漏极区;
第一像素电极层,其形成在所述介电层和栅极绝缘层中形成的过孔内;所述第一像素电极层包括源电极和漏电极;
有机平坦层,其形成在所述第一像素电极层以及曝露的介电层上;所述有机平坦层内设置有第一过孔;
第一氧化铟锡层和第二氧化铟锡层,所述第一氧化铟锡层和第二氧化铟锡层连续形成在所述有机平坦层上;所述第一氧化铟锡层内设置有第二过孔;所述第二过孔位于第一过孔的上方;所述第二氧化铟锡层内设置有第三过孔;所述第三过孔位于第二过孔的上方;
所述第一氧化铟锡层内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板的一侧;
所述第二氧化铟锡层内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板的一侧;
所述第一氧化铟锡层蚀刻速率慢且薄;所述第二氧化铟锡层蚀刻速率快,且膜质疏松;
钝化层,其形成在所述第二氧化铟锡层的上表面并填充于第一过孔、第二过孔和第三过孔内;且所述钝化层内设置有第四过孔;
第二像素电极层,其形成在所述钝化层内的第四过孔以及所述钝化层的表面。
2.根据权利要求1所述的一种低温多晶硅薄膜晶体管,其特征在于,所述有源层为非晶硅与金属氧化物半导体、或低温多晶硅与非晶硅、或低温多晶硅与金属氧化物半导体、或均为金属氧化物半导体。
3.根据权利要求1所述的一种低温多晶硅薄膜晶体管,其特征在于,所述栅极绝缘层为氮化硅层、氧化硅层或氮氧化硅层。
4.根据权利要求1所述的一种低温多晶硅薄膜晶体管,其特征在于,所述第一氧化铟锡层的厚度≤150埃。
5.一种低温多晶硅薄膜晶体管的制造方法,其特征在于,包括:
形成依次包括基板、第一栅极、缓冲层、有源层、栅极绝缘层、第二栅极、介电层、第一像素电极层、有机平坦层、第一氧化铟锡层、第二氧化铟锡层、钝化层和第二像素电极层在内的多层结构,
形成多层结构具体包括:
提供基板;
在所述基板上形成第一栅极;
在所述第一栅极上形成缓冲层;
通过退火制程对所述缓冲层进行退火以形成多晶硅层,并且图案化所述多晶硅层,以形成有源层于所述缓冲层上,其中所述有源层包括源极区、漏极区以及通道区,所述通道区设置于所述源极区与所述漏极区之间;
在所述有源层以及曝露的缓冲层上形成栅极绝缘层;
在所述栅极绝缘层上形成栅极材质层,并且图案化所述栅极材质层,以微影蚀刻图案化的栅极材质层,以形成第二栅极;
在所述第二栅极以及曝露的栅极绝缘层上形成介电层;并且微影蚀刻介电层以及栅极绝缘层,以形成过孔于所述介电层和栅极绝缘层中,且在过孔内曝露所述源极区以及所述漏极区;
在所述介电层和栅极绝缘层中的过孔内形成第一像素电极层;所述第一像素电极层包括源电极和漏电极;所述源电极与源极区电性连接,所述漏电极与漏极区电性连接;
在所述第一像素电极层以及曝露的介电层上形成有机平坦层;在所述有机平坦层内蚀刻形成第一过孔;
在所述有机平坦层上连续形成第一氧化铟锡层和第二氧化铟锡层;
通过微影蚀刻在第一氧化铟锡层、第二氧化铟锡层以及有机平坦层进行一次刻蚀,以形成位于第一氧化铟锡层的第二过孔、位于第二氧化铟锡层的第三过孔和再次形成的位于有机平坦层内的第一过孔,使得位于第一氧化铟锡层的第二过孔、位于第二氧化铟锡层的第三过孔和位于有机平坦层内的第一过孔连通且使得漏电极的上端面曝露;
所述第一氧化铟锡层内的第二过孔的纵向截面为第一梯形,且所述第一梯形的短底边位于朝向所述基板的一侧;
所述第二氧化铟锡层内的第三过孔的纵向截面为第二梯形,且所述第二梯形的短底边位于朝向所述基板的一侧;
所述第一氧化铟锡层蚀刻速率慢且薄;所述第二氧化铟锡层蚀刻速率快,且膜质疏松;
在所述第二氧化铟锡层上形成钝化层并填充于第一过孔、第二过孔和第三过孔内;在所述钝化层内形成第四过孔;
在所述钝化层内的第四过孔以及所述钝化层的表面形成第二像素电极层。
6.根据权利要求5所述的方法,其特征在于,所述第一氧化铟锡层的厚度≤150埃。
7.根据权利要求5所述的方法,其特征在于,所述钝化层通过PECVD工序形成,该钝化层为SiNx。
CN201610717963.2A 2016-08-24 2016-08-24 一种低温多晶硅薄膜晶体管及其制造方法 Active CN106229347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610717963.2A CN106229347B (zh) 2016-08-24 2016-08-24 一种低温多晶硅薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610717963.2A CN106229347B (zh) 2016-08-24 2016-08-24 一种低温多晶硅薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN106229347A CN106229347A (zh) 2016-12-14
CN106229347B true CN106229347B (zh) 2019-06-07

Family

ID=57556184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610717963.2A Active CN106229347B (zh) 2016-08-24 2016-08-24 一种低温多晶硅薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN106229347B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878650B (zh) * 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管
CN107240550B (zh) * 2017-06-02 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
CN108987480B (zh) * 2017-06-02 2021-11-16 上海和辉光电股份有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
CN107275344B (zh) * 2017-06-28 2019-12-31 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法
CN107393828A (zh) * 2017-07-12 2017-11-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
CN107819012A (zh) * 2017-10-10 2018-03-20 武汉华星光电半导体显示技术有限公司 N型薄膜晶体管及其制备方法、oled显示面板及其制备方法
TWI645557B (zh) * 2017-12-08 2018-12-21 友達光電股份有限公司 畫素陣列基板
CN110911496B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
CN111273496B (zh) * 2020-02-10 2023-04-07 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113871483B (zh) * 2020-06-30 2024-04-16 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN104409415A (zh) * 2014-12-03 2015-03-11 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673220B2 (en) * 2001-05-21 2004-01-06 Sharp Laboratories Of America, Inc. System and method for fabricating silicon targets
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723309A (zh) * 2012-06-13 2012-10-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN104409415A (zh) * 2014-12-03 2015-03-11 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN105321825A (zh) * 2015-11-18 2016-02-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN106229347A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
CN106229347B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US7586554B2 (en) Liquid crystal display device and dielectric film usable in the liquid crystal display device
US9929277B2 (en) Thin film transistor and fabrication method thereof, array substrate and display
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN105552027A (zh) 阵列基板的制作方法及阵列基板
JP2007005757A (ja) 薄膜トランジスタ、および、それの製造方法、並びに、液晶表示装置、および、それの製造方法
US20160343748A1 (en) Array substrate, method for manufacturing the same, and display apparatus
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
CN103189990A (zh) 薄膜半导体器件及其制造方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN103109373A (zh) 显示装置用薄膜半导体装置及其制造方法
US9972643B2 (en) Array substrate and fabrication method thereof, and display device
US20150279690A1 (en) Trench forming method, metal wiring forming method, and method of manufacturing thin film transistor array panel
Chung et al. Enhancement of a-IGZO TFT device performance using a clean interface process via etch-stopper nano-layers
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
CN104049464B (zh) 栅极绝缘膜、感放射线性组合物、硬化膜、半导体元件、半导体元件的制造方法及显示装置
US8232147B2 (en) Fabricating method of a thin film transistor having a dielectric layer for inhibiting leakage current
TW201320351A (zh) 薄膜電晶體及其製造方法
CN107665926A (zh) 一种阵列基板及其制备方法、显示装置
TW201810682A (zh) 薄膜電晶體及其製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant