TWI508305B - 主動元件 - Google Patents

主動元件 Download PDF

Info

Publication number
TWI508305B
TWI508305B TW102116110A TW102116110A TWI508305B TW I508305 B TWI508305 B TW I508305B TW 102116110 A TW102116110 A TW 102116110A TW 102116110 A TW102116110 A TW 102116110A TW I508305 B TWI508305 B TW I508305B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
nanowires
semiconductor channel
channel layer
gate
Prior art date
Application number
TW102116110A
Other languages
English (en)
Other versions
TW201444095A (zh
Inventor
Hsiao Wen Zan
Chuang Chuang Tsai
Pei Chen Yu
Hung Chuan Liu
Bing Shu Wu
Yi Chun Lai
Wei Tsung Chen
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW102116110A priority Critical patent/TWI508305B/zh
Priority to CN201310360456.4A priority patent/CN104143574B/zh
Priority to US14/161,705 priority patent/US9236492B2/en
Publication of TW201444095A publication Critical patent/TW201444095A/zh
Application granted granted Critical
Publication of TWI508305B publication Critical patent/TWI508305B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

主動元件
本發明是有關於一種半導體元件,且特別是有關於一種主動元件。
目前最為普及的液晶顯示器主要是由薄膜電晶體陣列基板、彩色濾光基板以及夾於二者之間的液晶層所構成。在習知的薄膜電晶體陣列基板上,多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來,已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體,具有較高的場效遷移率(field-effect mobility),且氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體更具有較佳的臨界電壓(threat hold voltage,Vth)均勻性。因此,氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。然而,習知的氧化物半導體薄膜電晶體在現行架構下其場效遷移率不易更進一步的被提升。
本發明提供一種主動元件,具有較佳的場效遷移率(field-effect mobility)。
本發明的主動元件,設置於一基板上。主動元件包括一閘極、一氧化物半導體通道層、一閘絕緣層、多個奈米導線、一源極與一汲極。閘絕緣層配置於閘極與氧化物半導體通道層之間。奈米導線分佈於氧化物半導體通道層中,其中奈米導線不接觸閘絕緣層,而奈米導線沿一方向排列且大致上彼此互不交錯。源極與汲極配置於氧化物半導體通道層的相對兩側,其中氧化物半導體通道層的一部分暴露於源極與汲極之間。
在本發明的一實施例中,上述的氧化物半導體通道層位於閘極與基板之間,而源極與汲極位於閘絕緣層與基板之間。
在本發明的一實施例中,上述的氧化物半導體通道層的材質包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或氧化鋅銦錫(Indium-Zinc-Tin Oxide,ZITO)。
在本發明的一實施例中,上述的奈米導線的材質包括銀、金、鉑、鈀、鉬、鋁或上述的組合。
在本發明的一實施例中,上述的每一奈米導線的直徑大於等於10奈米且小於等於200奈米。
在本發明的一實施例中,上述的每一奈米導線的長度介於100奈米至1000奈米之間。
在本發明的一實施例中,上述的奈米導線的密度至少為6×106 (1/cm2 )。
在本發明的一實施例中,上述的方向與源極至汲極的方向平行。
在本發明的一實施例中,上述的奈米導線排列於同一水平線上。
在本發明的一實施例中,上述的奈米導線包括陣列式奈米導線。
基於上述,由於本發明的氧化物半導體通道層中分佈有呈一方向排列的奈米導線,其中奈米導線可增加元件的導通電流並減少漏電流現象。因此,本發明的主動元件可具有較高的場效遷移率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧基板
100a、100b‧‧‧主動元件
110a、110b‧‧‧閘極
120a、120b‧‧‧閘絕緣層
130a、130b‧‧‧氧化物半導體通道層
140a、140b‧‧‧奈米導線
150a、150b‧‧‧源極
160a、160b‧‧‧汲極
A‧‧‧方向
L‧‧‧長度
D‧‧‧直徑
圖1A繪示為本發明的一實施例的一種主動元件的剖面示意圖。
圖1B繪示為圖1A的氧化物半導體通道層、奈米導線、源極與汲極的俯視示意圖。
圖2繪示為本發明的另一實施例的一種主動元件的剖面示意 圖。
圖1A繪示為本發明的一實施例的一種主動元件的剖面示意圖。圖1B繪示為圖1A的氧化物半導體通道層、奈米導線、源極與汲極的俯視示意圖。請同時參考圖1A與圖1B,在本實施例中,主動元件100a設置於一基板10上,其中基板10的材質例如為玻璃、塑膠或其他合適的材料。主動元件100a包括一閘極110a、一閘絕緣層120a、一氧化物半導體通道層130a、多個奈米導線140a、一源極150a與一汲極160a。
詳細來說,在本實施例中,閘極110a配置於基板10上,而閘絕緣層120a配置於閘極110a與氧化物半導體通道層130a之間,其中閘絕緣層120a覆蓋閘極110a。奈米導線140a分佈於氧化物半導體通道層130a中。特別是,奈米導線140a不接觸閘絕緣層120a,且奈米導線140a沿一方向A排列並彼此互不交錯。源極150a與汲極160a配置於氧化物半導體通道層130a的相對兩側,其中氧化物半導體通道層130a的一部分暴露於源極150a與汲極160a之間。如圖1A所示,本實施例由閘極110a、閘絕緣層120a、氧化物半導體通道層130a、奈米導線140a、源極150a以及汲極160a所構成的主動元件100a實質上為一底閘極薄膜電晶體(Bottom gate TFT)。
本實施例的氧化物半導體通道層130a的材質例如是氧化 銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)或氧化鋅銦錫(Indium-Zinc-Tin Oxide,ZITO),但並不以此為限。此處,形成氧化物半導體通道層130a的方法例如是透過物理氣相沉積(PVD)、化學氣相沉積(CVD)或溶膠凝膠(sol-gel)方法,但並不以此為限。再者,奈米導線140a的材質例如是銀、金、鉑、鈀、鉬、鋁或上述的組合。特別是,每一奈米導線140a的直徑D例如是大於等於10奈米且小於等於200奈米。此外,每一奈米導線140a的長度L介於100奈米至1000奈米之間,且奈米導線140a的密度至少為6×106 (1/cm2 )。如圖1A與1B所示,方向A實質上與源極150a至汲極160a的方向平行,且奈米導線140a實質上排列於同一水平線上,其中奈米導線140a例如是透過旋轉塗佈或刮刀抹塗方法來具有方向性。奈米導線140a例如是一陣列式奈米導線,但並不以此為限。此外,絕緣層120a的材質例如是一有機絕緣材料或一無機絕緣材料,其中有機絕緣材料例如是聚醯亞胺(PI)或樹脂,而無機絕緣材料例如是氧化矽(SiOx)或二氧化氮(SiNx),於此並不加以限制。
由於本實施例的氧化物半導體通道層130a中分佈有奈米導線140a,其中奈米導線140a具有方向性且其導電率大於氧化物半導體通道層130a的導電率。因此,利用氧化物半導體通道層130a中的奈米導線140a可有效增加元件的導通電流並減少漏電流現象。相較於習知的金屬氧化物薄膜電晶體而言,本實施例的主動元件100a的場效遷移率可提高10倍。換言之,本實施例的主動 元件100a可具有較高的場效遷移率,進而可具有較佳的電氣特性。
圖2繪示為本發明的另一實施例的一種主動元件的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請參考圖2,本實施例的主動元件100b與前述實施例之主動元件100a主要的差異是在於:主動元件100b的閘極110b、閘絕緣層120b、氧化物半導體通道層130b、奈米導線140b、源極150b與汲極160b的堆疊方式。
詳細來說,源極150b與汲極160b配置於基板10上,而氧化物半導體通道層130b位於閘極110b與基板10之間,且源極150b與汲極160b位於閘絕緣層120b與基板10之間。如圖2所示,本實施例由閘極110b、閘絕緣層120b、氧化物半導體通道層130b、奈米導線140b、源極150b以及汲極160b所構成的主動元件100b實質上為一頂閘極薄膜電晶體(Top gate TFT)。
綜上所述,由於本發明的氧化物半導體通道層中分佈有奈米導線,其中奈米導線具有方向性且其導電率大於氧化物半導體通道層的導電率。因此,利用氧化物半導體通道層中的奈米導線可有效增加元件的導通電流並減少漏電流現象。如此一來,本發明的主動元件可具有較高的場效遷移率,進而可具有較佳的電氣特性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基板
100a‧‧‧主動元件
110a‧‧‧閘極
120a‧‧‧閘絕緣層
130a‧‧‧氧化物半導體通道層
140a‧‧‧奈米導線
150a‧‧‧源極
160a‧‧‧汲極
A‧‧‧方向
D‧‧‧直徑

Claims (9)

  1. 一種主動元件,設置於一基板上,該主動元件包括:一閘極;一氧化物半導體通道層;一閘絕緣層,配置於該閘極與該氧化物半導體通道層之間;多個奈米導線,分佈於該氧化物半導體通道層中,其中該些奈米導線不接觸該閘絕緣層,而該些奈米導線沿一方向排列且彼此互不交錯;以及一源極與一汲極,配置於該氧化物半導體通道層的相對兩側,其中該氧化物半導體通道層的一部分暴露於該源極與該汲極之間,且該方向與該源極至該汲極的方向平行。
  2. 如申請專利範圍第1項所述的主動元件,其中該氧化物半導體通道層位於該閘極與該基板之間,而該源極與該汲極位於該閘絕緣層與該基板之間。
  3. 如申請專利範圍第1項所述的主動元件,其中該氧化物半導體通道層的材質包括氧化銦鎵鋅、氧化鋅、氧化銦鋅或氧化鋅銦錫。
  4. 如申請專利範圍第1項所述的主動元件,其中該奈米導線的材質包括銀、金、鉑、鈀、鉬、鋁或上述的組合。
  5. 如申請專利範圍第1項所述的主動元件,其中各該奈米導線的直徑大於等於10奈米且小於等於200奈米。
  6. 如申請專利範圍第1項所述的主動元件,其中各該奈米導線的長度介於100奈米至1000奈米之間。
  7. 如申請專利範圍第1項所述的主動元件,其中該些奈米導 線的密度至少為6×106 (1/cm2 )。
  8. 如申請專利範圍第1項所述的主動元件,其中該些奈米導線排列於同一水平線上。
  9. 如申請專利範圍第1項所述的主動元件,其中該些奈米導線包括陣列式奈米導線。
TW102116110A 2013-05-06 2013-05-06 主動元件 TWI508305B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102116110A TWI508305B (zh) 2013-05-06 2013-05-06 主動元件
CN201310360456.4A CN104143574B (zh) 2013-05-06 2013-08-15 主动元件
US14/161,705 US9236492B2 (en) 2013-05-06 2014-01-23 Active device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102116110A TWI508305B (zh) 2013-05-06 2013-05-06 主動元件

Publications (2)

Publication Number Publication Date
TW201444095A TW201444095A (zh) 2014-11-16
TWI508305B true TWI508305B (zh) 2015-11-11

Family

ID=51840993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116110A TWI508305B (zh) 2013-05-06 2013-05-06 主動元件

Country Status (3)

Country Link
US (1) US9236492B2 (zh)
CN (1) CN104143574B (zh)
TW (1) TWI508305B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
TWI570976B (zh) * 2015-07-06 2017-02-11 元太科技工業股份有限公司 主動元件及其製作方法
CN104992985B (zh) * 2015-07-07 2018-08-21 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、阵列基板
CN108258038B (zh) * 2016-12-28 2020-10-16 上海新昇半导体科技有限公司 神经元晶体管结构及其制备方法
CN108022976B (zh) * 2017-11-03 2020-12-25 惠科股份有限公司 晶体管和晶体管制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052024A1 (en) * 2005-08-30 2007-03-08 Lee Sang-Min Thin film transistor having a nano semiconductor sheet and method of manufacturing the same
US20070235714A1 (en) * 2006-04-06 2007-10-11 Kwon Soon J Nanowire composite and preparation method thereof
TW201227968A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Thin film transistor and fabricating method thereof
US20130026443A1 (en) * 2010-04-02 2013-01-31 Park Gyeong-Su Silicon nanowire comprising high density metal nanoclusters and method of preparing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632952B2 (ja) 2003-07-17 2011-02-16 パナソニック株式会社 電界効果型トランジスタおよびその製造方法
JP4878841B2 (ja) 2003-10-30 2012-02-15 パナソニック株式会社 導電性薄膜の製造方法および薄膜トランジスタの製造方法
US8089152B2 (en) 2004-09-16 2012-01-03 Nanosys, Inc. Continuously variable graded artificial dielectrics using nanostructures
US7365395B2 (en) 2004-09-16 2008-04-29 Nanosys, Inc. Artificial dielectrics using nanostructures
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR101137865B1 (ko) 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
US8183566B2 (en) 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same
US20090224243A1 (en) 2008-03-07 2009-09-10 Nobuhiko Kobayashi Spontaneous Growth Of Nanostructures On Non-single Crystalline Surfaces
KR100986148B1 (ko) * 2008-04-04 2010-10-07 고려대학교 산학협력단 탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을구비하는 박막 트랜지스터 및 그 제조방법
US8729529B2 (en) * 2011-08-03 2014-05-20 Ignis Innovation Inc. Thin film transistor including a nanoconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052024A1 (en) * 2005-08-30 2007-03-08 Lee Sang-Min Thin film transistor having a nano semiconductor sheet and method of manufacturing the same
US20070235714A1 (en) * 2006-04-06 2007-10-11 Kwon Soon J Nanowire composite and preparation method thereof
US20130026443A1 (en) * 2010-04-02 2013-01-31 Park Gyeong-Su Silicon nanowire comprising high density metal nanoclusters and method of preparing the same
TW201227968A (en) * 2010-12-30 2012-07-01 Au Optronics Corp Thin film transistor and fabricating method thereof

Also Published As

Publication number Publication date
US20140326989A1 (en) 2014-11-06
US9236492B2 (en) 2016-01-12
CN104143574B (zh) 2017-11-28
CN104143574A (zh) 2014-11-12
TW201444095A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
TWI639717B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置(一)
US9786691B2 (en) TFT substrate structure
US9570621B2 (en) Display substrate, method of manufacturing the same
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
US9099561B2 (en) Transistors and electronic devices including the transistors
US8395155B2 (en) Thin film transistors having an additional floating channel and methods of manufacturing the same
US8609460B2 (en) Semiconductor structure and fabricating method thereof
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
US20150263176A1 (en) Thin film transistor and manufacturing method for the same
TWI508305B (zh) 主動元件
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US9431542B2 (en) Semiconductor structure
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
Oh et al. Electrical characteristics of bendable a-IGZO thin-film transistors with split channels and top-gate structure
US20130134514A1 (en) Thin film transistor and method for fabricating the same
TW201605053A (zh) 薄膜電晶體
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
US8614444B2 (en) Top-gate transistor array substrate
TWI463670B (zh) 主動元件
JP2015056565A (ja) 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
Matsumoto et al. 56.5 L: Late‐News Paper: All‐Printed Oxide Thin Film Transistor Arrays for High Resolution Active Matrix
KR20110128431A (ko) 게르마늄이 도핑된 산화물 박막 트랜지스터