CN108022976B - 晶体管和晶体管制造方法 - Google Patents

晶体管和晶体管制造方法 Download PDF

Info

Publication number
CN108022976B
CN108022976B CN201711076142.6A CN201711076142A CN108022976B CN 108022976 B CN108022976 B CN 108022976B CN 201711076142 A CN201711076142 A CN 201711076142A CN 108022976 B CN108022976 B CN 108022976B
Authority
CN
China
Prior art keywords
forming
holes
transistor
active layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711076142.6A
Other languages
English (en)
Other versions
CN108022976A (zh
Inventor
黄北洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201711076142.6A priority Critical patent/CN108022976B/zh
Publication of CN108022976A publication Critical patent/CN108022976A/zh
Application granted granted Critical
Publication of CN108022976B publication Critical patent/CN108022976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种晶体管和晶体管制造方法。本发明所述的晶体管结构包括:源极,漏极,以及连接源极和漏极的有源层;所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含铟镓锌氧化物合成纳材料。本发明可以提升晶体管的性能。

Description

晶体管和晶体管制造方法
技术领域
本发明涉及显示技术领域,更具体的说,涉及一种晶体管和晶体管制造方法。
背景技术
液晶显示器具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器,其包括液晶面板及背光模组(BacklightModule)。液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向,以将背光模组的光线折射出来产生画面。
其中,晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能,目前已经逐渐占据了显示领域的主导地位。同样,晶体管液晶显示器包含液晶面板和背光模组,液晶面板包括彩膜基板(Color Filter Substrate,CF Substrate,也称彩色滤光片基板)和晶体管阵列基板(Thin Film Transistor Substrate,TFT Substrate),上述基板的相对内侧存在透明电极。两片基板之间夹一层液晶分子(Liquid Crystal,LC)。液晶面板是通过电场对液晶分子取向的控制,改变光的偏振状态,并藉由偏光板实现光路的穿透与阻挡,实现显示的目的。
制备高性能的TFT器件是高品质LCD的基础,目前新一代的晶体管(TFT)采用铟镓锌氧化物(indium gallium zinc oxide,IGZO)作为有源层材料,来连接晶体管的源极和漏极,铟镓锌氧化物的载流子迁移率是非晶硅的20~30倍,可以大大提高晶体管对像素电极的充放电速率,提高像素的响应速度,实现更快的刷新率,同时更快的响应也大大提高了像素的行扫描速率。本发明提出一种新的铟镓锌氧化物有源层技术方案,可以进一步提升晶体管的性能。
发明内容
本发明所要解决的技术问题是提供一种晶体管和晶体管制造方法,以进一步提升晶体管的性能。
本发明的目的是通过以下技术方案来实现的:
根据本发明的一个方面,本发明公开了一种晶体管结构,包括:
源极,
漏极,以及
源极和漏极之间的有源层;
绝缘层,形成在有源层上;
介电层,形成在绝缘层上;
栅极,形成在介电层上;
钝化层,形成在栅极上;
所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含铟镓锌氧化物的合成纳米材料;
所述二氧化硅框架包括多个圆柱形的孔洞,所述孔洞贯穿二氧化硅框架,所述合成纳米材料填充于所述孔洞内;
所述合成纳米材料还包括锗和硅;
所述孔洞的直径范围是2-7纳米;所述孔洞的孔壁厚度范围是1-2纳米。
进一步的,所述二氧化硅框架采用有机分子模版自组装技术制成。分子模版有很好的定型效果,可以让铟镓锌氧化物纳米较为均匀地散布于二氧化硅框架内。
进一步的,所述孔洞按六边形规则排布。六边形规则排布可以形成类蜂巢的结构,稳定性好。
根据本发明的另一个方面,本发明还公开了一种显示面板,包括:
基板;
以及本发明所述的晶体管结构。
根据本发明的另一个方面,本发明还公开了一种晶体管的制作方法,包括:
在基板上形成源极和漏极,以及源极和漏极之间的有源层;
在有源层上形成绝缘层;
在绝缘层上形成介电层;
在介电层上形成栅极;
在栅极上形成钝化层;
所述有源层的形成方法包括:
在晶体管的有源层结构中形成二氧化硅框架;
在二氧化硅框架内形成包含铟镓锌氧化物的合成纳材料;
所述二氧化硅框架包括多个圆柱形的孔洞,所述孔洞贯穿二氧化硅框架,所述合成纳米材料填充于所述孔洞内;
所述合成纳米材料还包括锗和硅;
所述孔洞的直径范围是2-7纳米;所述孔洞的孔壁厚度范围是1-2纳米。
进一步的,所述形成二氧化硅框架的方法包括:
形成胶束;
将胶束形成胶束棒;
将胶束棒按六角形排列形成六角形阵列;
将六角形阵列根据有机分子模板自组装机制形成模板中间组;
将模板中间组培烧去除模板形成二氧化硅框架。
利用胶束棒组成的六角形阵列作为模版,模板本身既是定型剂,又是稳定剂,通过改变其形状和尺寸可以实现对材料结构的预期调控;此外,实验装置简单、操作容易。且胶束棒可以重复利用,减少浪费,有利于降低成本和减少环境污染。
本发明采用了规则纳米铟镓锌氧化物的自组装分子模板技术,作为客体的纳米铟镓锌氧化物,使得位于主体的铟镓锌氧化物框架内表面的混杂有机模版的氢氧根功能组可以转换为纳米铟镓锌氧化物粒子。这样就显著提高了有源层的导电性能,进而提高了晶体管的性能。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本发明实施例的显示面板结构示意图;
图2是本发明实施例有源层的微观结构示意图;
图3是本发明实施例自组装介孔二氧化硅框架技术示意图;
图4是本发明实施例圆柱形胶束示意图;
图5是本发明实施例采用主体-客体自组装分子模板组装规则纳米铟镓锌氧化物示意图;
图6是本发明实施例在纳米铟镓锌氧化物基础上添加硅和锗的示意图;
图7是本发明实施例孔洞可能的排列结构示意图;
图8是本发明实施例晶体管的制作方法流程示意图;
图9是本发明实施例又一晶体管的制作方法流程示意图;
图10是本发明实施例自组装介孔二氧化硅框架技术示意图;
图11是本发明实施例纳米多孔二氧化硅介质的制备方法示意图;
图12是本发明实施例规则微观-二氧化硅框架通过自组装分子模板方法流程示意图。
其中,10、源极;11、漏极;12、栅极;13、有源层;14、介电层;15、钝化层;16、边坡结构;17、基板;18、二氧化硅框架;19、分子(有机模版);20、纳米-IGZO(Ge,Si);21、圆柱形胶束;22、六方填充液晶相;23、纳米晶体;24、二氧化硅孔壁;25、表面活性剂胶束;26、六角矩阵;27、自组装有机/无机杂化(微结构材料);28、介孔材料;29、干凝胶;30、气凝胶;31、溶胶溶液;32、表面活性剂;33、凝胶;34、胶束;35、胶束棒;36、自组装介孔二氧化硅;37、模版中间相;38、拆下的模版;39、多组分玻璃相;40、绝缘层。D1:孔径直径;D2:孔壁厚度;Si(OR)4:无机香料。
具体实施方式
本发明公开了一种晶体管结构、显示面板及晶体管的制作方法。晶体管结构包括:基板,形成在基板表面的源极和漏极,以及源极和漏极之间的有源层;形成在有源层上的绝缘层;形成在绝缘层上的介电层;形成在介电层上的栅极;形成在栅极上的钝化层;所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含铟镓锌氧化物的合成纳米材料。
本发明公开的显示面板包括:基板;以及晶体管结构,设置在基板上方;边坡结构,设置在晶体管两侧;所述晶体管包括源极、漏极,以及连接源极和漏极的有源层;所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含铟镓锌氧化物(IGZO)合成纳材料。
本发明公开的晶体管的制作方法包括:
在基板上形成源极和漏极,以及源极和漏极之间的有源层;
在有源层上形成绝缘层;
在绝缘层上形成介电层;
在介电层上形成栅极;
在栅极上形成钝化层;
所述有源层的形成方法包括:
在晶体管的有源层结构中形成二氧化硅框架;
在二氧化硅框架内形成包含铟镓锌氧化物的合成纳材料。
本发明采用了规则纳米IGZO的自组装分子模板技术,作为客体的纳米IGZO,使得位于主体的IGZO框架内表面的混杂有机模版的氢氧根功能组可以转换为纳米IGZO粒子。这样就显著提高了有源层的导电性能,进而提高了TFT的性能。
这里所公开的具体结构和功能细节仅仅是代表性的,并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现,并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中,需要理解的是,术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。另外,术语“包括”及其任何变形,意图在于覆盖不排他的包含。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面结合附图1至12和较佳的实施例对本实施方式作进一步详细说明。
根据本实施方式一实施例的晶体管结构,包括:
源极10,
漏极11,以及
连接源极10和漏极10的有源层13;
所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含IGZO的合成纳材料。
其中,源极10、漏极11和有源层13设置在基板表面;所述有源层上方依次设置有绝缘层40,介电层14,栅极12和钝化层15;所述源极和漏极部分嵌入所述边坡结构中;所述钝化层部分覆盖边坡结构的表面。本实施方式以源极和漏极位于基板侧的TFT结构举例说明,但对于其他结构,如栅极位于基板侧的TFT同样适用。
二氧化硅框架18包括若干圆柱形的孔洞40,所述孔洞40贯穿二氧化硅框架18,所述合成纳材料填充于所述孔洞40内。采用孔洞40结构方便采用自组装分子模板溶液氧化物实施,孔洞40可以是圆柱形,也可以是多边形,不同的制作工艺和产品要求可以制作出不同形状的孔洞40结构,因此,各种形状的孔洞40结构都在本实施方式构思范围内。
其中,孔洞40的直径范围是2-7纳米;所述孔洞40的孔壁厚度范围是1-2纳米。孔洞40、孔壁的尺寸太大和太小都不合适,孔洞40的直径范围是2-7纳米、孔洞40的孔壁厚度范围是1-2纳米能保障有源层的性能。
其中,孔洞40按六边形规则排布。六边形规则排布可以形成类蜂巢的结构,稳定性好。
可选的,所述二氧化硅框架采用有机分子模版自组装技术制成,所述孔壁上设置有IGZO材料的纳米晶体。分子模版也采用镂空的结构,以便IGZO材料的纳米晶体可以较为均匀地与介孔二氧化硅混合,提高导电性能。
介孔二氧化硅有特定孔道结构,具有中空、密度小、比表面积大,因而具有独特的渗透性、筛分分子能力、光学性能和吸附性,能显著提升有源层特性。本实施方式采用了规则纳米IGZO(GE,SiGe)的自组装分子模板技术,作为客体的初级(precursor)的IGZO源(IGZO source),使得位于主体的分子模版表面的硅-氢氧根功能组可以转换为纳米IGZO、锗、硅所需的纳米粒子(Si-(IGZO)x;Ge,Si,nano-dots)。这样就显著提高了有源层的导电性能,进而提高了TFT的性能。
图1所示的实施例公开了一种显示面板包括:
基板;以及
晶体管,设置在基板上方;
边坡结构16,设置在晶体管两侧;
其中,所述晶体管可采用薄膜晶体管,晶体管结构参考上述实施方式。图8的实施例公开了一种晶体管的制作方法包括:
S11、在晶体管的有源层结构中形成二氧化硅框架18;
S12、在二氧化硅框架18内形成包含IGZO的合成纳材料。
二氧化硅框架18可以采用自组装分子模版技术来实现。自组装分子模版技术以制作自组装介孔二氧化硅框架18为例进行说明。参考图10,采用溶胶-凝胶法将无机香料Si(OR)4转换成Si(OR)3Si-OH,另一方面,将表面活性剂胶束通过自组装技术排列成六角矩阵,将六角矩阵的胶束和Si(OR)3Si-OH通过协同装配技术自组装,形成有机/无机混杂的微结构材料,然后通过干燥和煅烧形成介孔材料。纳米多孔二氧化硅介质的制备方法可以参考图11。
本实施方式采用了规则纳米IGZO的自组装分子模板技术,作为客体的纳米IGZO,使得位于主体的IGZO框架内表面的混杂有机模版的氢氧根功能组可以转换为纳米IGZO粒子。这样就显著提高了有源层的导电性能,进而提高了TFT的性能。
图9、12的实施例公开了一种晶体管的制作方法,包括
S21、形成胶束;
S22、将胶束形成胶束棒;
S23、将胶束棒按六角形排列形成六角形阵列;
S24、将六角形阵列根据有机分子模板自组装机制形成模板中间组;
S25、将模板中间组培烧去除模板形成二氧化硅框架18;
S26、在二氧化硅框架18内形成包含IGZO的合成纳材料。
利用胶束棒组成的六角形阵列作为模版,模板本身既是定型剂,又是稳定剂,通过改变其形状和尺寸可以实现对材料结构的预期调控;此外,实验装置简单、操作容易。且胶束棒可以重复利用,减少浪费,有利于降低成本和减少环境污染。
纳米多孔二氧化硅介质的制备方法可以参考图11。
二氧化硅框架18包括若干圆柱形的孔洞40,所述孔洞40贯穿二氧化硅框架18,所述合成纳材料填充于所述孔洞40内。采用孔洞40结构方便采用自组装分子模板溶液氧化物实施,孔洞40可以是圆柱形,也可以是多边形,不同的制作工艺和产品要求可以制作出不同形状的孔洞40结构,因此,各种形状的孔洞40结构都在本实施方式构思范围内。
其中,孔洞40的直径范围是2-7纳米;所述孔洞40的孔壁厚度范围是1-2纳米。孔洞40、孔壁的尺寸太大和太小都不合适,孔洞40的直径范围是2-7纳米、孔洞40的孔壁厚度范围是1-2纳米能保障有源层的性能。
其中,孔洞40按六边形规则排布。六边形规则排布可以形成类蜂巢的结构,稳定性好。
可选的,所述二氧化硅框架采用有机分子模版自组装技术制成。所述孔壁上设置有IGZO材料的纳米晶体。分子模版也采用镂空的结构,以便IGZO材料的纳米晶体可以较为均匀地与介孔二氧化硅混合,提高导电性能。
介孔二氧化硅有特定孔道结构,具有中空、密度小、比表面积大,因而具有独特的渗透性、筛分分子能力、光学性能和吸附性,能显著提升有源层特性。本实施方式采用了规则纳米IGZO(GE,SiGe)的自组装分子模板技术,作为客体的初级(precursor)的IGZO源(IGZO source),使得位于主体的分子模版表面的硅-氢氧根功能组可以转换为纳米IGZO、锗、硅所需的纳米粒子(Si-(IGZO)x;Ge,Si,nano-dots)。这样就显著提高了有源层的导电性能,进而提高了TFT的性能。
在上述实施例中,晶体管可为薄膜晶体管,显示面板可包括液晶面板、等离子面板、OLED面板、QLED面板等。另外,显示面板可以是平面型面板,也可以是曲面型面板。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (6)

1.一种晶体管结构,其特征在于,包括:
源极,
漏极,以及
源极和漏极之间的有源层;
绝缘层,形成在有源层上;
介电层,形成在绝缘层上;
栅极,形成在介电层上;
钝化层,形成在栅极上;
所述有源层包括二氧化硅框架,所述二氧化硅框架内设置包含铟镓锌氧化物的合成纳米材料;
所述二氧化硅框架包括多个圆柱形的孔洞,所述孔洞贯穿二氧化硅框架,所述合成纳米材料填充于所述孔洞内;
所述合成纳米材料还包括锗和硅;
所述孔洞的直径范围是2-7纳米;所述孔洞的孔壁厚度范围是1-2纳米。
2.根据权利要求1所述的晶体管结构,其特征在于,所述二氧化硅框架采用有机分子模版自组装技术制成。
3.根据权利要求1所述的晶体管结构,其特征在于,所述孔洞按六边形规则排布。
4.根据权利要求1所述的晶体管结构,其特征在于,所述孔洞的孔壁上设置有铟镓锌氧化材料的纳米晶体。
5.一种晶体管的制作方法,其特征在于,包括:
在基板上形成源极和漏极,以及源极和漏极之间的有源层;
在有源层上形成绝缘层;
在绝缘层上形成介电层;
在介电层上形成栅极;
在栅极上形成钝化层;
所述有源层的形成方法包括:
在晶体管的有源层结构中形成二氧化硅框架;
在二氧化硅框架内形成包含铟镓锌氧化物的合成纳米材料;
所述二氧化硅框架包括多个圆柱形的孔洞,所述孔洞贯穿二氧化硅框架,所述合成纳米材料填充于所述孔洞内;
所述合成纳米材料还包括锗和硅;
所述孔洞的直径范围是2-7纳米;所述孔洞的孔壁厚度范围是1-2纳米。
6.根据权利要求5所述的晶体管的制作方法,其特征在于,所述形成二氧化硅框架的方法包括:
形成胶束;
将胶束形成胶束棒;
将胶束棒按六角形排列形成六角形阵列;
将六角形阵列根据有机分子模板自组装机制形成模板中间组;
将模板中间组培烧去除模板形成二氧化硅框架。
CN201711076142.6A 2017-11-03 2017-11-03 晶体管和晶体管制造方法 Active CN108022976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711076142.6A CN108022976B (zh) 2017-11-03 2017-11-03 晶体管和晶体管制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711076142.6A CN108022976B (zh) 2017-11-03 2017-11-03 晶体管和晶体管制造方法

Publications (2)

Publication Number Publication Date
CN108022976A CN108022976A (zh) 2018-05-11
CN108022976B true CN108022976B (zh) 2020-12-25

Family

ID=62080505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711076142.6A Active CN108022976B (zh) 2017-11-03 2017-11-03 晶体管和晶体管制造方法

Country Status (1)

Country Link
CN (1) CN108022976B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585504B (zh) 2018-10-08 2020-12-25 惠科股份有限公司 显示面板及显示面板的制作方法
CN109669301A (zh) * 2019-03-01 2019-04-23 惠科股份有限公司 量子点彩膜基板和显示装置
CN109705853B (zh) * 2019-03-01 2022-04-22 惠科股份有限公司 量子点层及其制备方法
CN113140452A (zh) * 2021-04-21 2021-07-20 北海惠科光电技术有限公司 氧化铟锡纳米线及其制备方法和薄膜晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708861B2 (ja) * 2005-05-25 2011-06-22 キヤノン株式会社 電界効果型トランジスタの製造方法
CN1862834A (zh) * 2006-04-11 2006-11-15 浙江大学 氧化锌基薄膜晶体管及芯片制备工艺
CN101478003B (zh) * 2009-01-22 2011-06-15 中国人民解放军国防科学技术大学 一种基于有序介孔的单电子晶体管及其制备方法
TWI508305B (zh) * 2013-05-06 2015-11-11 E Ink Holdings Inc 主動元件
CN106783884B (zh) * 2016-12-30 2020-03-31 惠科股份有限公司 一种显示面板及制程

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ultralow-voltage transparent electric-double-layer thin-film transistors processed at room-temperature;Jie Jiang et al;《APPLIED PHYSICS LETTERS》;20091016;第95卷;第152114-1-152114-3页 *

Also Published As

Publication number Publication date
CN108022976A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN108022976B (zh) 晶体管和晶体管制造方法
CN107689388B (zh) 一种显示面板及其制造方法
CN108054214B (zh) 晶体管结构和晶体管的制作方法
WO2006085559A1 (ja) 微細構造体を保持するための構造体、半導体装置、tft駆動回路、パネル、ディスプレイ、センサおよびこれらの製造方法
CN102394242B (zh) 非晶氧化铟锌/碳纳米管复合薄膜晶体管及其制备方法
WO2018120583A1 (zh) 一种显示面板和显示装置
WO2016011686A1 (zh) Tft背板的制作方法及tft背板结构
CN101782702A (zh) 降低蓝相液晶显示器驱动电压的装置
Wang et al. Synthesis of exotic zigzag ZnO nanoribbons and their optical, electrical properties
US20160035819A1 (en) Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device
CN101872098B (zh) 液晶显示面板及其制造方法
TW201405828A (zh) 顯示面板、薄膜電晶體及其製造方法
US11489131B2 (en) Display panel and method of manufacturing thereof
Zhang et al. Precise Patterning of Organic Single Crystals via Capillary‐Assisted Alternating‐Electric Field
US10304871B2 (en) Display panel and manufacturing method thereof
Lu et al. Controllable synthesis of W 18 O 49 nanowire arrays and their application in electrochromic devices
CN109116550A (zh) 一种电润湿显示装置及其制作方法
CN107346727A (zh) 基板清洗方法及成膜方法
CN102842602B (zh) 非晶氧化锌镁/碳纳米管复合薄膜晶体管及其制备方法
KR20080074621A (ko) 나노와이어 트랜지스터와 그 제조방법
WO2018107654A1 (zh) 显示面板和显示面板的制程
US11367847B2 (en) Display panel, display device and manufacturing method
Salazar-Kuri et al. Formation of different micro-morphologies from VO2 and ZnO crystallization using macro-porous silicon substrates
CN109616478B (zh) 一种显示面板和显示面板的制程方法
KR20110046078A (ko) 고성능 다이나믹 편광 혼합물, 이를 포함하는 편광 소자 및 탄소나노튜브 표시소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant