CN113140452A - 氧化铟锡纳米线及其制备方法和薄膜晶体管 - Google Patents

氧化铟锡纳米线及其制备方法和薄膜晶体管 Download PDF

Info

Publication number
CN113140452A
CN113140452A CN202110429100.6A CN202110429100A CN113140452A CN 113140452 A CN113140452 A CN 113140452A CN 202110429100 A CN202110429100 A CN 202110429100A CN 113140452 A CN113140452 A CN 113140452A
Authority
CN
China
Prior art keywords
tin oxide
indium tin
introducing
mesopores
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110429100.6A
Other languages
English (en)
Inventor
卓恩宗
夏玉明
许哲豪
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202110429100.6A priority Critical patent/CN113140452A/zh
Publication of CN113140452A publication Critical patent/CN113140452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种氧化铟锡纳米线及其制备方法和薄膜晶体管。所述氧化铟锡纳米线的制备方法包括如下步骤有:提供介孔分子模板,所述介孔分子模板含有纳米线形介孔;在惰性环境中,向所述介孔分子模板所含的所述纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体;将所述氧化铟锡纳米线前驱体进行退火处理,在所述纳米线形介孔中原位生成氧化铟锡纳米线;再除去所述介孔分子模板。所述氧化铟锡纳米线制备方法制备的氧化铟锡纳米线形介孔尺寸可控,长径比大,曲挠性优异,而且生成的氧化铟锡纳米线不会发生团聚。而且制备工艺易控,制备效率高,能够有效保证制备的氧化铟锡纳米线尺寸稳定。

Description

氧化铟锡纳米线及其制备方法和薄膜晶体管
技术领域
本发明属于纳米线材料技术领域,尤其涉及氧化铟锡纳米线及其制备方法和薄膜晶体管。
背景技术
金属纳米线是一种纳米尺度的金属线,是一种具有在横向上被限制在100纳米以下(纵向没有限制)的一维结构。这种尺度上,量子力学效应很重要,因此也被称作“量子线”。作为纳米技术的一个重要组成部分,金属纳米线可以被用来制作超小电路。
随着电子工业的飞速发展,对低能耗、多功能以及环境友好型电子产品的不断需求,柔性电子器件以其独特的柔韧延展性、高效多功能性以及便携可穿戴性成为了下一代电子工业发展的重要领域,引起人们越来越多的关注。其中晶体管作为许多电子设备驱动部分的放大器和开关,在电子器件中应用很多,故柔性薄膜晶体管也是近几年的一个研究热点。其中。触控屏幕材料也都需要具有柔性。
在现有众多的柔性材料中,其中纳米银线AgNWs由于在导电性、透光性、弯曲性、稳定性、摩尔纹和制造成本等方面具有优良的性能,率先走在其它导电膜新材料的前面,是当前柔性触控向可折叠、卷曲屏发展的选择方案之一。但是在实际应用中发现,纳米银线导电薄膜因其导电层组成物-纳米线的纳米尺寸效应,随银线用量的增加,其导电薄膜成品的雾度增大,限制了其应用范围,目前的技术只能采用降低纳米银线的直径(<30nm)来解决雾度的问题。
但是目前纳米银线的化学合成法大体分类为:电化学法、湿化学法和多元醇法。其中化学法和多元醇生长的AgNWs的直径为25-300纳米,长度为10-300μm,雾度问题较严重。还有湿化学法和多元醇生长的AgNWs一般会加入聚合物,如聚乙烯吡咯烷酮等,作为生长的控制剂。但是,这些聚合物通常是绝缘的,反应后会残留在银纳米线的表面,很难去除,这将严重降低银纳米线的后续处理效率,降低银线网络导电性。因此,目前降低纳米银线的直径存在难度,而且会增大经济成本。
虽然氧化铟锡(ITO)材料具有很好的透明性,而且同时具有良好的导电性和柔性,因此,氧化铟锡也常被应用于柔性器件中,但是氧化铟锡(ITO)材料目前常规被用于制备成氧化铟锡(ITO)膜层使用,而膜层的耐曲挠性不理想,因此,传统ITO导电薄膜已不能满足市场对产品的要求。
发明内容
本发明的一个目的在于克服现有技术的上述不足,提供氧化铟锡纳米线和其制备方法,以解决现有氧化铟锡一般以膜层形态使用且存在耐曲挠性不理想的技术问题。
本发明的另一目的在于提供薄膜晶体管,以解决现有含氧化铟锡膜层的薄膜晶体管存在耐曲挠性和性能稳定不理想的技术问题。
为了实现上述发明目的,本发明的一方面,提供了一种氧化铟锡纳米线的制备方法。所述氧化铟锡纳米线的制备方法包括如下步骤:
提供介孔分子模板,所述介孔分子模板含有纳米线形介孔;
在惰性环境中,向所述介孔分子模板所含的所述纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体;
将所述氧化铟锡纳米线前驱体进行退火处理,在所述纳米线形介孔中原位生成氧化铟锡纳米线;再
除去所述介孔分子模板。
本发明的又一方面,提供了一种氧化铟锡纳米线。所述氧化铟锡纳米线由本发明氧化铟锡纳米线制备方法制备获得。
本发明的再一方面,提供了一种薄膜晶体管。所述薄膜晶体管包括基板和依次沉积在所述基板表面的栅金属层、栅绝缘层、非晶硅有源层、欧姆接触层、源漏金属层、钝化层,在所述钝化层外表面还沉积有氧化铟锡层,且所述氧化铟锡层至少部分贯穿所述钝化层并与所述源漏金属层连接,其中,所述氧化铟锡层中含本发明氧化铟锡纳米线。
与现有技术相比,本发明具有以下的技术效果:
本发明氧化铟锡纳米线制备方法直接在介孔分子模板所含的纳米线形介孔中原位沉积氧化铟锡纳米线前驱体,从而使得退火处理生成的氧化铟锡纳米线能够原位生长在纳米线形介孔中,从而使得制备的氧化铟锡纳米线形介孔尺寸可控,长径比大,而且生成的氧化铟锡纳米线不会发生团聚。另外,所述氧化铟锡纳米线的制备方法制备工艺易控,制备效率高,能够有效保证制备的氧化铟锡纳米线尺寸稳定,而且可实现大规模生产。
本发明氧化铟锡纳米线由于是由本发明氧化铟锡纳米线制备方法制备形成,因此,本发明氧化铟锡纳米线尺寸可控,长径比大,曲挠性优异,而且无团聚现象。
本发明薄膜晶体管所含的氧化铟锡层含有本发明氧化铟锡纳米线,因此,可以使得电子在其直径方向高速传输,且电子的传输性能高,从而制备得到氧化铟锡层导电性能好。而且氧化铟锡纳米线透光性好,并具有优异的曲挠性,从而赋予薄膜晶体管具有优异的耐曲挠性,其工作性能稳定,有效延长了使用寿命,而且有效克服现有氧化铟锡层耐曲挠性不理想和纳米银线膜层存在雾度大的不足。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例氧化铟锡纳米线的制备方法的工艺流程示意图;
图2为本发明实施例介孔分子模板的结构示意图;
图3为本发明薄膜晶体管的剖视结构示意图。
附图标号说明:
01-介孔分子模板,11-纳米线形介孔,1-基板,2-栅金属层,3-栅绝缘层,4-非晶硅有源层,5-欧姆接触层5,6-源漏金属层,7-钝化层,8-像素电极。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请中,术语“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况。其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,“a,b,或c中的至少一项(个)”,或,“a,b,和c中的至少一项(个)”,均可以表示:a,b,c,a-b(即a和b),a-c,b-c,或a-b-c,其中a,b,c分别可以是单个,也可以是多个。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,部分或全部步骤可以并行执行或先后执行,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
本申请实施例说明书中所提到的相关成分的重量不仅仅可以指代各组分的具体含量,也可以表示各组分间重量的比例关系,因此,只要是按照本申请实施例说明书相关组分的含量按比例放大或缩小均在本申请实施例说明书公开的范围之内。具体地,本申请实施例说明书中的质量可以是μg、mg、g、kg等化工领域公知的质量单位。
一方面,本发明实施例提供了一种氧化铟锡纳米线的制备方法。该氧化铟锡纳米线的制备方法工艺流程如图1所示,结合图2,该氧化铟锡纳米线的制备方法包括如下步骤:
S01:提供介孔分子模板01,该介孔分子模板01含有纳米线形介孔11;
S02:在惰性环境中,向介孔分子模板01所含的纳米线形介孔11中脉冲交替通入氧化铟锡反应源气体,在纳米线形介孔11中原位原子层沉积氧化铟锡纳米线前驱体;
S03:将氧化铟锡纳米线前驱体进行退火处理,在所述纳米线形介孔中原位生成氧化铟锡纳米线;
S04:除去所述介孔分子模板01。
这样,本发明实施例氧化铟锡纳米线制备方法以介孔分子模板01为生长氧化铟锡纳米线的模板,采用原子层沉积(atomic layer deposition,ALD)法直接在介孔分子模板01所含的纳米线形介孔11中原位沉积氧化铟锡纳米线前驱体,从而使得经退火处理生成的氧化铟锡纳米线能够原位生长在纳米线形介孔11中,从而使得制备的氧化铟锡纳米线形介孔尺寸可控,长径比大,而且不会发生团聚。另外,本发明实施例氧化铟锡纳米线的制备方法制备工艺易控,制备效率高,能够有效保证制备的氧化铟锡纳米线尺寸稳定,而且可实现大规模生产。
其中,步骤S01中,介孔分子模板如图1所示的介孔分子模板01,其含有纳米线形介孔11,如可选所含纳米线介孔的直径为2-50nm优选2-10nm、长度为微米范围的介孔分子模板01。这样,介孔分子模板01作为生长氧化铟锡纳米线的模板。在一实施例中,介孔分子模板01为介孔二氧化硅。在具体实施例中,介孔二氧化硅包括SBA15、MCM41、HPSi中的至少一种。选用该些介孔分子筛材料,其具有高比表面积,可达到2000m2/g;孔径均一且可调如直径为2-50nm,优选2-10nm,长度为微米范围,如几十微米;高度有序,具有丰富的纳米线形介孔11,而且所含的纳米线形介孔11的长径比大,从而有效提高了生成的氧化铟锡纳米线长径比。其中,介孔二氧化硅如SBA15、MCM41等介孔分子筛可以按照现有方法进行制备。
步骤S02中,将氧化铟锡反应源气体脉冲交替导入步骤S01中介孔分子模板01所含纳米线形介孔11中,在纳米线形介孔11原位原子层沉积氧化铟锡纳米线前驱体。这样,沉积形成的氧化铟锡纳米线前驱体形态与纳米线形介孔11的形态保持一致。
其中,脉冲交替通入氧化铟锡反应源气体的方法为原子层沉积(atomic layerdeposition,ALD)法。ALD技术是一种特殊的化学气相沉积技术,是通过将气相氧化铟锡反应源脉冲交替通入反应室并在沉积基体表面发生化学吸附反应形成薄膜的一种方法。相对传统化学气相沉积(CVD)对比,CVD一般适合平的表面或浅沟槽,而ALD不仅适合平台、浅沟槽,还适于深沟槽中沉积,而且ALD沉积的膜层的均匀性、致密性、阶梯覆盖率以及厚度控制等方面都具有明显的优势。
另外,步骤S02中的脉冲交替通入氧化铟锡反应源气体是先向纳米线形介孔11中通入一种氧化铟锡反应源气体,一定时间后停止通入该氧化铟锡反应源气体,待沉积后再将多余的该氧化铟锡反应源气体吹扫除去,完成第一脉冲。在完成该第一脉冲处理后,再向纳米线形介孔11中通入另一种氧化铟锡反应源气体,一定时间后停止通入该氧化铟锡反应源气体,待沉积后再将多余的该氧化铟锡反应源气体吹扫除去,完成第二脉冲。
因此,在一实施例中,步骤S02中的向介孔分子模板01所含的纳米线形介孔11中脉冲交替通入氧化铟锡反应源气体的方法工艺流程如下表1所示顺序,具体包括如下步骤:
步骤一:将铟前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s,具体如0.02s;
步骤二:停止通入所述铟前驱体,停留时间为2-10s,具体如5s;
步骤三:通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为5-20s,具体如10s;
步骤四:将锡前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s,具体如0.01s;
步骤五:停止通入所述锡前驱体,停留时间为2-10s,具体如5s;
步骤六:通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为2-10s,具体如5s;
步骤七:将氧前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s,具体如0.02s;
步骤八:止通入所述氧前驱体,停留时间为2-10s,具体如5s;
步骤九:通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为2-10s,具体如5s;
其中,步骤一中的铟前驱体可以是气态或者被气化的铟化合物,如具体的可以是包括三甲基铟、三氯化铟、三烃基铟、三烃基铟中的至少一种;步骤四中的锡前驱体可以是气态或者被气化的锡化合物,如具体的包括四(二甲胺基)锡、二丁基锡、二甲基锡、二辛基锡、四苯基锡中的至少一种;步骤七中的氧前驱体具体的可以是氧气(O2);步骤三中的第一惰性气体、步骤六中的第二惰性气体、步骤九中的第三惰性气体可以但不仅仅为Ar。
另外,以上述步骤一至所述步骤九为一个原子沉积循环,所述原子沉积循环至少进行一次。实施例中,原子沉积循环进行200-1000次,具体如500次。
通过对向介孔分子模板所含的纳米线形介孔中脉冲交替通入氧化铟锡反应源气体的方法步骤和工艺条件的控制和优化,使得在纳米线形介孔11中进行充分原位原子层沉积氧化铟锡纳米线前驱体,从而使得沉积形成的氧化铟锡纳米线前驱体能够沿纳米线具有纳米线形介孔11形貌和尺寸(直径和长度)。
表1
Figure BDA0003031376870000081
步骤S03中,将经步骤S02原子层沉积处理后的介孔分子模板01直接进行退火处理,使得沉积填充在介孔分子模板01所含纳米线形介孔11中的氧化铟锡纳米线前驱体在该退火处理过程中直接原位生长氧化铟锡纳米线。一实施例中,该退火处理的条件为在温度为80-250℃,退火处理30-600min。通过对该退火条件处理,不仅能够使得氧化铟锡纳米线前驱体氧化还原为氧化铟锡纳米线,而且能够保证生成的氧化铟锡纳米线具有良好的形貌,如生成氧化铟锡纳米线直径为2-10nm,长度为微米范围如1-15μm。
步骤S04中,除去介孔分子模板01后,原位生长在介孔分子模板01所含纳米线形介孔11中的氧化铟锡纳米线得以释放。其中,除去介孔分子模板01的方法可以是采用常规的方法除去,如当介孔分子模板01为介孔二氧化硅时,直接按照除去二氧化硅的方法进行除去而介孔二氧化硅即可,使得原位生长在介孔二氧化硅所含纳米线形介孔中的氧化铟锡纳米线释放出来。
进一步地,待步骤S04中除去介孔分子模板01的处理步骤之后,还包括对获得的氧化铟锡纳米线进行纯化处理,除去氧化铟锡纳米线表面残留的杂质,如为完全除去的介孔分子模板01残留物等杂质。一实施例中,对氧化铟锡纳米线的纯化处理可以采用漂洗处理,如具体实施例中,漂洗方法为在乙醇/水的混合溶液中浸渍30-60min,然后过滤去除。
因此,上文实施例中氧化铟锡纳米线制备方法采用采用原子层沉积法直接在介孔分子模板01所含的纳米线形介孔11中原位沉积氧化铟锡纳米线前驱体和原位生长氧化铟锡纳米线,使得制备的氧化铟锡纳米线形介孔尺寸可控,长径比大,而且不会发生团聚。另外,其制备方法制备工艺易控,制备效率高,能够有效保证制备的氧化铟锡纳米线尺寸稳定。
相应地,基于上文氧化铟锡纳米线制备方法,本发明实施例还提供了氧化铟锡纳米线。本发明实施例氧化铟锡纳米线由上文本发明实施例氧化铟锡纳米线制备方法制备获得。因此,本发明实施例氧化铟锡纳米线尺寸可控,均匀,长径比大,曲挠性优异,而且无团聚现象。经测得,本发明实施例氧化铟锡纳米线的直径在生成氧化铟锡纳米线直径为2-10nm,长度为微米范围如1-15μm。
另一方面,本发明实施例还提供了一种薄膜晶体管。本发明实施例薄膜晶体管包括薄膜晶体管本体和层叠在薄膜晶体管本体所含钝化层外表面的像素电极。
其中,薄膜晶体管本体可以是薄膜晶体管本体常规的结构,如图3中所述的,薄膜晶体管本体包括基板1和依次沉积在基板1表面的栅金属层2、栅绝缘层3、非晶硅有源层4、欧姆接触层5、源漏金属层6、钝化层7。其中,钝化层7上开设有从钝化层7外面直到源漏金属层6表面的通孔71。此时,本发明实施例薄膜晶体管所含的像素电极8层叠在钝化层7外表面,且像素电极8的一端通过通孔71延伸至源漏金属层6的表面,并与源漏金属层6直接连接。在本发明实施例中,该像素电极8为氧化铟锡层,且氧化铟锡层所含的氧化铟锡为上文本发明实施例氧化铟锡纳米线。这样,本发明实施例薄膜晶体管所含的氧化铟锡层含有上文氧化铟锡纳米线,因此,可以使得电子在其直径方向高速传输,且电子的传输性能高,从而制备得到氧化铟锡层导电性能好。而且氧化铟锡纳米线透光性好,并具有优异的曲挠性,从而赋予薄膜晶体管具有优异的耐曲挠性,其工作性能稳定,有效延长了使用寿命,而且有效克服现有氧化铟锡层耐曲挠性不理想和纳米银线膜层存在雾度大的不足。
在实施例中,氧化铟锡层的制备方法可以是将上文氧化铟锡纳米线配制成分散液,然后按照成膜工艺成膜,如采用旋涂成膜等形成含有氧化铟锡纳米线的氧化铟锡层。或可以进一步对形成的氧化铟锡层进行退火处理。
同样,本发明实施例还提供了一种薄膜晶体管阵列和含有薄膜晶体管阵列的显示装置。其中,该薄膜晶体管阵列中含有按照要求阵列分布的薄膜晶体管。该薄膜晶体管为上述本发明实施例薄膜晶体管。那么本发明实施例显示装置含有本发明实施例薄膜晶体管阵列。这样,本发明薄膜晶体管阵列和显示装置透光性好,可以为柔性且耐曲挠性高,其工作性能稳定,使用寿命长。
为使本发明上述实施细节和操作能清楚地被本领域技术人员理解,以及本发明实施例氧化铟锡纳米线及其制备方法和薄膜晶体管的进步性能显著的体现,以下通过多个实施例来举例说明上述技术方案。
1.氧化铟锡纳米线及其制备方法实施例
实施例11
本实施例提供一种氧化铟锡纳米线及其制备方法。该氧化铟锡纳米线制备方法包括如下步骤:
S1:提供介孔二氧化硅分子模板SBA15,所述介孔分子模板含有纳米线形介孔;
S2:在惰性环境中,采用ALD法按照下述向SBA15所含的纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体:
步骤一:将铟前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤二:停止通入所述铟前驱体,停留时间为5s;
步骤三:通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为10s;
步骤四:将锡前驱体通入所述纳米线形介孔中,通入时间为0.01s;
步骤五:停止通入所述锡前驱体,停留时间为5s;
步骤六:通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
步骤七:将氧前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤八:止通入所述氧前驱体,停留时间为5s;
步骤九:通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
以所述步骤一至所述步骤九为一个原子沉积循环,所述原子沉积循环至少进行200次。
S3:将含氧化铟锡纳米线前驱体的SBA15于150℃进行退火处理60分钟,在纳米线形介孔中原位生成氧化铟锡纳米线;再
S4:除去SBA15。
经测得,氧化铟锡纳米线的直径平均为2nm,长度为1μm。
实施例12
本实施例提供一种氧化铟锡纳米线及其制备方法。该氧化铟锡纳米线制备方法包括如下步骤:
S1:提供介孔二氧化硅分子模板SBA15,所述介孔分子模板含有纳米线形介孔;
S2:在惰性环境中,采用ALD法按照下述向SBA15所含的纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体:
步骤一:将铟前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤二:停止通入所述铟前驱体,停留时间为5s;
步骤三:通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为10s;
步骤四:将锡前驱体通入所述纳米线形介孔中,通入时间为0.01s;
步骤五:停止通入所述锡前驱体,停留时间为5s;
步骤六:通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
步骤七:将氧前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤八:止通入所述氧前驱体,停留时间为5s;
步骤九:通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
以所述步骤一至所述步骤九为一个原子沉积循环,所述原子沉积循环至少进行500次。
S3:将含氧化铟锡纳米线前驱体的SBA15于150℃进行退火处理60分钟,在纳米线形介孔中原位生成氧化铟锡纳米线;再
S4:除去SBA15。
经测得,氧化铟锡纳米线的直径平均为5nm,长度为5μm。
实施例13
本实施例提供一种氧化铟锡纳米线及其制备方法。该氧化铟锡纳米线制备方法包括如下步骤:
S1:提供介孔二氧化硅分子模板SBA15,所述介孔分子模板含有纳米线形介孔;
S2:在惰性环境中,采用ALD法按照下述向SBA15所含的纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体:
步骤一:将铟前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤二:停止通入所述铟前驱体,停留时间为5s;
步骤三:通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为10s;
步骤四:将锡前驱体通入所述纳米线形介孔中,通入时间为0.01s;
步骤五:停止通入所述锡前驱体,停留时间为5s;
步骤六:通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
步骤七:将氧前驱体通入所述纳米线形介孔中,通入时间为0.02s;
步骤八:止通入所述氧前驱体,停留时间为5s;
步骤九:通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
以所述步骤一至所述步骤九为一个原子沉积循环,所述原子沉积循环至少进行1000次。
S3:将含氧化铟锡纳米线前驱体的SBA15于150℃进行退火处理60分钟,在纳米线形介孔中原位生成氧化铟锡纳米线;再
S4:除去SBA15。
经测得,氧化铟锡纳米线的直径平均为10nm,长度为15μm。
2.薄膜晶体管实施例
实施例21至所述23
本实施例21至实施例23分别提供一种如图3所示的薄膜晶体管,其中,各薄膜晶体管所含的像素电极8是分别有上述实施例11至实施例13提供氧化铟锡纳米线按照如下方法制备形成的氧化铟锡纳米线层:
分别将上述实施例11至实施例13提供氧化铟锡纳米线采用乙醇/水溶剂进行漂洗处理,再采用聚乙烯醇溶剂配制成浓度为0.5-5%的分散液;然后分别采用旋涂发在钝化层7外面直接悬涂成膜,最后如150℃下进行退火处理60分钟,得到由氧化铟锡纳米线形成的氧化铟锡层。
其中,实施例11提供的氧化铟锡纳米线制备实施例21薄膜晶体管的氧化铟锡层;实施例12提供的氧化铟锡纳米线制备实施例22薄膜晶体管的氧化铟锡层;以此类推。
将本实施例21至实施例23和对比例提供的薄膜晶体管分别进行如下表1中相关性能测试,测试结果如下述表1中所示:
表1
Figure BDA0003031376870000141
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氧化铟锡纳米线的制备方法,包括如下步骤:
提供介孔分子模板,所述介孔分子模板含有纳米线形介孔;
在惰性环境中,向所述介孔分子模板所含的所述纳米线形介孔中脉冲交替通入氧化铟锡反应源气体,在所述纳米线形介孔中原位原子层沉积氧化铟锡纳米线前驱体;
将所述氧化铟锡纳米线前驱体进行退火处理,在所述纳米线形介孔中原位生成氧化铟锡纳米线;再
除去所述介孔分子模板。
2.根据权利要求1所述的制备方法,其特征在于:向所述介孔分子模板所含的所述纳米线形介孔中脉冲交替通入氧化铟锡反应源气体的方法包括如下步骤:
将铟前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s;
停止通入所述铟前驱体,停留时间为2-10s;
通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为5-20s;
将锡前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s;
停止通入所述锡前驱体,停留时间为2-10s;
通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为2-10s;
将氧前驱体通入所述纳米线形介孔中,通入时间为0.01-0.05s;
止通入所述氧前驱体,停留时间为2-10s;
通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为2-10s;
以所述步骤一至所述步骤九为一个原子沉积循环,所述原子沉积循环至少进行一次。
3.根据权利要求2所述的制备方法,其特征在于:向所述介孔分子模板所含的所述纳米线形介孔中脉冲交替通入氧化铟锡反应源气体的方法包括如下步骤:
将铟前驱体通入所述纳米线形介孔中,通入时间为0.02s;
停止通入所述铟前驱体,停留时间为5s;
通入第一惰性气体进行吹扫处理,所述吹扫处理的时间为10s;
将锡前驱体通入所述纳米线形介孔中,通入时间为0.01s;
停止通入所述锡前驱体,停留时间为5s;
通入第二惰性气体进行吹扫处理,所述吹扫处理的时间为5s;
将氧前驱体通入所述纳米线形介孔中,通入时间为0.02s;
止通入所述氧前驱体,停留时间为5s;
通入第三惰性气体进行吹扫处理,所述吹扫处理的时间为5s。
4.根据权利要求2或3所述的制备方法,其特征在于:所述铟前驱体包括三甲基铟、三氯化铟、三烃基铟、三烃基铟中的至少一种;和/或
所述锡前驱体包括四(二甲胺基)锡、二丁基锡、二甲基锡、二辛基锡、四苯基锡中的至少一种。
5.根据权利要求2或3所述的制备方法,其特征在于:所述原子沉积循环进行200-1000次。
6.根据权利要求1-3任一项所述的制备方法,其特征在于:所述纳米线介孔的直径为2-10nm,长度为微米范围;和/或
所述退火处理的条件为在温度为80-250℃,退火处理30-600min。
7.根据权利要求6所述的制备方法,其特征在于:所述介孔分子模板为介孔二氧化硅。
8.根据权利要求7所述的制备方法,其特征在于:所述介孔二氧化硅包括SBA15、MCM41、HPSi中的至少一种。
9.一种氧化铟锡纳米线,其特征在于:所述氧化铟锡纳米线为根据权利要求1-8所述的制备方法制备获得。
10.一种薄膜晶体管,其特征在于,所述薄膜晶体管包括基板和依次沉积在所述基板表面的栅金属层、栅绝缘层、非晶硅有源层、欧姆接触层、源漏金属层、钝化层,在所述钝化层外表面还沉积有氧化铟锡层,且所述氧化铟锡层至少部分贯穿所述钝化层并与所述源漏金属层连接,其中,所述氧化铟锡层中含有权利要求9所述的氧化铟锡纳米线。
CN202110429100.6A 2021-04-21 2021-04-21 氧化铟锡纳米线及其制备方法和薄膜晶体管 Pending CN113140452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110429100.6A CN113140452A (zh) 2021-04-21 2021-04-21 氧化铟锡纳米线及其制备方法和薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110429100.6A CN113140452A (zh) 2021-04-21 2021-04-21 氧化铟锡纳米线及其制备方法和薄膜晶体管

Publications (1)

Publication Number Publication Date
CN113140452A true CN113140452A (zh) 2021-07-20

Family

ID=76813351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110429100.6A Pending CN113140452A (zh) 2021-04-21 2021-04-21 氧化铟锡纳米线及其制备方法和薄膜晶体管

Country Status (1)

Country Link
CN (1) CN113140452A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135951A1 (en) * 2002-09-30 2004-07-15 Dave Stumbo Integrated displays using nanowire transistors
CN101041557A (zh) * 2007-03-01 2007-09-26 华东师范大学 一种生长在玻璃衬底上的图形化ZnO纳米线结构及其制备方法
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
WO2010040967A1 (fr) * 2008-10-09 2010-04-15 Ecole Polytechnique Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede
WO2011072255A1 (en) * 2009-12-10 2011-06-16 William Marsh Rice University Conformal coating on nanostructured electrode materials for three-dimensional applications
CN103787404A (zh) * 2013-12-31 2014-05-14 浙江大学 一种尺寸可控的单分散氧化铟锡纳米晶的制备方法、产品及应用
CN104143444A (zh) * 2014-07-18 2014-11-12 中国科学院化学研究所 一种多级氧化铟锡纳米线阵列复合材料及其制备方法与在太阳能电池中的应用
US20150132489A1 (en) * 2013-09-16 2015-05-14 Steven Howard Snyder Method of Fabricating a Uniformly Aligned Planar Array of Nanowires Using Atomic Layer Deposition
CN108022976A (zh) * 2017-11-03 2018-05-11 惠科股份有限公司 晶体管和晶体管制造方法
CN110310891A (zh) * 2019-06-28 2019-10-08 惠科股份有限公司 金属纳米线导电薄膜的制备方法及薄膜晶体管
CN110453198A (zh) * 2019-06-27 2019-11-15 惠科股份有限公司 一种铟锡氧化物薄膜的制作方法、显示面板和显示装置
CN111986834A (zh) * 2020-07-29 2020-11-24 北海惠科光电技术有限公司 一种碳纳米管导电薄膜的制作方法、显示面板和显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008174842A (ja) * 1999-10-06 2008-07-31 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
US20040135951A1 (en) * 2002-09-30 2004-07-15 Dave Stumbo Integrated displays using nanowire transistors
CN101041557A (zh) * 2007-03-01 2007-09-26 华东师范大学 一种生长在玻璃衬底上的图形化ZnO纳米线结构及其制备方法
WO2010040967A1 (fr) * 2008-10-09 2010-04-15 Ecole Polytechnique Procede de fabrication de nanofils semiconducteurs a croissance laterale et transistors obtenus par ce procede
WO2011072255A1 (en) * 2009-12-10 2011-06-16 William Marsh Rice University Conformal coating on nanostructured electrode materials for three-dimensional applications
US20150132489A1 (en) * 2013-09-16 2015-05-14 Steven Howard Snyder Method of Fabricating a Uniformly Aligned Planar Array of Nanowires Using Atomic Layer Deposition
CN103787404A (zh) * 2013-12-31 2014-05-14 浙江大学 一种尺寸可控的单分散氧化铟锡纳米晶的制备方法、产品及应用
CN104143444A (zh) * 2014-07-18 2014-11-12 中国科学院化学研究所 一种多级氧化铟锡纳米线阵列复合材料及其制备方法与在太阳能电池中的应用
CN108022976A (zh) * 2017-11-03 2018-05-11 惠科股份有限公司 晶体管和晶体管制造方法
CN110453198A (zh) * 2019-06-27 2019-11-15 惠科股份有限公司 一种铟锡氧化物薄膜的制作方法、显示面板和显示装置
CN110310891A (zh) * 2019-06-28 2019-10-08 惠科股份有限公司 金属纳米线导电薄膜的制备方法及薄膜晶体管
CN111986834A (zh) * 2020-07-29 2020-11-24 北海惠科光电技术有限公司 一种碳纳米管导电薄膜的制作方法、显示面板和显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
付冬伟;程轲;袁占强;庞山;王广君;李蕴才;杜祖亮;: "模板法制备CdS/TiO_2纳米管复合阵列薄膜及其光电性质" *
宋经纬;周祥;谌家军;马锡英;: "Si纳米线及其器件研究进展" *

Similar Documents

Publication Publication Date Title
CN110707182B (zh) 一种异质结电池制备方法
US8853034B2 (en) Doped graphene films with reduced sheet resistance
TWI457474B (zh) 一維金屬奈米結構之製造方法
US7067237B2 (en) Method for forming pattern of one-dimensional nanostructure
KR20150092013A (ko) 그래핀 기재 하이브리드 박막 및 그의 용도
CN112059202B (zh) 一种银铜双金属纳米纤维的制备方法及应用
CN106409653B (zh) 硅纳米线阵列的制备方法
Bedin et al. Revealing the synergy of Sn insertion in hematite for next‐generation solar water splitting nanoceramics
KR101087267B1 (ko) 실리콘 나노와이어/탄소나노튜브/징크옥사이드 코어/다중쉘 나노복합체의 제조방법 및 상기 나노복합체를 포함하는 태양전지
KR101441580B1 (ko) 은 나노와이어 제조방법
KR20030051224A (ko) 고유전율 게이트 산화막상의 강유전체 박막의mocvd용 시드층 프로세스
CN113140452A (zh) 氧化铟锡纳米线及其制备方法和薄膜晶体管
JP2010064951A5 (zh)
KR101514743B1 (ko) 패턴이 형성된 금속 나노와이어 투명전극 제조방법 및 이에 따라 제조되는 패턴이 형성된 금속 나노와이어 투명전극
CN114012103B (zh) 一种在硅表面制备尺寸可控银纳米粒子的方法
CN114620675B (zh) 一种多维度图案化硅基纳米草制备方法及其应用
US20160289825A1 (en) Carbon thin-film device and method of manufacturing the same
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
KR20150097152A (ko) 은 나노와이어 제조방법
CN111112642B (zh) 一种制备锗纳米线的方法
CN113937219A (zh) 一种基于三元溶剂制备Dion-Jacobson型准二维钙钛矿薄膜的方法
KR102487030B1 (ko) 투명 전극 용액용 은 나노와이어의 제조 방법
KR101984696B1 (ko) 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
JP7326989B2 (ja) グラフェン量子ドット装置、その製造方法及びグラフェン量子ドットアレイ構造体
Miyoshi et al. Fabrication of nanoline arrays of noble metals by electroless plating and selective etching process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210720

RJ01 Rejection of invention patent application after publication