KR101164113B1 - 다직경 실리콘 와이어 구조체의 제조방법 - Google Patents

다직경 실리콘 와이어 구조체의 제조방법 Download PDF

Info

Publication number
KR101164113B1
KR101164113B1 KR1020110029666A KR20110029666A KR101164113B1 KR 101164113 B1 KR101164113 B1 KR 101164113B1 KR 1020110029666 A KR1020110029666 A KR 1020110029666A KR 20110029666 A KR20110029666 A KR 20110029666A KR 101164113 B1 KR101164113 B1 KR 101164113B1
Authority
KR
South Korea
Prior art keywords
etching
silicon
silicon wire
metal catalyst
diameter
Prior art date
Application number
KR1020110029666A
Other languages
English (en)
Inventor
최호진
장환수
백성호
김재현
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020110029666A priority Critical patent/KR101164113B1/ko
Application granted granted Critical
Publication of KR101164113B1 publication Critical patent/KR101164113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Weting (AREA)

Abstract

실리콘 기판 표면에 에칭 마스크를 패터닝하는 단계; 및 상기 에칭 마스크가 패터닝된 상기 실리콘 기판 표면에 대해 화학적 에칭을 수행하는 단계를 포함하되, 상기 화학적 에칭은 식각 용액의 조성, 식각 시간, 식각 용액의 온도로 이루어진 군 중에서 선택되는 어느 하나의 공정 조건을 연속적으로 변화시켜 수행함으로써, 길이 방향의 직경이 변하는 실리콘 와이어를 형성하는 다직경 실리콘 와이어 구조체의 제조방법이 제공된다.

Description

다직경 실리콘 와이어 구조체의 제조방법{Fabricating method of multi-diameter silicon wire structure}
본 발명은 다직경 실리콘 와이어 구조체의 제조방법에 관한 것으로, 보다 상세하게는 공정조건의 제어를 통해 용이하게 다직경 실리콘 와이어 구조체를 얻을 수 있는 제조방법에 관한 것이다.
실리콘 와이어(Silicon-wire)는 큰 종횡비(Aspect ratio), 제작의 용이성, 독특한 전기적, 광학적 특성, 뛰어난 유연성(Flexibility)등이 여러 소자에 적용하는 것을 용이하게 해 준다. 또한, 실리콘 와이어는 광전자 소자(Optoelectronics Device), FET(Field Effect Transistor), 바이오센서(Biosensor), 화학센서(Chemical Sensor) 등의 분야에서 많은 연구가 되고 있다.
종래의 기술에서 고효율의 디바이스를 제작하기 위해서는 기존의 실리콘 와이어의 구조로는 한계가 있다. 보다 넓은 면적 또는 보다 높은 효율을 위해서는 실리콘 와이어의 구조변경이 필요하다. 예를 들어 고효율 태양전지 제작을 위해서는 실리콘 와이어의 흡수율은 높이면서 반사율은 줄이는 광학 특성이 중요하다. 이를 달성하기 위해서는 실리콘 와이어의 직경을 길이 방향으로 변화를 주는 것이 필요하다. 예를 들면 실리콘 와이어의 지름을 위쪽은 작게 아래쪽은 크게 하는 방법 또는 위쪽에서 아래쪽으로 가면서 지름을 줄이는 방법 등이다. VLS 방법으로 실리콘 와이어의 직경을 변화시키는 것이 가능하나 이 경우 금속촉매(Au)에 의한 실리콘 와이어의 오염이 발생하여 최종 디바이스의 효율감소 원인이 되며 다양한 결정 방향을 가진 실리콘 와이어의 형성이 어렵다.
본 발명의 일 실시예에 의하면, 실리콘 기판 표면에 에칭 마스크를 패터닝하는 단계; 및 상기 에칭 마스크가 패터닝된 상기 실리콘 기판 표면에 대해 화학적 에칭을 수행하는 단계를 포함하되, 상기 화학적 에칭은 식각 용액의 조성, 식각 시간, 식각 용액의 온도로 이루어진 군 중에서 선택되는 어느 하나의 공정 조건을 연속적으로 변화시켜 수행함으로써, 길이 방향의 직경이 변하는 실리콘 와이어를 형성하는 다직경 실리콘 와이어 구조체의 제조방법이 제공된다.
일 실시예에 의하면, 상기 금속촉매 화학적 식각법은 상기 실리콘 기판 표면에 금속촉매를 증착하는 단계를 더 포함하는 2스텝 방법일 수 있다.
일 실시예에 의하면, 상기 식각 용액 내 산화제의 농도를 높이거나 식각 용액의 온도가 높임에 따라 실리콘 와이어의 직경이 감소할 수 있다.
일 실시예에 의하면, 상술한 방법에 있어서 산화제의 농도가 서로 다른 적어도 2종의 식각 용액을 연속적으로 처리하여 다직경 실리콘 와이어 구조체를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 금속촉매 화학적 식각법을 나타내는 공정 흐름도이다.
도 2는 금속촉매 화학적 식각법과 관련된 반응식 및 식각 방식을 보여주는 단면도이다.
도 3은 식각 시 다양한 공정 조건으로 만들어진 다직경 실리콘 와이어의 예들을 나타낸다.
도 4는 금속촉매 화학적 식각법을 사용시 과산화수소수의 농도에 따른 실리콘 와이어의 직경변화를 나타낸 주사전자현미경(SEM) 사진이다.
도 5는 과산화수소수의 농도가 다른 두 가지 식각 용액으로 연속 처리한 결과를 나타낸 주사전자현미경(SEM) 사진이다.
실리콘 와이어 제작에는 크게 바텀-업(Bottom-up) 방식과 탑-다운(Top-down) 방식으로 나누어지며, 두 방식 모두 금속 촉매를 사용하게 된다.
먼저, Bottom-up 방식으로 실리콘 와이어를 제작하기 위해서는 실리콘 표면의 원하는 위치에 특정한 모양과 기능을 가지는 금속박막들을 증착하여야 한다. 따라서 bottom-up 방식의 제작방법에서 가장 중요한 기술은 실리콘 표면에 선택적으로 금속 촉매를 증착시키는 것이다. 이를 위해서는 금속 촉매의 양 조절이 정확하게 되어야 하고, 선택성 있고 다양하게 변화시킬 수 있어야 하며, 실리콘 표면과의 접합력(Adhesion) 또한 고려해야 될 중요한 사항이다. Bottom-up 방식의 대표적인 것은 VLS (Vapor-liquid-solid)방법이며 보통 금속 촉매로 금(Au)를 사용하게 된다. 금속 촉매(Au)를 아주 얇게 증착 시킨 후 특정온도(363℃ 정도)에서 SiH4와 반응하여 합금상태로 녹아서 액체가 된다. 합금이 고체가 되면서 금속 촉매의 아래는 단결정 실리콘 나노와이어가 형성된다. 그러나 이러한 방법은 금속 촉매(Au)가 실리콘 내부로 침투하여 디바이스 (Device)의 성능을 저하시키게 된다. 그리고 앞에서 언급한 여러 분야에서 적용이 가능하려면 실리콘 와이어의 폭, 길이, 조밀도 등을 일정하게 조절(Control)할 수 있어야 한다. 이러한 조절을 위해서는 Top-down 방식인 전자빔 리소그래피나 입자가 치밀한 콜로이드(Colloid) 금속 촉매 등을 이용하지 않고서는 실리콘 와이어의 폭(Diameter), 간격(Gap), 조밀도(Density)를 조절(Control)하기는 쉽지 않다. 또한 상대적으로 높은 온도에서 실리콘 와이어를 제조하기 때문에 Top-down 방식보다 고온의 스트레스를 받는 단점을 가지고 있다.
Top-down 방식의 대표적인 금속 촉매 화학적 식각법(Metal-assisted Chemical Etching, MCE)은 금속 촉매와 산화제(Oxidizing agent)의 반응으로 실리콘 기판의 식각을 유도함으로써 금속 촉매 용액에 노출된 부분이 식각되어 실리콘 와이어의 형성이 가능하다. 그리고 습식 공정을 기본으로 함으로써, PS(Polystyrene) 또는 반도체 기본공정인 포토 리소그래피(Photolithography)공정이 그대로 사용가능하며, 낮은 비용, 대 면적 공정이 가능하며, 와이어의 폭(Diameter), 간격(Gap), 길이(Length), 조밀도(Density)를 비교적 손쉽게 조절(Control) 할 수 있다.
이러한 금속 촉매 식각법은 크게 두 가지로 나눌 수 있다. 첫 번째 방법은 금속 촉매가 식각 용액에 용해되어져 있어서 금속 촉매의 증착과 식각이 동시에 일어나는 것을 이용하는 것으로 편의상 1단계로 이루어져 있다고 해서 1 스텝 금속 촉매 식각법이라 한다. 우선 일정하게 정렬된 실리콘 와이어를 얻기 위해서 PS(Polystyrene) 코팅, 포토리소그래피 또는 랜덤(Random) 패턴을 형성하여 제작하고자하는 실리콘 와이어의 폭(Diameter), 간격(Gap), 조밀도(Density)를 조절 할 수 가 있으며, 식각 시간에 의해서 실리콘 와이어의 길이(Length) 또한 조절이 가능하다. 두 번째 방법은 2개의 단계로 이루어진 것으로 편의상 2 스텝 방법으로 통칭한다. 금속 촉매를 증착하는 단계와 산화제가 용해되어 있는 식각용액에 담지 함으로써 실리콘을 선택적으로 식각하는 단계로 구성되어 있다. 2 스텝 귀금속 촉매 식각법에서 귀금속을 증착하는 방법에는 스퍼터(Sputter), 열증착(Thermal evaporration), 전기화학적 증착(Electrochemical deposition), 불산 용액 중에서의 무전기 침착(ectroless deposition)과 같은 다양한 방법들이 있다. 2 스텝방법은 1 스텝방법보다 다양한 구조체의 형성이 가능하다는 장점을 가지고 있다.
본 발명은 금속촉매 화학적 식각법(metal-assisted catalytic etching)을 사용하여 실리콘 와이어 구조체를 제조하는 방법에 관한 것이다. 금속촉매 화학적 식각법을 사용할 경우, 다양한 결정 방향을 가지는 실리콘 소재를 사용할 수 있고, 불순물 오염으로 인한 디바이스의 성능 저하 방지 및 보다 넓은 면적에서 실리콘 와이어 어레이의 제작이 가능하고, 금속 촉매 오염이 없는 높은 효율의 디바이스 제작이 가능하다. 또한, 본 발명의 금속 촉매 화학적 식각법을 사용할 경우 실리콘 와이어의 길이 방향으로 직경 변화를 줄 수 있어서 다직경 실리콘 와이어 구조체를 용이하게 제조할 수 있다.
이하, 도면을 참조하여 본 발명에 대하여 더욱 상세히 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 금속촉매 화학적 식각법을 나타내는 공정 흐름도이다. 도 1을 참조하면, (a) 내지 (d)는 바텀-업 타입의 2 스텝 금속촉매 화학적 식각법으로서, 이중 (d)단계를 공정 조건 별로 나누어 보면 (d-1), (d-2), (d-3)와 같이 다양한 와이어 직경을 갖는 결과물을 얻을 수 있다.
공정 조건은 식각 용액의 농도 및 온도를 포함할 수 있다. 식각 용액은 산화제와 BOE 용액을 포함할 수 있다. 예를 들어, 식각 용액으로서 과산화수소수(H2O2)와 HF/BOE의 혼합 용액을 사용할 수 있다. 상기 식각 용액의 농도가 높을수록, 온도가 높을수록 측면으로 과도한 식각이 발생할 수 있다. 즉, 도 1의 (d-1)으로부터 (d-3) 쪽으로 갈수록 더 높은 농도 및 높은 온도 조건에서 식각을 한 결과를 나타낸다.
도 2는 금속촉매 화학적 식각법과 관련된 반응식 및 식각 방식을 보여주는 단면도이다. 도 2를 참조하면, 산화제(ex:과산화수소수)의 농도가 낮아지면 실리콘 식각반응에 필요한 정공(hole)의 공급이 줄어들게 됨으로써, 남은 실리콘 와이어의 직경이 커질 수 있다.
상술한 바와 같이, 공정 조건의 변화에 따라 실리콘 와이어의 직경을 제어할 수 있으므로 이를 활용하면 하나의 실리콘 와이어 몸체 내에 여러 직경을 갖는 구조도 만들 수 있다. 즉 PR 패터닝 및 금속 촉매 증착을 마친 다음, 제1 공정 조건으로 식각하고 이어서 제2 공정 조건으로 식각할 경우 여러 형태의 다직경 실리콘 와이어를 제조할 수 있다.
도 3은 식각 시 다양한 공정 조건으로 만들어진 다직경 실리콘 와이어의 예들을 나타낸다. 도 3의 (a) ~ (d)의 (1) 및 (2)는 포토레지스트가 제거되기 전 및 후를 나타낸다.
상술한 본 발명의 실리콘 와이어의 제조방법에 의하면, 금속촉매 화학적 식각법을 사용하여 넓은 표면적, 고효율을 가지는 실리콘 와이어를 형성할 수 있다. 다양한 직경을 가지는 와이어를 제작함으로써 표면적을 넓힐 수 있을 뿐만 아니라, 태양전지에서는 고효율의 태양전지 형성이 가능하다. 금속촉매 화학적 식각법은 간단한 습식공정을 기반으로 하여 상대적으로 VLS 방법보다 저온공정에서 진행하여 기판의 스트레스를 확연히 줄일 수 있으며, 금속촉매의 실리콘 내부로의 침투가 없어 디바이스의 성능 저하가 없다. 또한 무엇보다도 템플릿 형성이 불필요하며 제작비용과 시간을 줄일 수 있다.
이하 본 발명을 구체적인 실시예를 들어 설명하고자 하나 본 발명이 이하의 실시예에 의해 제한되는 것은 아니다.
<실시예>
먼저 세정된 실리콘 웨이퍼를 준비하였다. 세정은 RCA(SC-1, SC-2) 세정 법에 의하여 먼저 75~80°C의 온도로 유지된 NH4OH(ammonium hydroxide):H2O2 (hydrogen peroxide):H2O (water) (=1:1:5)용액에 10분간 샘플을 담지하여 유기물 오염을 제거하였다. 다음으로 상온에서 HF: H2O (=1:50)용액에 10초 정도 샘플을 담지하여 자연 산화막을 제거하였다. 마지막으로 75~80℃의 온도로 유지된 HCl +H2O2+H2O (=1:1:6)에 샘플을 10분간 담지하여 이온오염을 제거하였다. 실리콘 와이어의 패턴을 형성하는 방법으로 일반적인 포토리소그래피 공정을 이용하였다. 다음 단계로 스퍼터나 열증발법으로 금속촉매(Au, Pt, Ag, 등)를 약 10~40nm 두께로 증착하였다. 금속촉매가 증착된 샘플을 상온에서 (HF/BOE(4.6M) + H2O2(0.22/0.44/0.66M)) 용액에 담그어 화학적 식각을 진행하였다. 이때 증착된 금속촉매의 두께, 식각 용액의 농도, 온도, 식각 시간이 실리콘 와이어 형성에 매우 중요한 역할을 한다.
도 4는 금속촉매 화학적 식각법을 사용시 과산화수소수의 농도에 따른 실리콘 와이어의 직경변화를 나타낸 주사전자현미경(SEM) 사진이다. 도 4(a)는 과산화수소수 농도를 0.66M로 하였으며, 도 4(b)는 과산화수소수 농도를 0.44M로, 도 4(c)는 과산화수소수 농도를 0.22M로 하였다. 그 결과 제조된 실리콘 와이어의 직경은 도 4의 (a), (b) 및 (c)가 각각 2.17um, 2.62um, 3.33um로 점점 증가하는 것을 확인할 수 있었다.
도 5는 과산화수소수의 농도가 다른 두 가지 식각 용액으로 연속 처리한 결과를 나타낸 주사전자현미경(SEM) 사진이다. 실험 조건은 상기 실시예와 유사하며, 다만 첫 번째 식각 용액에서는 BOE(4.6M) + H2O2(0.66M) + 실온 + 60min의 조건으로 식각을 하였으며 두 번째 식각 용액에서는 BOE(4.6M) + H2O2(0.22M) + 실온 + 60min의 조건으로 식각하였다. 도 5를 참조하면, 도 3(b)에 도시한 예와 유사한 형태의 다직경 실리콘 와이어를 형성할 수 있었다. 따라서, 농도별 식각 용액 사용시 식각 순서의 변화, 식각 용액의 온도 변화 등에 의해 도 3과 같이 여러 형태의 다직경 실리콘 와이어의 형성이 가능하다.

Claims (4)

  1. 실리콘 기판 표면에 에칭 마스크를 패터닝하는 단계; 및
    상기 에칭 마스크가 패터닝된 상기 실리콘 기판 표면에 대해 화학적 에칭을 수행하는 단계를 포함하되,
    상기 화학적 에칭은 식각 용액의 조성, 식각 시간, 식각 용액의 온도로 이루어진 군 중에서 선택되는 어느 하나의 공정 조건을 연속적으로 변화시켜 수행함으로써, 길이 방향의 직경이 변하는 실리콘 와이어를 형성하는 실리콘 와이어 구조체의 제조방법.
  2. 제1 항에 있어서,
    상기 실리콘 기판 표면에 금속촉매를 증착하는 단계를 더 포함하는 실리콘 와이어 구조체의 제조방법.
  3. 제1 항 또는 제2 항에 있어서,
    상기 식각 용액 내 산화제의 농도를 높이거나 식각 용액의 온도를 높임에 따라 실리콘 와이어의 직경이 감소하는 실리콘 와이어 구조체의 제조방법.
  4. 제1 항 또는 제2 항에 있어서,
    산화제의 농도가 서로 다른 적어도 2종의 식각 용액을 연속적으로 처리하는 실리콘 와이어 구조체의 제조방법.
KR1020110029666A 2011-03-31 2011-03-31 다직경 실리콘 와이어 구조체의 제조방법 KR101164113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110029666A KR101164113B1 (ko) 2011-03-31 2011-03-31 다직경 실리콘 와이어 구조체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110029666A KR101164113B1 (ko) 2011-03-31 2011-03-31 다직경 실리콘 와이어 구조체의 제조방법

Publications (1)

Publication Number Publication Date
KR101164113B1 true KR101164113B1 (ko) 2012-07-12

Family

ID=46716518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029666A KR101164113B1 (ko) 2011-03-31 2011-03-31 다직경 실리콘 와이어 구조체의 제조방법

Country Status (1)

Country Link
KR (1) KR101164113B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101565212B1 (ko) * 2013-10-21 2015-11-02 한국생산기술연구원 전지 및 그 제조방법
KR20160001993A (ko) * 2014-06-30 2016-01-07 한양대학교 에리카산학협력단 쇼트키 접합 디바이스 및 그 제조 방법
KR101915161B1 (ko) 2012-11-14 2019-01-07 주성엔지니어링(주) 태양전지의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507231A (ja) 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507231A (ja) 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101915161B1 (ko) 2012-11-14 2019-01-07 주성엔지니어링(주) 태양전지의 제조방법
KR101565212B1 (ko) * 2013-10-21 2015-11-02 한국생산기술연구원 전지 및 그 제조방법
KR20160001993A (ko) * 2014-06-30 2016-01-07 한양대학교 에리카산학협력단 쇼트키 접합 디바이스 및 그 제조 방법
KR101661668B1 (ko) * 2014-06-30 2016-09-30 한양대학교 에리카산학협력단 쇼트키 접합 디바이스의 제조 방법

Similar Documents

Publication Publication Date Title
KR100607176B1 (ko) 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들
TWI431797B (zh) 選擇性射極之太陽能電池及其製作方法
US20130012022A1 (en) Method for fabricating silicon nanowire arrays
US10079322B2 (en) Necklaces of silicon nanowires
TW202105559A (zh) 用於異向性化學蝕刻之大面積計量和製程控制
JP2011523902A (ja) ナノワイヤアレイを製造するためのプロセス
WO2001018866A1 (en) Strongly textured atomic ridges and dots
US9437441B2 (en) Methods for etching substrate and semiconductor devices
JP4793854B2 (ja) ニッケル触媒と、パターニングしたポリシリコンまたはシリコン表面改質とを用いたシリコン基板上へのＺｎＯのナノ構造の選択的堆積
US7998359B2 (en) Methods of etching silicon-containing films on silicon substrates
US8372752B1 (en) Method for fabricating ultra-fine nanowire
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
CN105967139A (zh) 在硅基体上刻蚀孔洞的方法、含孔洞硅基体和半导体器件
KR101264877B1 (ko) 실리콘 와이어 구조체의 제조방법
CN105555705A (zh) 硅纳米线阵列的制备方法
US20140030873A1 (en) Method for fabricating patterned silicon nanowire array and silicon microstructure
KR101671627B1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
JP2004528710A (ja) 薄膜トランジスタを具えた電子デバイス及びその製造方法
Asano et al. A novel wafer dicing method using metal-assisted chemical etching
CN113113512A (zh) 定向异质外延方法及硅基锗锡合金材料
JP6391716B2 (ja) 大面積の垂直整列されたガリウムヒ素半導体ナノワイヤーアレイの作製工程
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
KR20200077646A (ko) 금속 촉매 화학 식각을 이용한 마이크로 및 나노 구조물 형성방법
Tokuda et al. Selective growth of Cu nanowires on Si (111) substrates
Xia et al. Effect of catalyst shape on etching orientation in metal-assisted chemical etching of silicon

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8