KR100607176B1 - 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들 - Google Patents

희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들 Download PDF

Info

Publication number
KR100607176B1
KR100607176B1 KR1020040020521A KR20040020521A KR100607176B1 KR 100607176 B1 KR100607176 B1 KR 100607176B1 KR 1020040020521 A KR1020040020521 A KR 1020040020521A KR 20040020521 A KR20040020521 A KR 20040020521A KR 100607176 B1 KR100607176 B1 KR 100607176B1
Authority
KR
South Korea
Prior art keywords
film
aqueous solution
base plate
alloy film
alloy
Prior art date
Application number
KR1020040020521A
Other languages
English (en)
Other versions
KR20050095261A (ko
Inventor
권두원
고형호
문창섭
심우관
박임수
김유경
한정남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040020521A priority Critical patent/KR100607176B1/ko
Priority to US11/089,208 priority patent/US7354868B2/en
Publication of KR20050095261A publication Critical patent/KR20050095261A/ko
Application granted granted Critical
Publication of KR100607176B1 publication Critical patent/KR100607176B1/ko
Priority to US12/032,048 priority patent/US8058180B2/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B3/00—Rotary drilling
    • E21B3/02—Surface drives for rotary drilling
    • E21B3/04—Rotary tables
    • E21B3/045—Rotary tables movably mounted on the drilling structure or platform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geology (AREA)
  • Mining & Mineral Resources (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

희석 에이.피.엠 수용액(An Aqueous Solution Diluted Ammonia And Peroxide Mixture)을 이용한 반도체 장치의 제조방법들을 제공한다. 이 제조방법들은 실리콘-게르마늄의 합금막을 갖는 단결정 실리콘 기저판에 희석 에이.피.엠 수용액을 사용해서 개별 소자들의 특성을 향상시킬 수 있는 방안을 제시한다. 이를 위해서, 기저판의 주 표면 상에 적어도 일 회의 성장 공정을 통해서 합금막을 형성하고, 상기 성장 공정 후 합금막의 상면에 세정 공정을 실시한다. 이때에, 상기 세정 공정은 희석 APM(Ammonia and Peroxide Mixture) 수용액을 사용해서 실시하는데, 상기 희석 APM 수용액은 수산화 암모늄(NH4OH), 과수(H2O2) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한다. 이를 통해서, 상기 희석 에이.피.엠 수용액을 이용한 반도체 장치는 실리콘-게르마늄의 합금막에 과도한 식각을 하지 않아서 단결정 실리콘 기저판 상부의 개별 소자들의 특성을 향상시킨다.
실리콘-게르마늄 합금막, 세정 공정, 희석 APM 수용액, 단결정 실리콘 기저판.

Description

희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들{Methods Of Fabricating A Semiconductor Device By Using An Aqueous Solution Diluted Ammonia And Peroxide Mixture}
도 1 내지 도 5 는 각각이 합금막 및 물질막을 갖는 기저판에 트랜치의 제조방법을 보여주는 반도체 장치의 단면도들.
도 6 은 적어도 하나의 짝(Pair)의 합금막 및 물질막을 갖는 기저판에 배치된 바(Bar) 패턴을 보여주는 반도체 장치의 단면도.
도 7 및 도 8 은 각각이 본 발명에 따른 희석 APM 수용액을 설명해주는 그래프들.
도 9 내지 도 14 는 각각이 본 발명의 희석 APM 수용액이 적용되기 위한 타당성을 보여주는 반도체 장치의 단면도들.
도 15 는 합금막을 적어도 일 회의 성장 공정을 통해서 형성한 반도체 장치를 보여주는 단면도.
도 16 은 도 15 의 합금막의 표면 처리를 위해서 본 발명의 희석 APM 수용액을 적용할 수 있슴을 보여주는 그래프.
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 상세하게는 희석 에이.피.엠(APM: Ammonia and Peroxide Mixture) 수용액을 이용한 반도체 장치의 제조방법들에 관한 것이다.
최근에, 반도체 장치는 그 장치의 스피드 향상 및 집적도 증가를 요구하는 반도체 시장의 요구에 대응해서 개별 소자들을 단결정의 실리콘 기저판 상에 형성하기 보다 오히려 실리콘(Silicon)-게르마늄(Germanium) 막 상에 형성하려고 연구되어지고 있다. 물론, 상기 실리콘-게르마늄 막은 단결정의 실리콘 기저판 상에 실리콘 원자들을 사용해서 형성된 것이다.
상기 실리콘-게르마늄 막을 사용한 반도체 장치는 개별 소자들의 크기를 임의로 줄여서 스피드를 향상하기 보다 게르마늄 원자의 함유 비율에 따라서 비례하는 그 막 자체의 격자 상수를 이용해서 캐리어의 모빌러티(Mobility)를 증가시키는 장점을 갖는다. 상기 캐리어의 모빌러티의 증가는 실리콘-게르마늄 막을 사용한 반도체 장치의 트랜지스터의 전류 구동 능력 및 회로 배선의 배선 능력을 향상시킨다.
그러나, 상기 실리콘-게르마늄 막은 산화제 및 과수를 포함한 수용액에 대해서 취약한 구조적인 특성을 가지고 있다. 이는 실리콘-게르마늄 막이 과수(H202)와 반응해서 실리콘 산화막을 빠르게 형성하고 동시에 상기 실리콘 산화막이 수산화 암모늄에 식각되어서 실리콘보다 과다하게 식각되기 때문이다.
상기 과다하게 식각된 실리콘-게르마늄 막은 그 막을 이용한 개별 소자들의 특성을 열악시키고, 동시에 상기 개별 소자들을 갖는 반도체 장치는 소비자들의 기대치에 미치지 못하여 반도체 시장에서 사라질 수도 있다.
한편, " 실리콘-게르마늄 합금들을 사용해서 상 전이 온도를 줄이는 방법(Method Of Reducing Phase Transition Temperature By Using Silicon-Germanium Alloys)" 이 미국특허공보 제 6,399,487 호(U.S PATENT No. 6,399,487)에 제인 바이 라이(Jane-Bai Lai) 등에 의해 개시된 바 있다.
상기 미국특허공보 제 6,399,487 호에 따르면, 이 방법은 실리콘 기저판에 폴리실리콘 막으로 된 게이트를 형성하는 것과, 상기 게이트의 상면에 실리콘-게르마늄 합금을 형성하는 것을 포함한다. 그리고, 상기 게이트와 중첩하는 소오스 및 드레인 영역들과 함께 실리콘-게르마늄 합금 상에 실리사이드 공정을 통해서 타이타늄 막을 동시에 형성한다. 이때에, 상기 실리콘-게르마늄 합금과 반응하지 않은 타이타늄 막은 암모니아(Ammonia) 및 과수(Peroxide)를 갖는 수용액을 사용해서 실리콘 기판으로부터 제거되어 진다.
그러나, 상기 수용액은 암모니아 및 과수의 비율이 최적화되지 않으면 실리콘-게르마늄 합금이 드러나는 시점에 그 합금의 상면 및 측부를 과다하게 식각할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 암모니아 및 과수를 희석시킨 수용액을 사용해서 합금막을 갖는 기저판에 세정 공정(Cleaning Process)을 실시하여 합금막의 표면의 물리적 특성을 최적화할 수 있는 반도체 장치의 제조방법들을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 암모니아 및 과수를 희석시킨 수용액을 사용해서 차례로 적층된 적어도 하나의 짝의 물질막 및 합금막의 단면을 갖는 기저판에 후 세정 공정(Post-Cleaning Process)을 실시하여 후 세정 공정 이전의 공정 프러파일을 계속적으로 유지할 수 있는 반도체 장치의 제조방법들을 제공하는데 있다.
상기 기술적 과제들을 구현하기 위해서, 희석 에이.피.엠(APM) 수용액을 이용한 반도체 장치의 제조방법들을 제공한다.
이 제조방법들의 일 양태는 기저판의 주 표면 상에 합금막을 형성하는 것을 포함한다. 상기 합금막은 적어도 일 회의 성장 공정을 통해서 기저판 상에 형성한다. 상기 성장 공정 후 상기 합금막의 상면에 세정 공정을 실시한다. 상기 세정 공정은 희석 APM(Ammonia and Peroxide Mixture) 수용액을 사용해서 실시한다. 이때에, 상기 희석 APM 수용액은 수산화 암모늄(NH4OH), 과수(H2O2) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한다.
상기 제조방법들의 다른 양태는 기저판의 주 표면 상에 합금막 및 물질막을 차례로 형성하는 것을 포함한다. 상기 합금막 및 물질막은 적어도 하나의 짝(Pair) 으로 기저판 상에 형성한다. 상기 물질막 및 합금막에 건식 식각 공정을 수행하는데, 상기 건식 식각 공정은 기저판의 상부에 물질막 및 합금막의 단면이 노출되도록 형성한다. 그리고, 상기 물질막 및 상기 합금막의 단면을 갖는 기저판에 후 세정 공정을 실시한다. 상기 후 세정 공정은 희석 APM(Ammonia and Peroxide Mixture) 수용액을 사용해서 실시한다. 이때에, 상기 희석 APM 수용액은 수산화 암모늄(NH4OH), 과수(H2O2) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한다.
이제, 상기 반도체 장치의 제조방법들은 첨부된 도면들을 참조해서 보다 상세하게 설명하기로 한다.
도 1 및 도 5 는 각각이 합금막 및 물질막을 갖는 기저판에 트랜치의 제조방법을 보여주는 반도체 장치의 단면도들이고, 도 6 은 적어도 하나의 짝(Pair)의 합금막 및 물질막을 갖는 기저판에 배치된 바(Bar) 패턴을 보여주는 반도체 장치의 단면도이다.
도 1 내지 도 6 을 참조하면, 기저판(Substrate; 10) 상에 합금막(Alloy Layer; 20) 및 물질막(Material Layer; 30)을 차례로 형성하는데, 상기 물질막(30)은 스트레인드 실리콘 막(Strained Silicon Layer)으로 형성한다. 상기 물질막(30)은 에피텍셜 공정(Epitaxial Process)을 사용해서 형성한다. 상기 합금막(20)은 실리콘-게르마늄 막(Silicon-Germanium Layer)으로 형성하고, 상기 합금막(20)은 게르마늄이 실리콘 대비 0 ~ 99% 사이의 원자 무게 값들 중의 하나를 갖도록 형성한 다. 그리고, 상기 합금막(20)은 화학 기상 증착(Chemical Vapor Deposition)을 사용해서 형성한다. 상기 기저판(10)은 단결정 실리콘 막(Single Crystaline Layer)으로 형성하는 것이 바람직하고, 상기 기저판(10)은 다결정 실리콘 막(Polycrystaline Layer)으로 형성할 수도 있다.
상기 물질막(30) 상에 마스크 막(40) 및 포토레지스트 막(50)을 차례로 형성하고, 상기 포토레지스트 막(50)에 포토 공정을 실시해서 마스크 막(40) 상에 포토레지스트 패턴(55)들을 형성한다. 그리고, 상기 포토레지스트 패턴(55)들을 식각 마스크로 사용해서 물질막(40)에 식각 공정을 수행하는데, 상기 식각 공정은 물질막(30) 및 포토레지스트 패턴(55)들 사이에 마스크 패턴(45)들을 도 3 과 같이 형성한다. 상기 식각 공정은 건식 식각으로 수행하는 것이 바람직하다.
상기 포토레지스트 패턴(55)들을 기저판(10)으로부터 제거하고, 상기 마스크 패턴(45)들을 식각 마스크로 사용해서 물질막(30) 및 합금막(20)과 아울러서 기저판(10)에 식각 공정을 연속적으로 수행한다. 상기 식각 공정은 물질막(30) 및 합금막(20)을 관통해서 기저판(10)에 트랜치(Trench; 60)를 형성하는데, 상기 식각 공정은 트랜치(60)를 통해서 합금막(20)의 단면을 노출시킨다. 그리고, 상기 트랜치(60)를 갖는 기저판으로부터 마스크 패턴(45)들을 제거한다. 상기 식각 공정은 건식 식각으로 수행하는 것이 바람직하다.
또한, 상기 적어도 하나의 짝(Pair)의 합금막(20) 및 물질막(30)을 갖는 기저판에 도 5 의 트랜치 패턴(60)과 다른 형태의 패턴을 형성할 수 있다. 즉, 합금들(33, 36, 39) 및 물질막들(13, 16, 19)이 교대로 동일한 순서를 가지고 적층된 기저판(10)에 식각 공정을 실시해서 도 6 과 같은 바 패턴(Bar Pattern; 65)을 형성한다. 상기 식각 공정은 건식 식각으로 수행하는 것이 바람직하다. 이때에, 상기 식각 공정은 합금막들(33, 36, 39)의 단면을 노출시킨다.
이후로, 상기 바 패턴(65) 또는 트랜치(60)를 갖는 기저판에 유기성 파티클들 및 폴리머에 의한 부산물을 제거하기 위해서 반도체 제조 공정이 실시될 수 있다.
도 7 및 도 8 은 각각이 본 발명에 따른 희석 APM(Ammonia and Peroxide Mixture) 수용액을 설명해주는 그래프들이고, 도 9 내지 도 14 는 각각이 본 발명의 희석 APM 수용액이 적용되기 위한 타당성을 보여주는 반도체 장치의 단면도들이다.
도 7 및 도 8 을 참조하면, 폴리실리콘 막 및 합금(Si1-XGeX) 막들을 준비해서 그 막들에 대한 APM 수용액의 식각률들을 각각 조사하였다. 상기 APM 수용액은 각각이 수산화 암모늄(NH4OH), 과산화 수소수(H2O2) 및 탈 이온수(DI-Water)를 서로 다른 체적 비율로 혼합한 세정액이다. 상기 수산화 암모늄은 폴리실리콘 막 및 합금막들을 식각하는 특성을 갖는다. 상기 폴리실리콘 막은 도핑이 안된 것으로 준비하고, 상기 합금막들은 각각이 실리콘-게르마늄 막으로 형성해서 게르마늄의 원자 퍼센트(Atomic Percent)들을 달리하여 준비하였다. 즉, 상기 합금막들은 각각이 Si0.8Ge0.2 및 Si0.7Ge0.3 막들이다. 상기 APM 수용액의 과수에 대한 실리콘 원자의 산화 속도는 Si0.7Ge0.3 막, Si0.8Ge0.2 막 및 폴리실리콘 막의 순으로 낮아진다고 당 업자들에게 알려져 있다. 이때에, 상기 폴리실리콘 막은 다결정 구조를 갖는다. 따라서, 상기 폴리실리콘 막의 사용은 단결정 실리콘 막에 대한 APM 수용액 내 과수의 산화 정도를 예측할 수 있도록 해준다.
우선적으로, 상기 폴리실리콘 막(70) 및 합금(Si0.7Ge0.3; 80)막과 아울러서 합금(Si0.7Ge0.3; 90)막에 대한 APM 수용액의 식각률의 결과를 도 7 을 참조해서 설명하기로 한다. 도 7 은 다섯 그룹들(A, B, C, A1, B1)의 막대 그래프를 도시하는데, 상기 다섯 그룹들 중의 세 개(A, B, C)는 각각이 수산화 암모늄 및 과산화 수소수와 함께 탈 이온수의 체적 비율을 순서적으로 1:1:200, 1:1:500 및 1:2:500 을 갖는 APM 수용액들을 사용하여 처리 온도 65℃, 처리 시간 5 분 동안 폴리실리콘 막(70) 및 합금막들(80, 90)에 실시한 결과들이다. 이때에, 상기 APM 수용액들의 폴리실리콘 막(70) 및 합금막들(80, 90)에 대한 각각의 식각률은 수산화 암모늄 및 과수의 체적 비율을 동일하게 할 때 탈 이온수의 체적 비율이 높을수록 떨어지는데, 이는 수산화 암모늄의 농도를 묽게 하였기 때문에 나타난 현상이다. 그리고, 상기 APM 수용액들의 폴리실리콘 막(70) 및 합금막들(80, 90)에 대한 각각의 식각률은 수산화 암모늄 및 탈 이온수의 체적 비율이 동일할 때 과수의 체적 비율을 증가시킬수록 감소된다. 이는 과수가 폴리실리콘 막(70) 및 합금막들(80, 90)의 실리콘 원자들을 과다하게 산화시키고 동시에 과수가 탈 이온수와 함께 수산화 암모늄의 농도를 더욱 묽게 해서 수산화 암모늄의 식각률을 감소시켰기 때문이다. 또한, 상기 APM 수용액들의 각각은 폴리실리콘 막(70) 및 합금막들(80, 90)에 대한 식각률을 다르게 나타내기 때문에 도 5 와 같이 트랜치 내 합금막(20)의 단면이 노출된 구조에서 사용할 수 없다.
더불어서, 도 7 의 다섯 그룹 중의 나머지(A1, B1)는 각각이 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율을 순서적으로 1:1:200, 1:1:500 을 갖는 다른 APM 수용액들을 사용하여 처리 온도 50℃, 처리 시간 5 분 동안 폴리실리콘 막(70) 및 합금막들(80, 90)에 실시한 결과들이다. 전체적으로, 상기 나머지 그룹들(A1, B1)의 상기 다른 APM 수용액들은 세개 그룹들(A, B, C)의 APM 수용액들에 비해서 처리 온도만을 증가하였지만 식각력이 많이 감소하였다. 그리고, 상기 다른 APM 수용액들의 폴리실리콘 막(70) 및 합금막들(80, 90)에 대한 각각의 식각률은 처리 온도를 변경하여도 탈 이온수의 체적 비율을 높일수록 처음 세 개의 그룹들(A, B ,C)과 동일하게 떨어짐을 보인다. 이는 동일 처리 온도에서 수산화 암모늄의 농도를 묽게 하였기 때문에 나타난 현상이다. 또한, 상기 다른 APM 수용액들의 각각은 폴리실리콘 막(70) 및 합금막들(80, 90)에 대한 식각률을 다르게 나타내기 때문에 도 5 와 같이 트랜치 내 합금막(20)의 단면이 노출된 구조에서 역시 사용할 수 없다.
상기 다섯 그룹들(A, B, C, A1, B1)의 결과를 통해서 볼 때, 상기 수산화 암모늄, 과산화 수소수 및 탈 이온수를 갖는 APM 수용액은 과수 보다는 탈 이온수의 체적 비율을 높이고 처리 온도를 낮추는 것이 수산화 암모늄의 식각률을 저하시키는데 효율적임을 인지할 수 있다. 왜냐하면, 상기 APM 수용액의 과수의 체적 비율을 높이면 폴리실리콘 막(70) 및 합금막들(80, 90)을 빠르게 산화시켜서 처리 시간을 늘어지게 하기 때문이다. 그리고, 상기 처리 온도를 낮추는 것은 수산화 암모늄을 구성하는 원자들의 활성화 에너지를 저하시켜서 식각률을 떨어뜨리는 이유가 된 다.
이를 바탕으로, 상기 APM 수용액의 수산화 암모늄 및 과수와 아울러 탈 이온수의 체적 비율을 도 7 과 달리해서 합금(Si0.7Ge0.3 ; 100)막 및 폴리실리콘 막(110)의 식각률에 대한 결과를 도 8 을 참조해서 설명하기로 한다. 도 8 은 두 그룹들(D, E)의 막대 그래프를 도시하는데, 상기 두 그룹들 중의 하나(D)는 수산화 암모늄 및 과산화 수소수와 함께 탈 이온수의 체적 비율 1:1:1000 을 갖는 APM 수용액을 사용하여 처리 온도 50℃, 처리 시간 10 분 동안 합금막(100) 및 폴리실리콘 막(110)에 실시한 결과이다. 상기 APM 수용액의 탈 이온수의 체적 비율은 도 7 의 다섯 번째 그룹(B1)보다 2 배나 높게 책정한 것이다. 이때에, 상기 APM 수용액은 도 7 의 다섯번째 그룹(B1)과는 다르게 합금막(100) 및 폴리실리콘 막(110)에 대해서 동일한 식각률을 나타낸다. 이는 도 7 의 다섯 그룹들 대비 수산화 암모늄의 농도를 더욱 더 묽게 하였기 때문에 나타난 현상이다. 상기 APM 수용액은 합금막(100) 및 폴리실리콘 막(110)에 대한 식각률을 동일하게 나타내기 때문에 도 5 와 같이 트랜치 내 합금막(20)의 단면이 노출된 구조에서 사용할 수 있다.
상기 두 그룹들 중의 나머지(E)는 수산화 암모늄 및 과산화 수소수와 함께 탈 이온수의 체적 비율 1:2:40 을 갖는 다른 APM 수용액을 사용하여 온도 70℃, 처리 시간 10 분 동안 합금막(100) 및 폴리실리콘 막(110)에 실시한 결과이다. 상기 다른 APM 수용액의 체적 비율의 선택은 과수 및 탈 이온수의 비율을 도 7 의 세번째 그룹(C) 대비 낮추어서 처리 온도 및 처리 시간에 따른 식각률의 변화를 체크하 기 위한 것이다. 이를 통해서, 상기 다른 APM 수용액은 처리 온도 및 처리 시간을 도 7 대비 증가시켰지만 탈 이온수의 체적 비율이 줄어들어서 전체적으로 합금막(100)의 식각률을 높이는 성향을 나타냈다. 따라서, 상기 다른 APM 수용액은 합금막(100) 및 폴리실리콘 막(110)에 대한 식각률을 다르게 나타내기 때문에 도 5 와 같이 트랜치 내 합금막(20)의 단면이 노출된 구조에서 역시 사용할 수 없다.
그러나, 상기 수산화 암모늄 및 과수와 더불어서 탈 이온수를 갖는 APM 수용액은 도 7 및 도 8 을 참고로 해서 체적 비율이 다음과 같이 조절되어질 수 있다. 도 7 에서, 상기 APM 수용액은 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율을 1:1:200∼500 사이 그리고 처리 온도를 50℃ 로 취해서 사용하는 것이 도 5 와 같이 합금막(20)이 드러난 구조에서 사용되어질 수 있는 가능성을 나타냈다. 그러나, 상기 APM 수용액은 탈 이온수의 체적 비율을 200 으로 취하면 도 7 의 세번째 그룹(C)을 미루어 볼 때 유기 파티클들 및 폴리머성 부산물의 충분한 제거를 위해서 처리 시간을 5 분 이상 실시할 수 없다. 왜냐하면, 도 7 의 세번째 그룹(C)과 같이 탈 이온수의 체적 비율을 200 으로 취한 APM 수용액은 처리 시간을 길게할 수록 폴리실리콘 막(70) 대비 합금막들(80, 90)을 많이 식각하기 때문이다. 따라서, 상기 수산화 암모늄 및 과수의 비율을 1:1 로 취했을 때, 상기 APM 수용액은 탈 이온수의 체적 비율을 300∼500 사이를 가지는 것이 바람직하다.
상기 사항들과 함께, 도 8 의 첫번째 그룹(D)은 수산화 암모늄 및 과수와 아울러서 탈 이온수의 체적 비율 1:1:1000 의 APM 수용액을 사용하여 합금막(100) 및 폴리실리콘 막(110)의 식각률을 동일하게 나타낼 수 있었다. 이를 토대로, 상기 APM 수용액에서 수산화 암모늄의 체적 비율을 1 로 고정하고 이에 연동해서 과수 및 탈 이온수의 체적 비율을 0.5∼20:300∼2000 사이의 값을 취할 수 있다. 이때에, 상기 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율 1:0.5:300 의 선택은 위에 언급된 1:1:300 보다 과수의 체적 비율을 낮게 유지하지만 합금(Si1-XGeX)막의 산화를 최소화하고 탈 이온수의 비율을 상대적으로 크게해서 그 막에 대한 수산화 암모늄의 식각률을 낮추기 위함이다. 동시에, 상기 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율 1:20:2000 의 선택은 반도체 제조 공정의 허용 범위 내에서 과수의 체적 비율을 증가시켜서 합금(Si1-XGeX)막의 산화를 최대화하고 탈 이온수의 비율을 극대화하여 수산화 암모늄의 식각률을 떨어뜨리기 위함이다.
결론적으로, 상기 수산화 암모늄 및 과수 그리고 탈 이온수의 체적 비율이 1:0.5∼20:300∼2000 사이의 값을 갖는 APM 수용액을 앞으로 희석 APM 수용액(An Aqueous Solution Diluted Ammonia And Peroxide Mixture)으로 불리우기로 한다. 상기 희석 APM 수용액은 처리 온도 50 내지 70℃ 에서 사용 가능한 세정액이다. 물론, 반도체 제조 공정의 온도 허용 범위가 가능하다면, 상기 희석 APM 수용액은 처리온도 50℃ 이하 또는 처리 온도 70℃ 이상에서도 사용할 수도 있다.
도 9 내지 도 14 는 각각이 본 발명의 희석 APM 수용액이 적용되기 위한 타당성을 보여주는 반도체 장치의 단면도들이다.
도 9 및 도 10 을 참조하면, 건식 식각 공정을 통하여 물질막(30) 및 합금막(20)을 관통해서 기저판(10)에 트랜치(60)를 형성하고, 상기 트랜치(60)를 갖는 기저판에 후 처리 공정(Post-Treatment Process; 120)을 실시한다. 상기 후 처리 공정(120)은 온도 70℃ 에서 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율 1:4:20 을 갖는 APM 수용액을 사용하여 10 분 동안 실시한 공정이다. 또한, 상기 합금막(20)은 실리콘-게르마늄 막으로 형성된 것이고, 상기 물질막(30)은 스트레인 실리콘 막으로 형성된 것이다.
상기 APM 수용액은 트랜치(60)의 측부면 및 하부면에 위치된 유기성 파티클들 및 폴리머성 부산물을 제거하는 동안 트랜치(60)를 통해서 노출된 합금막(20)을 식각한다. 이때에, 상기 후 처리 공정(120)은 물질막(30)의 상면에 평행하도록 합금막(20)의 단면을 도 9 와 같이 일부분 제거한다. 즉, 상기 APM 수용액은 물질막(30) 및 기저판(10)에 대해서 동일한 식각률을 보인다. 그러나, 상기 APM 수용액은 합금막(20)에 대해서 기저판(10) 또는 물질막(30)과 다른 식각률을 보인다. 이에 대한 결과물로서, 도 10 은 VSEM 사진을 통하여 도 9 의 트랜치(60) 프러파일의 일부분을 확대(130)해서 합금막(20)의 식각에 의한 조그만 홈(135)을 보여준다. 상기 홈(135)은 트랜치(60) 및 그 주변으로 계속해서 이루어지는 반도체 제조 공정의 공정 자유도를 낮추게 한다. 따라서, 상기 트랜치(60)를 갖는 기저판은 후 처리 공정(120)을 위해서 상기 APM 수용액을 사용하는 것은 바람직하지 않다.
도 11 및 도 12 를 참조하면, 물질막들(13, 16, 19) 및 합금막들(33, 36, 39)이 교대로 적층된 기저판(10)에 바 패턴(65)을 형성하고, 상기 바 패턴(65)을 갖는 기저판에 후 처리 공정(Post-Treatment Process; 120)을 실시한다. 상기 후 처리 공정(120)은 도 9 와 동일한 체적 비율의 APM 수용액 및 동일한 조건들(처리 온도, 처리 시간)을 가지고 실시한 공정이다. 또한, 상기 합금막들(33, 36, 39)은 실리콘-게르마늄 막으로 형성된 것이고, 상기 물질막들(13, 16, 19)은 스트레인 실 리콘 막으로 형성된 것이다.
상기 APM 수용액은 바 패턴(65)의 측부면 및 기저판(10)의 상부면에 위치된 유기성 파티클들 및 폴리머성 부산물을 제거하는 동안 노출된 합금막들(33, 36, 39)을 식각한다. 이때에, 상기 후 처리 공정(120)은 기저판(10)의 상부면에 평행하도록 합금막들(33, 36, 39)의 단면을 도 11 과 같이 일부분 제거한다. 즉, 상기 APM 수용액은 물질막들(13, 16, 19) 및 기저판(10)에 대해서 동일한 식각률을 보인다. 그러나, 상기 APM 수용액은 합금막들(33, 36, 39)에 대해서 기저판(10) 또는 물질막들(13, 16, 19)과 다른 식각률을 보인다. 이에 대한 결과물로서, 도 12 는 VSEM 사진을 통하여 도 11 의 바 패턴(65) 프러파일의 일부분을 확대(140)해서 합금막들(33, 36, 39)의 식각에 의한 조그만 홈(145)들을 보여준다. 상기 홈(145)들은 바 패턴(65) 주변으로 계속해서 이루어지는 반도체 제조 공정의 공정 자유도를 낮추게 하여 인접 패턴과의 전기적 단락을 형성할 수 있다. 따라서, 상기 바 패턴(65)을 갖는 기저판은 후 처리 공정(120)을 위해서 상기 APM 수용액을 사용하는 것은 역시 바람직하지 않다.
도 13 및 도 14 를 참조하면, 물질막(30) 및 합금막(20)을 관통해서 기저판에 건식 식각 공정을 통하여 트랜치(60)를 형성하고, 상기 트랜치(60)를 갖는 기저판에 후 세정 공정(Post-Cleaning Process; 150)을 실시한다. 상기 후 세정 공정(150)은 온도 50℃ 에서 수산화 암모늄 및 과수와 함께 탈 이온수의 체적 비율 1:1:1000 을 갖는 희석 APM 수용액(An Aqueous Solution Diluted Ammonia And Peroxide Mixture)을 사용하여 처리 시간 10 분 동안 실시한 공정이다. 또한, 상기 합금막(20) 및 물질막(30)은 각각이 도 9 와 동일하게 형성한 막들이다.
상기 희석 APM 수용액은 트랜치(60)의 측부면 및 하부면에 위치된 유기성 파티클들 및 폴리머성 부산물을 제거하는 동안 트랜치(60)를 통해서 노출된 합금막(20)을 도 9 와 같이 과다하게 식각하지 않는다. 왜냐하면, 상기 희석 APM 수용액은 탈 이온수를 사용하여 도 9 의 APM 수용액 대비 더욱 더 희석시킨 수산화암모늄을 가지기 때문이다. 이를 통해서, 상기 희석 APM 수용액은 물질막(30), 합금막(20) 및 기저판(10)에 대해서 동일한 식각률을 갖는다.
이에 대한 결과물로서, 도 14 는 VSEM 사진을 통하여 도 13 의 트랜치(60) 프러파일의 일부분을 확대(152)해서 물질막(30), 합금막(20) 및 기저판(10)을 보여준다. 상기 기저판(10), 합금막(20) 및 물질막(30)은 희석 APM 수용액에 대해서 동일한 식각률을 가지기 때문에 도 10 과 같은 프러파일을 트랜치(60) 내에 보이지 않는다. 이는 트랜치(60) 및 그 주변으로 계속해서 이루어지는 반도체 제조 공정의 공정 자유도를 높여준다. 따라서, 상기 트랜치(60)를 갖는 기저판은 후 세정 공정(150)을 위해서 상기 희석 APM 수용액을 사용하는 것이 바람직하다. 이로써, 상기 희석 APM 수용액은 도 11 의 바 패턴(65)을 갖는 기저판에도 적용될 수 있는 가능성을 제시해 준다.
결론적으로, 상기 희석 APM 수용액이 물질막(30), 합금막(20) 및 기저판(10)에 대해서 동일한 식각률을 가지기 때문에, 상기 희석 APM 수용액은 건식 식각 공정 후 플라즈마 데미지(Plasma Damage)를 받은 트랜치(60) 측벽 및 하부면을 소정 두께로 제거하기 위해서 습식 식각 공정을 실시하는데에도 사용되어질 수 있다. 상기 습식 식각 공정은 후 세정 공정(150)보다 처리 시간을 길게해서 기저판(10)의 상부에 노출된 물질막(30) 및 합금막(20)을 부분적으로 식각할 수 있다.
상기 후 세정 공정(150)은 스핀 타입(Spin Type), 스핀 스프레이 타입(Spin Spray Type) 및 디핑 타입(Dipping Type) 중의 선택된 하나의 세정 장비를 사용해서 수행한다. 상기 스핀 타입의 세정 장비는 브러쉬(Brush), 다이 소닉(Di-Sonic), 울트라 소닉(Ultra-Sonic) 및 메가 소닉(Mega-Sonic) 중의 선택된 하나를 장착시켜서 사용하는 것이 바람직하다. 그리고, 상기 스핀 스프레이 타입의 세정 장비는 브 러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용할 수 있다. 상기 디핑 타입의 세정 장비는 브러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용할 수도 있다.
도 15 는 합금막을 적어도 일 회의 성장 공정을 통해서 형성한 반도체 장치를 보여주는 단면도이고, 도 16 은 도 15 의 합금막의 표면 처리를 위해서 본 발명의 희석 APM 수용액을 적용할 수 있슴을 보여주는 그래프이다.
도 15 및 도 16 을 참조하면, 기저판(10) 상에 합금(Si1-XGeX; 20)막을 형성하는데, 상기 합금막(20)은 일 회 이상의 성장 공정들을 통해서 형성한다. 그리고, 상기 합금막(20)은 게르마늄이 실리콘 대비 0 ~ 99% 사이의 원자 무게 값들 중의 하나를 갖도록 형성한다. 상기 기저판(10)은 단결정(Single Crystaline) 실리콘 막으로 형성하는 것이 바람직하고, 상기 기저판(10)은 다결정(Polycrystaline) 실리콘 막으로 형성할 수 있다. 이때에, 상기 일 회 이상의 성장 공정들은 합금막(20)을 소정 두께(T)로 증착시키기 위해서 그 합금막(20) 내 서로 다른 상면들(S1, S2)을 형성할 수 있다. 상기 일 회 이상의 성장 공정들은 화학 기상 증착(CVD; Chemical Vapor Deposition)을 사용해서 실시할 수 있다.
일 회의 성장 공정(160)을 통해서 소정 두께(T)를 갖는 합금막은 하나의 조악한 상면(S1)을 가지고 화학 기상 증착 장비로부터 대기(The Atmosphere)에 노출되어진다. 또한, 일 회 이상의 성장 공정들(160, 163, 166)을 통해서 소정 두께(T)를 갖는 합금막은 서로 다른 조악한 상면들(S1, S2)을 매 공정마다 가지면서 화학 기상 증착 장비로부터 대기에 여러번 노출되어진다.
상기 화학 기상 증착 장비로부터 합금막(20)이 노출되어질 때, 상기 합금막(20)의 상면들(S1, S2)의 거칠기를 완만하게 하기위해서 화학 기계적 연마 공정 및 전 세정 공정(Pre-Cleaning Process; 170)이 연속적으로 실시된다. 상기 화학 기계적 연마 공정은 합금막(20)의 조악한 상면들(S1, S2)을 평탄화시켜서 표면 거칠기(Surface Roughness) 정도를 낮추고, 상기 전 세정 공정(170)은 화학 기계적 연마 공정을 통해서 생긴 파티클들을 제거하고 동시에 합금막(20)의 상면들(S1, S2)을 일부 식각해서 표면 거칠기 정도를 더욱 낮춘다.
상기 전 세정 공정(170)은 스핀 타입(Spin Type), 스핀 스프레이 타입(Spin Spray Type) 및 디핑 타입(Dipping Type) 중의 선택된 하나의 세정 장비를 사용해서 수행한다. 상기 스핀 타입의 세정 장비는 브러쉬(Brush), 다이 소닉(Di-Sonic), 울트라 소닉(Ultra-Sonic) 및 메가 소닉(Mega-Sonic) 중의 선택된 하나를 장착시켜서 사용하는 것이 바람직하다. 그리고, 상기 스핀 스프레이 타입의 세정 장비는 브러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용할 수 있다. 상기 디핑 타입의 세정 장비는 브러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용할 수도 있다.
상기 전 세정 공정(170)은 불산(HF), 수산화 암모늄(NH4OH) 또는 초산(CH3COOH)이 포함된 염기성 유기 수용액을 사용한다고 일반적으로 알려져있다. 상기 염기성 유기 수용액은 과수(H2O2)도 포함하는데, 상기 과수는 합금막(20)을 산화시켜서 불산, 수산화 암모늄 또는 초산의 식각률을 촉진시킨다. 이는 합금막(20)의 표면을 불균일하게 식각할 수 있다. 따라서, 도 13 의 트렌치(60)를 갖는 기저판에 적용된 희석 APM 수용액에 대한 단결정 실리콘 기저판의 표면 거칠기의 완화 정도를 확인해 보기로 한다. 왜냐하면, 상기 희석 APM 수용액은 합금막(20) 및 기저판(10)에 대해서 동일한 식각률을 가지기 때문이다.
이를 위해서, 도 16 은 수산화 암모늄 및 과수와 함께 탈 이온수를 갖는 APM 수용액들 및 희석 APM 수용액을 사용해서 단결정 실리콘 기저판의 표면 식각 능력을 비교 체크한 그래프이다. 상기 그래프는 네 개의 그룹들(F, G, H, I)이 도시되어져 있는데, 상기 그룹들 중의 두 그룹들(F, G)은 각각이 APM 수용액 또는 희석 APM 수용액이 적용되지 않은 단결정 실리콘 기저판 및, 체적 비율 1:1:500 의 APM 수용액을 가지고 처리 온도 50℃ 에서 단결정 실리콘 기저판의 표면 거칠기를 AFM(Atomic Force Microscope)사용하여 순서적으로 확인한 결과들이다. 또한, 나머지 그룹들(H, I)은 각각이 체적 비율 1:1:500 의 APM 수용액을 가지고 처리 온도 60℃ 에서 처리된 단결정 실리콘 기저판 및, 체적 비율 1:1:1000 의 희석 APM 수용액을 가지고 처리 온도 50℃ 에서 처리된 단결정 실리콘 기저판의 표면 거칠기를 순서적으로 확인한 결과들이다. 그리고, 상기 그룹들(F, G, H, I)의 각각은 단결정 실리콘 기저판의 중심 영역(180) 및 그 기판의 중심 주변 영역(190)의 표면 거칠기를 체크한 값들이다.
결론적으로, 상기 희석 APM 수용액은 단결정 실리콘 기저판에 대해서 다른 APM 수용액들과 비슷한 표면 거칠기의 정도를 나타내기 때문에 전 세정 공정(170) 동안 사용할 수 있다.
상술한 바와 같이, 본 발명은 트랜치 또는 바 패턴을 갖는 기저판에 희석 APM 수용액을 사용해서 기저판의 상부에 노출된 합금막(Si1-XGeX)이 식각되지 않도록 하는 방안을 제시하는데 있다. 이를 통해서, 상기 희석 APM 수용액은 합금막의 성장 공정 다음으로 실시되는 세정 공정에도 사용될 수 있어서 반도체 제조 공정의 자유도를 향상시키는데 일조한다.

Claims (25)

  1. 기저판의 주 표면 상에 적어도 일 회의 성장 공정을 통해서 합금막을 형성하고,
    상기 성장 공정 후 상기 합금막의 상면에 세정 공정(Cleaning Process)을 실시하는 것을 포함하되,
    상기 세정 공정은 희석 APM 수용액(An Aqueous Solution Diluted Ammonia and Peroxide Mixture)을 사용해서 실시하고, 상기 희석 APM 수용액은 수산화 암모늄(NH4OH), 과수(H2O2) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성되고, 상기 합금막은 실리콘(Silicon) 및 게르마늄(Germanium)을 가지는 것이 특징인 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 게르마늄은 상기 실리콘 대비 0 ~ 99% 사이의 원자 무게 값들 중의 하나를 선택하여 형성하는 것이 특징인 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 합금막은 화학 기상 증착(Chemical Vapor Deposition)을 사용해서 형성 하는 것이 특징인 반도체 장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 기저판은 단결정(Single Crystaline) 실리콘 막으로 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 기저판은 다결정(Polycrystaline) 실리콘 막으로 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 세정 공정을 실시하기 전,
    상기 합금막에 평탄화 공정을 실시하는 것을 더 포함하되,
    상기 평탄화 공정은 화학 기계적 연마를 사용해서 수행하는 것이 특징인 반도체 장치의 제조방법.
  7. 기저판의 주 표면 상에 적어도 하나의 짝(Pair)의 합금막 및 물질막을 차례로 형성하고,
    상기 물질막 및 상기 합금막에 건식 식각 공정을 수행해서 상기 기저판의 상부에 상기 물질막 및 상기 합금막의 단면이 노출되도록 형성하고,
    상기 물질막 및 상기 합금막의 단면을 갖는 기저판에 후 세정 공정(Post-Cleaning Process)을 실시하는 것을 포함하되,
    상기 후 세정 공정은 희석 APM 수용액을 사용해서 실시하고, 상기 희석 APM 수용액은 수산화 암모늄(NH4OH), 과수(H2O2) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한 것이 특징인 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 물질막은 스트레인드 실리콘 막(Strained Silicon Layer)으로 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 물질막은 에피텍셜 공정(Epitaxial Process)을 사용해서 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 합금막은 실리콘(Silicon) 및 게르마늄(Germanium) 금속들을 포함해서 형성하되,
    상기 게르마늄은 상기 실리콘 대비 0 ~ 99% 사이의 원자 무게 값들 중의 하나를 선택하여 형성하는 것이 특징인 반도체 장치의 제조방법.
  11. 제 7 항에 있어서,
    상기 합금막은 화학 기상 증착(Chemical Vapor Deposition)을 사용해서 형성하는 것이 특징인 반도체 장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 기저판은 단결정(Single Crystaline) 실리콘 막으로 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  13. 제 7 항에 있어서,
    상기 기저판은 다결정(Polycrystaline) 실리콘 막으로 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  14. 제 7 항에 있어서,
    상기 후 세정 공정은 스핀 타입(Spin Type), 스핀 스프레이 타입(Spin Spray Type) 및 디핑 타입(Dipping Type) 중의 선택된 하나의 세정 장비를 사용해서 수행하는 것이 특징인 반도체 장비의 제조방법.
  15. 제 14 항에 있어서,
    상기 스핀 타입의 세정 장비는 브러쉬(Brush), 다이 소닉(Di-Sonic), 울트라 소닉(Ultra-Sonic) 및 메가 소닉(Mega-Sonic) 중의 선택된 하나를 장착시켜서 사용하는 것이 특징인 반도체 장비의 제조방법.
  16. 제 14 항에 있어서,
    상기 스핀 스프레이 타입의 세정 장비는 브러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용하는 것이 특징인 반도체 장비의 제조방법.
  17. 제 14 항에 있어서,
    상기 디핑 타입의 세정 장비는 브러쉬, 다이 소닉, 울트라 소닉 및 메가 소닉 중의 선택된 하나를 장착시켜서 사용하는 것이 특징인 반도체 장비의 제조방법.
  18. 제 7 항에 있어서,
    상기 물질막을 형성하기 전,
    상기 합금막에 평탄화 공정 및 세정 공정을 연속적으로 실시하는 것을 더 포함하되,
    상기 평탄화 공정은 화학 기계적 연마를 사용해서 수행하고, 상기 세정 공정은 상기 희석 APM 수용액을 사용해서 수행하는 것이 특징인 반도체 장치의 제조방법.
  19. 제 7 항에 있어서,
    상기 물질막 및 상기 합금막의 단면이 노출되도록 하는 것은,
    상기 건식 식각 공정을 통해서 상기 물질막 및 상기 합금막을 관통해서 기저판에 트랜치(Trench)를 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  20. 제 7 항에 있어서,
    상기 물질막 및 상기 합금막의 단면이 노출되도록 하는 것은,
    상기 건식 식각 공정을 통해서 상기 기저판의 상부에 상기 적어도 하나의 짝의 상기 합금막 및 상기 물질막으로 바 패턴(Bar Pattern)을 형성하는 것을 포함하는 것이 특징인 반도체 장치의 제조방법.
  21. 제 7 항에 있어서,
    상기 후 세정 공정을 실시한 후에,
    상기 건식 식각 공정을 통해서 플라즈마 데미지를 받은 상기 물질막 및 상기 합금막을 부분적으로 제거하도록 상기 희석 APM 수용액을 사용해서 습식 식각 공정을 실시하는 것을 더 포함하는 것이 특징인 반도체 장치의 제조방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020040020521A 2004-03-25 2004-03-25 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들 KR100607176B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040020521A KR100607176B1 (ko) 2004-03-25 2004-03-25 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들
US11/089,208 US7354868B2 (en) 2004-03-25 2005-03-24 Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture
US12/032,048 US8058180B2 (en) 2004-03-25 2008-02-15 Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020521A KR100607176B1 (ko) 2004-03-25 2004-03-25 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들

Publications (2)

Publication Number Publication Date
KR20050095261A KR20050095261A (ko) 2005-09-29
KR100607176B1 true KR100607176B1 (ko) 2006-08-01

Family

ID=35375734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020521A KR100607176B1 (ko) 2004-03-25 2004-03-25 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들

Country Status (2)

Country Link
US (2) US7354868B2 (ko)
KR (1) KR100607176B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135596A1 (en) * 2008-01-30 2012-05-31 Kang Sung-Taeg Method of removing nanocrystals
WO2012083230A2 (en) * 2010-12-17 2012-06-21 Diodes Zetex Semiconductors Limited High efficiency rectifier
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
FR2980637B1 (fr) * 2011-09-28 2014-05-16 Commissariat Energie Atomique Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US8658543B2 (en) 2012-02-07 2014-02-25 GlobalFoundries, Inc. Methods for pFET fabrication using APM solutions
US8703620B2 (en) 2012-02-07 2014-04-22 GlobalFoundries, Inc. Methods for PFET fabrication using APM solutions
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
US20140256143A1 (en) * 2013-03-10 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Hard Mask Loop with Defect Reduction
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US20140273467A1 (en) * 2013-03-14 2014-09-18 Intermolecular Inc. Polycrystalline-silicon etch with low-peroxide apm
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US8916479B1 (en) 2013-06-10 2014-12-23 Intermolecular, Inc. Selective etching of titanium nitride
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
US9123785B1 (en) 2014-03-10 2015-09-01 Intermolecular, Inc. Method to etch Cu/Ta/TaN selectively using dilute aqueous HF/HCI solution

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057248A (en) * 1997-07-21 2000-05-02 United Microelectronics Corp. Method of removing residual contaminants in an alignment mark after a CMP process
KR100510440B1 (ko) 1997-08-20 2005-10-21 삼성전자주식회사 세정용액및이를이용한반도체소자의세정방법
US6399487B1 (en) * 1998-12-28 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of reducing phase transition temperature by using silicon-germanium alloys
EP1173893A4 (en) * 1999-01-15 2007-08-01 Univ California POLYCRYSTALLINE SILICON GERMANIUM FILMS FOR THE MANUFACTURE OF MICROELECTROCHEMICAL SYSTEMS
US20020004265A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Grind polish cluster and methods to remove visual grind pattern
JP2001351869A (ja) 2000-06-09 2001-12-21 Mitsubishi Materials Silicon Corp シリコンウェーハおよびその製造方法
JP2002289533A (ja) 2001-03-26 2002-10-04 Kentaro Sawano 半導体表面の研磨方法、半導体デバイスの製造方法および半導体デバイス
JP2003017670A (ja) 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US6930017B2 (en) * 2003-08-21 2005-08-16 Micron Technology, Inc. Wafer Cleaning method and resulting wafer

Also Published As

Publication number Publication date
US8058180B2 (en) 2011-11-15
US7354868B2 (en) 2008-04-08
US20080194110A1 (en) 2008-08-14
US20050260830A1 (en) 2005-11-24
KR20050095261A (ko) 2005-09-29

Similar Documents

Publication Publication Date Title
KR100607176B1 (ko) 희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들
CN101160664B (zh) 压缩SiGe<110>生长的MOSFET器件及其制造方法
US20020142616A1 (en) Method for improved fabrication of salicide structures
US20060022266A1 (en) Manufacturable recessed strained rsd structure and process for advanced cmos
TWI463535B (zh) 形成半導體層之方法
KR100678482B1 (ko) 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
US11062957B2 (en) FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
TW201013773A (en) Method for photoresist pattern removal
KR20130024691A (ko) 향상된 반도체 채널 기판 물질을 위한 방법 및 구조
CN106486365B (zh) 半导体器件的形成方法
JP4162211B2 (ja) シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
US11127833B2 (en) Method to improve HKMG contact resistance
US10167443B2 (en) Wet clean process for removing CxHyFz etch residue
US7132372B2 (en) Method for preparing a semiconductor substrate surface for semiconductor device fabrication
US20170301817A1 (en) Germanium devices on amorphous substrates
CN105789203B (zh) 一种半导体器件及其制备方法、电子装置
KR101164113B1 (ko) 다직경 실리콘 와이어 구조체의 제조방법
KR100405015B1 (ko) 반도체 장치의 제조 방법
US5930650A (en) Method of etching silicon materials
US7129184B2 (en) Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
WO2007034534A1 (ja) 半導体装置の製造方法及び半導体製造装置
US6576563B2 (en) Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen
KR100884980B1 (ko) 반도체 소자의 제조방법
KR100543016B1 (ko) 박막트랜지스터의 제조 방법
CN114975123A (zh) Trench MOS结构及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee