WO2007034534A1 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
WO2007034534A1
WO2007034534A1 PCT/JP2005/017260 JP2005017260W WO2007034534A1 WO 2007034534 A1 WO2007034534 A1 WO 2007034534A1 JP 2005017260 W JP2005017260 W JP 2005017260W WO 2007034534 A1 WO2007034534 A1 WO 2007034534A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
plane
manufacturing
manufacturing apparatus
semiconductor device
Prior art date
Application number
PCT/JP2005/017260
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Akinobu Teramoto
Hiroshi Akahori
Original Assignee
Tadahiro Ohmi
Akinobu Teramoto
Hiroshi Akahori
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tadahiro Ohmi, Akinobu Teramoto, Hiroshi Akahori filed Critical Tadahiro Ohmi
Priority to KR1020087008071A priority Critical patent/KR101113628B1/ko
Priority to US11/992,230 priority patent/US8030182B2/en
Priority to PCT/JP2005/017260 priority patent/WO2007034534A1/ja
Publication of WO2007034534A1 publication Critical patent/WO2007034534A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Definitions

  • the present invention relates to a method for rapidly performing hydrogen termination on a semiconductor surface, and also relates to an apparatus for performing the hydrogen termination, a product such as a semiconductor device obtained by performing the hydrogen termination.
  • a manufacturing process of a field effect transistor constituting an integrated circuit formed in a semiconductor region will be described with reference to FIG. 1, taking an n-type field effect transistor having an LDD (Lightly Doped Drain) structure as an example.
  • LDD Lightly Doped Drain
  • silicon 101 that is a semiconductor substrate, for example, STI (Shallow
  • Trench Isolation is used to isolate the element and form the element region 102 (Fig. 1 (a))
  • the element region 102 is subjected to pre-acid cleaning such as RCA cleaning (Fig. 1 (b)) to remove organic substances, particles and metal impurities, and then rinsed with pure water following dilute hydrofluoric acid treatment.
  • the element region 102 is terminated 103 with hydrogen (Fig. L (c)).
  • a gate insulating film (SiO) 105 is formed (Fig. L (e)).
  • a polycrystalline silicon film is deposited on the entire surface of the silicon 101, and this is patterned to form a gate electrode 106 made of polycrystalline silicon on the gate insulating film 105 in the element region 102 (FIG. l (g)).
  • n_source and drain regions that relax high electric fields by ion implantation of phosphorus at a low concentration
  • a silicon oxide film (SiO 2) is formed so as to cover the gate electrode 106 by a CVD method or the like.
  • n-type impurities such as arsenic are ion-implanted at a high concentration to form n + source and drain regions 109 (Fig. L (j)).
  • Patent Document 1 The inventors of the present invention previously described in Patent Document 1 that, when cleaning the semiconductor surface, H 2 O added with hydrogen and deuterium is used, and a high-frequency vibration is applied to thereby terminate the hydrogen termination.
  • polycrystalline silicon is embedded in the subsequent gate electrode formation step (FIG. 1 (g)).
  • the polycrystalline silicon embedded in the void 104 causes the breakdown voltage between elements to deteriorate when an integrated circuit is completed, and also causes a wiring short circuit.
  • It may be formed on both the (100) plane and the Si (110) plane.
  • FIG. 2 shows the state before and after the formation of the gate insulating film in the Fin-FET.
  • Figure 2 (a) is a cross-section of the device region when viewed from the source to the drain.
  • SiO 202 on Si substrate 201 SiO 202 on Si substrate 201
  • the element region is composed of a Si (100) plane 204 and a Si (110) plane 205.
  • Acid cleaning in RCA cleaning (HC1ZH O cleaning)
  • a chemical oxide film 206 is formed (FIG. 2 (b)).
  • 0.5% dilute hydrofluoric acid treatment is performed, and it takes about 10 minutes to force the Si (110) surface 205 to be hydrogen-terminated by peeling off the chemical oxide film 206.
  • the etching of the silicon oxide film of STI proceeds as in the case of Fig. 1.
  • the Si (100) surface 204 has a force for completing the hydrogen termination in 1 minute, and then the overetching for 9 minutes is performed until the hydrogen termination of the Si (110) surface 205 is achieved.
  • the Si (100) surface becomes rough (207 in Fig. 2 (c)).
  • the electrical reliability of the gate insulating film 208 formed on the Si (100) surface 204 is inferior to that of the gate insulating film 209 formed on the Si (110) surface 205 (see FIG. 2 (d)).
  • Patent Document 1 discloses hydrogen termination in the cleaning process, but does not describe hydrogen termination when the chemical acid silicate film is peeled off by dilute hydrofluoric acid treatment.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-51141
  • the present invention has been made under such circumstances. Compared to the Si (100) surface, the Si (lll) surface, the Si (110) surface, the polycrystalline silicon surface, and the amorphous silicon surface are hydrogen-terminated. It is an object to provide a more efficient hydrogen termination method by elucidating the causes that are difficult to remove. Furthermore, the realization of hydrogen termination is intended to provide a semiconductor device manufacturing method and manufacturing apparatus with high electrical reliability.
  • the present invention is characterized in that the speed of hydrogen termination is increased by adding an oxidizing agent to a solution containing dilute hydrofluoric acid.
  • FIG. 3 shows the 0.5 wt% DHF immersion time dependence of the contact angle of pure water dropped on the Si (100), Si (lO), and Si (lll) surfaces.
  • the horizontal axis is the time during which Si was immersed in the DHF solution.
  • the vertical axis represents the contact angle measured within 30 seconds after pure water was rinsed for 30 seconds immediately after DHF treatment and pure water was dropped on the desired surface 2 minutes later. The reason why strict time management was performed at the time of contact angle measurement is to avoid the influence of organic substances adhering to the wafer surface and the growing natural oxide film by leaving it in a clean room. From Fig. 3, the Si (100) surface hardly depends on the DHF immersion time, and a contact angle of 75 ° can be achieved with a treatment of 1 minute.
  • the Si (110) surface and Si (111) surface cannot be sufficiently water-poorized if the immersion time is short. As the DHF immersion time becomes longer, the contact angle increases, and after about 10 minutes of treatment, the contact angle saturates and hydrophobicity can be realized. From the above, the Si (l lO) surface and (111) The surface can be said to be a surface that is difficult to achieve hydrophobicity compared to the Si (100) surface. Polycrystalline silicon is also difficult to achieve hydrophobization, and is the surface.
  • the contact angle on the surface of pure water is considered to represent the surface termination state of the Si surface.
  • Intensification of hydrophobicity means an increase in Si—H termination, and a tendency toward hydrophilicity means an increase in the proportion of Si—OH, Si—F and Si—O bonds.
  • Si-F and Si-O bonds are not observed.
  • OH bond was the main factor.
  • the etching species of SiO is HF-, but SiO is
  • Si (110) surface is not easily hydrophobized means that a Si—OH bond is easily formed. This is because the etching rate of the Si (110) surface is high in the KOH solution immersion experiment. It can be easily inferred from this. Si (OH) is formed by OH ion attack on the weak part of Si—Si bond, and Si dissolves into the solution. As a result, in the case of the Si (l lO) surface, the Si (l lO)
  • Etching proceeds so that the lath spreads or a chain of Si (l l l) facets in the direction of ⁇ 110> occurs.
  • monohydride is formed, but monohydride on the Si (lO) surface appears to exhibit relatively stable termination.
  • monohydride on the Si (l l l) surface Until a stable monohydride structure is formed, the Si-OH bond is easily formed for the weak 31-31 bond on the 3110) plane and the 3111) plane, and the surface is Si-- Easy to become OH bond.
  • Si—H bonds are formed with reference to FIG. There are roughly two paths. One is to proceed from Si—OH bonds to Si—F bonds and further to Si—H bonds. Regarding the flow from Si—OH bond to Si—F bond, O in Si—O—H is negatively charged with high electronegativity. Then, H of the HF molecule existing in the solution is attracted to O, and F of the HF molecule is bonded to Si in the Si—O—H bond. For Si—F bonds, F is negatively charged due to its large electronegativity, and Si is positively charged. Then, F of the HF molecule existing in the solution is bonded to Si, and H is bonded to Si that forms a back bond of Si-F bond. Si bonded to F becomes SiF and desorbs into water. . This is presumed to be the dominant mechanism of hydrogen termination on the Si (100) surface.
  • the other pass is the progress of Si—OH bonding, where the surface Si is in the form of Si (OH).
  • Si (110) and Si (111) planes Eluted and remaining Si forms Si-H bonds. This is presumed to be the dominant mechanism for the Si (110) and Si (111) planes. In the case of the Si (110) plane or Si (111) plane, it is easy to form Si—OH termination, but it takes time to form Si (OH).
  • a plane orientation with such a slow hydrogen termination speed is not perpendicular to the Si (l l l) plane.
  • the surface is tilted in the direction of the axis 11-2> or 1-11>.
  • Si (111) plane, (221) plane, (331) plane, (551) plane, (110) plane, (335) plane, (112) plane, (113) plane, (115) plane, (117) Such as a surface.
  • the Si (001) plane can be cited as a plane that is tilted in the 111> axis and in the direction of the HQ 1 12> axis without being perpendicular to the Si (lll) plane.
  • the conversion speed is fast. However, if an off-angle is formed even a little, Si (l l l) facets, that is, monohydride sites appear, making it difficult to hydrogen-terminate.
  • silicon having a (110) plane orientation substantially on the surface thereof makes it difficult for hydrogen termination to easily proceed with Si—OH termination. From the crystallographic point of view, this is the plane that faces the direction almost equivalent to the (110) plane orientation.
  • the (551) plane, (311) plane, (221) plane, (553) plane, (335) plane, (112) plane, (113) plane, (115) plane, (117) plane, etc. are included.
  • the surface state is the same as the (110) surface.
  • the above-described surface and the vicinity thereof also make it difficult for hydrogen termination due to the progress of Si—OH termination.
  • the rate increases to 20 times.
  • damage to the element isolation oxide film such as STI, the side wall insulating film of the gate, and the PMD (Pre-Metal Dielectric) film also increases.
  • Figure 6 shows the results when 2 2 was added at 0.5 wt%. Both the Si (110) and Si (111) surfaces have been sufficiently hydrophobized by immersion for about 3 minutes. Even with immersion for about 1 minute, the contact angle obtained by DHF immersion for a long time was obtained. H O
  • the SiO etching rate in a solution containing 0.5 wt% of 2 2 was examined.
  • the vertical axis represents the SiO film thickness
  • the horizontal axis represents the immersion time in the solution.
  • the characteristic slope is SiO
  • the etching rate is 2 2.
  • the effect may be reduced.
  • LOppm is the ratio of the weight of O in the weight of water.
  • Figure 8 shows the Si-H stretch mode peak by the FTIR-ATR method. Two peaks were treated with 0.5 wt% DHF treatment and 0.5 wt DHF with 0.5 wt% H 2 O.
  • Etching of the silicon oxide film can be suppressed, and breakdown voltage degradation between devices, wiring short-circuit, damage to the sidewall insulating film and PMD film can also be suppressed. It is also possible to form high quality gate insulating films on various plane orientations. Furthermore, contact parts such as salicide greatly contribute to the reduction of contact resistance.
  • the present technology can be applied not only to a gate insulating film forming process, a salicide forming metal film forming process, but also to a barrier metal forming process, a plug material embedding process in a contact hole, and the like.
  • FIGS. 1 (a) to 1 (j) are diagrams for explaining a process of producing a field effect transistor using a conventional technique in the order of processes.
  • FIGS. 2 (a) to 2 (d) are diagrams for explaining the process of forming a gate insulating film of a Fin-FET using conventional technology.
  • FIG. 3 is a graph for explaining the dependency of the contact angle on the DHF solution immersion time (difference depending on the plane orientation).
  • FIG. 4 is a schematic diagram for explaining the formation mechanism of Si—H bonds.
  • FIG. 5 is a graph for explaining the dependence of the contact angle on the DHF solution immersion time (difference depending on the DHF concentration).
  • Figure 6 shows the dependence of contact angle on the immersion time in DHF solution and H 2 O-added DHF solution (Si).
  • FIG. 7 is a graph showing SiO etching rates of DHF solution and H 2 O-added DHF solution.
  • FIG. 8 is a graph showing the spectrum of the Si—H stretch mode peak by FTIR-ATR measurement.
  • FIG. 9 is a schematic diagram for explaining the mechanism by which Si—OH bonds are changed to Si—H bonds.
  • FIGS. 10 (a) to 10 (p) illustrate the manufacturing method according to the first embodiment of the present invention in the order of steps.
  • FIG. 10 (a) to 10 (p) illustrate the manufacturing method according to the first embodiment of the present invention in the order of steps.
  • FIGS. 11 (a) to 11 (d) are diagrams for explaining a process for forming a Fin-FET gate film according to a second embodiment of the present invention.
  • a manufacturing process of a field effect transistor constituting an integrated circuit formed in a semiconductor region will be described by taking an n-type field effect transistor having an LDD (Lightly Doped Drain) structure as an example.
  • Figure 10 shows the transistor flow.
  • element isolation is performed by, for example, STI (Shallow Trench Isolation) method to form an element region 1002 including a source, a drain, and a channel region (FIG. )).
  • the element region 1002 is subjected to pre-oxidation cleaning such as RCA cleaning (Fig. 10 (b)) to remove organic matter, particles, and metal impurities, and then 0.5 wt% of the fluorine.
  • Treatment is carried out with a solution of 0.5 wt% HO in hydrofluoric acid. The etching time at that time is
  • etching species for etching SiO with HF chemicals is HF-, but R
  • the chemical oxide film formed at the time of CA cleaning is etched off in about 30 seconds, and there are almost no sites terminated with Si—O.
  • the surface is etched at the end of Si—OH, and finally moves to Si—H.
  • the time can be realized in about 30 seconds of overetching. As a result, etching of the silicon oxide film of STI used for element isolation is suppressed, and no voids are observed.
  • the HF drug may be a DHF solution or BHF (buffered hydrofluoric acid: a mixed solution of DHF and NHF). Contains at least one of DHF or NH F
  • an organic oxidizing agent may be used.
  • the silicon oxide film formed in the substrate is present at least in a portion in contact with silicon, and an oxide, nitride, oxynitride using a different material, alkaline earth metal, rare earth metal, or transition metal is used as an upper layer.
  • An insulating film in which one or more layers of materials, silicates, and the like are stacked may be used.
  • a single layer or a laminated structure such as an oxide, nitride, oxynitride, or silicate using an alkaline earth metal, rare earth metal, or transition metal may be used.
  • a film including at least one of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film may be used.
  • a polycrystalline silicon film is deposited on the entire surface of silicon 1001, and this is patterned to form a polycrystalline silicon electrode 1005 as a gate electrode on the gate insulating film 1004 in the element region 1002 (see FIG. Figure 10 (g)).
  • phosphorus is ion-implanted at a low concentration to relieve a high electric field n_source and drain regions 1 006 is formed (FIG. 10 (h)).
  • a silicon oxide film (SiO 2) is formed so as to cover the gate electrode 1005 by a CVD method or the like.
  • n-type impurity such as arsenic is ion-implanted at a high concentration to form n + source and drain regions
  • the source / drain region surface 1009 is formed with 5 nm thick SiO as a gate insulating film.
  • the force is 0.5 wt% hydrofluoric acid
  • Stripping is performed with a solution containing H 2 O.
  • the etching time is 2 minutes. Pull
  • the HF drug may be a DHF solution or BHF (buffered hydrofluoric acid: a mixed solution of DHF and NHF).
  • BHF buffered hydrofluoric acid: a mixed solution of DHF and NHF.
  • a solution containing at least one of DHF or NH F may be a DHF solution or BHF (buffered hydrofluoric acid: a mixed solution of DHF and NHF).
  • 2 2 Ozone may be used. Furthermore, an organic oxidizing agent may be used.
  • TiZTiN sputtering is performed following Co sputtering to form a metal thin film 1011 (FIG. 10 (1)).
  • Salicide annealing is performed to form a cobalt silicide region 1012 (FIG. 10 (m)), and a salicide region 1012 is formed through a salicide SPM step (FIG. 10 (n)).
  • BPSG1014 which is a PMD film, is formed (FIG. 10 (p)).
  • This embodiment can also be applied to increase the hydrogen termination speed of force Si (lll) planes and polycrystalline silicon planes using p-type (110) silicon wafers.
  • Transistor TFT made on polycrystalline silicon is the power used as a liquid crystal driver. It is also possible to increase its reliability.
  • the treatment was performed with a solution in which 0.5% of hydrofluoric acid and 0.5% of 11 O were added.
  • Etching was suppressed. As a result, no voids were formed in the STI, and no polysilicon was embedded. In addition, it is possible to prevent a breakdown voltage between elements and a decrease in yield due to a wiring short.
  • FIG. 11 (a) is a cross-sectional view of the element region when viewed in the direction of the source force and the drain.
  • a SiO 1102 force is formed on the Si substrate 1101, and a Finl 103 is formed thereon.
  • the element area is
  • the oxide film 1106 is peeled off.
  • the stripping time is 1 minute.
  • the chemical oxide film 1106 is peeled off in about 30 seconds regardless of the plane orientation, and then hydrogen-terminated in about 30 seconds of overetching.
  • Short-time etching of about 1 minute suppresses the etching of the STI silicon oxide film, and the overetching time is also short, so that the roughness of the Si (100) surface 1 106 is also suppressed (Fig. 11 (c) ).
  • a gate insulating film 1107 and a gate insulating film 1108 are formed on the Si (100) surface 1104 and the Si (110) surface 1105 surface, respectively (FIG. Ll (d )).
  • the roughness of the Si (100) surface 1006 can be prevented, and the film quality difference between the gate insulating films 1107 and 1108 is small. Therefore, a good and uniform gate insulating film can be formed regardless of the plane orientation, and the driving capability of the Fin transistor can be improved. Thereafter, the process proceeds to the gate electrode formation step.
  • the Si (100) plane, the Si (110) plane, the polycrystalline silicon The hydrogen termination speed of the recon surface and amorphous silicon surface can be increased to achieve reliable termination.
  • This method is not limited to the gate insulating film forming process shown in the first and second examples, the salicide forming metal film forming process shown in the first example, but also the barrier metal forming process, It can also be applied to a plug material embedding process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導体装置の製造方法及び半導体製造装置
技術分野
[0001] 本発明は、半導体表面の水素終端処理を迅速に行う方法に関すると共に、当該水 素終端処理を実行する装置、前記水素終端処理を行うことによって得られた半導体 デバイス等の製品に関する。 背景技術
[0002] 半導体領域に形成された集積回路を構成する電界効果トランジスタの製造工程を , LDD (Lightly Doped Drain)構造の n型電界効果トランジスタを例にし、図 1を 用いて説明する。
[0003] まず、半導体基板である p型（110)面シリコン 101の表面に、例えば STI (Shallow
Trench Isolation)法により素子分離を行い、素子領域 102を形成する（図 1 (a) )
[0004] 素子領域 102に対し、 RCA洗浄などの酸ィ匕前洗浄を行い（図 1 (b) )、有機物、パ 一ティクル、メタル不純物を除去した後、希フッ酸処理に引き続き純水リンスを施し、 素子領域 102を水素で終端 103する（図 l (c) )。ゥ ハを乾燥後（図 1 (d) )、ゲート絶 縁膜 (SiO ) 105を形成する（図 l (e) )。
2
[0005] 次に、シリコン 101の全面に、しきい値電圧を制御するため、ボロンをイオン注入す る（図 l (f) )。
[0006] 次に、シリコン 101の全面に、多結晶シリコン膜を堆積させ、これをパターユングし て素子領域 102のゲート絶縁膜 105上に、多結晶シリコンによるゲート電極 106を形 成する（図 l (g) )。
[0007] 次に、リンを低濃度でイオン注入して高電界を緩和する n_ソース及びドレイン領域
107を形成する（図 1 (h) )。
[0008] 次に、 CVD法などにより、ゲート電極 106を被覆するように、シリコン酸ィ匕膜 (SiO )
2 を、シリコン 101の全面に堆積させ、異方性エッチングを行って、ゲート電極 106の側 壁に側壁絶縁膜 108を形成する（図 1 (i) )。 [0009] その後、砒素などの n型不純物を高濃度にイオン注入して n+ソース及びドレイン領 域 109を形成する（図 l (j) )。
[0010] 本発明者等は、先に、特許文献 1において、半導体表面を洗浄する際に、水素、重 水素を添加した H Oを使用すると共に、高周波振動を与えることによって、水素終端
2
する半導体装置の製造方法を提案した。
[0011] ここで、 Si(l lO)面や Si (l l l)面さらには多結晶 Si上に、上記のような電界効果ト ランジスタを形成する場合、図 1 (d)において、希フッ酸処理し、水素終端化 103させ るのに時間がかかる。 RCA洗浄時に形成されたケミカル SiOを、希フッ酸処理にて
2
剥離し、水素終端ィ匕させるまでに力かる時間について言えば、 Si(100)面の場合に は、 0. 5wt%の希フッ酸液に 1分も浸せば実現出来る。しかし、 Si(l lO)面、 Si (l l 1)面さらには多結晶 Siの場合、 0. 5wt%の希フッ酸液に 10分以上浸す必要がある 。その水素終端ィ匕時間を短縮し、 3分程度とするためには、希フッ酸の濃度を 10wt %近く上げる必要がある。その場合、 STIに用いるシリコン酸ィ匕膜には、特に埋め込 み中央部においてエッチングされて、図 1 (c)に示すようなボイド 104が発生する。ボ イド 104の中には、その後のゲート電極形成工程（図 1 (g) )において、多結晶シリコ ンが埋め込まれる。このボイド 104の中に埋め込まれた多結晶シリコンは、集積回路 が出来上がった際に、素子間の耐圧を劣化させる原因になり、また配線ショートを生 じさせる原因にちなる。
[0012] また、 Fin— FETのような 3次元トランジスタにおいては、一つのトランジスタを、 Si (
100)面と Si (110)面の両方の上に形成する場合がある。
[0013] 図 2に、 Fin— FETにおけるゲート絶縁膜形成前後の様子を示す。図 2 (a)は、ソー スからドレイン方向へ見た場合の素子領域断面である。 Si基板 201上に、 SiO 202
2 が形成され、その上に Fin203が形成されている。素子領域は、 Si (100)面 204と、 Si (110)面 205で構成されている。 RCA洗浄において酸洗浄 (HC1ZH O洗浄）
2 2 を行った後に、ケミカル酸ィ匕膜 206が形成される（図 2 (b) )。その後、 0. 5%希フッ酸 処理を行い、ケミカル酸ィ匕膜 206を剥離する力 Si (110)面 205を水素終端ィ匕させ るには、 10分程度の時間がかかる。 10分程度の処理により、図 1の場合と同様に、 S TIのシリコン酸ィ匕膜のエッチングが進行し、素子間耐圧の劣化、配線ショートを誘発 する。また Si (100)面 204は、 1分もあれば水素終端が完了する力 その後、 Si (11 0)面 205の水素終端ィ匕が達成されるまで、 9分間のオーバーエッチングとなる。それ により、 Si(100)面の表面が荒れる（図 2 (c)の 207)という弊害が生じる。その結果、 Si(100)面 204上に形成されたゲート絶縁膜 208の電気的信頼性は、 Si (110)面 2 05上に形成されたゲート絶縁膜 209と比べ、劣るものとなる（図 2 (d) )。
[0014] 一方、特許文献 1では、洗浄工程における水素終端について開示しているが、ケミ カル酸ィ匕膜を希フッ酸処理して剥離する際の水素終端について説明されていない。
[0015] 特許文献 1 :特開 2005— 51141号公報
発明の開示
発明が解決しょうとする課題
[0016] 本発明は、このような事情によりなされたものであり、 Si (100)面に比べて、 Si (l l l )面、 Si (110)面、多結晶シリコン表面、アモルファスシリコン表面が水素終端ィ匕しに くい原因を解明して、より効率的な水素終端化方法を提供することを課題とする。さら には水素終端ィ匕を実現することで、電気的信頼性が高 、半導体装置の製造方法及 び製造装置を提供しょうとするものである。
課題を解決するための手段
[0017] 本発明は、希フッ酸を含む溶液に、酸化剤を入れることで、水素終端化のスピード を早めることに特徴がある。
[0018] 図 3に、 Si(100)面、 Si (l lO)面、 Si(l l l)面上に滴下させた純水の接触角の、 0 . 5wt%DHF浸漬時間依存性を示す。横軸は Siを DHF溶液に浸漬させた時間であ る。縦軸は DHF処理直後に 30secの純水リンスを行い、その 2分後に所望面上に純 水を滴下させた後、 30秒以内に測定した接触角である。なお接触角測定時におい て厳密な時間管理を行った理由は、クリーンルーム放置により、ウェハ面上に付着す る有機物や、成長する自然酸ィ匕膜の影響を避ける為である。図 3より、 Si(100)面は 、 DHF浸漬時間にほとんど依存せず、 1分の処理で接触角は 75° と疎水化が実現 できている。それに対し、 Si (110)面や Si (111)面は、浸漬時間が短いと、十分な疎 水化が実現出来ない。 DHF浸漬時間が長くなるに従い、接触角は大きくなり、処理 1 0分程度で接触角は飽和し、疎水化が実現出来る。以上より、 Si (l lO)面や（111) 面は、 Si (100)面と比較し、疎水化を実現し難い表面と言える。多結晶シリコンゃァ モルファスシリコンも同様に疎水化を実現し難 、表面である。
[0019] なお、純水の面上における接触角は、 Si表面の表面終端状態を表現していると考 えている。疎水化が強まるのは、 Si— H終端が増加することを意味し、親水化傾向と なるのは、 Si— OH、 Si— F、 Si— O結合の割合が増えることを意味する。なお、 DH F処理後表面を、 XPS、エリプソ、 FTIR— ATR法を用いて調べた結果、 Si— F、 Si —O結合は見られないことから、親水ィ匕傾向を高めるのは、 Si— OH結合が主要因 であると判断した。 SiOのエッチング種は、 HF—であるが、 SiOは、この HF—により
2 2 2 2
、効果的に除去され、 Si表面には、 Si— oで終端されたサイトは、ほとんど残ってい ないものと推測される。
[0020] Si (110)面が疎水化しにくいことは、 Si— OH結合を形成し易いことを意味する力 これは KOH溶液浸漬実験にぉ 、て、 Si (110)面のエッチングレートが早 、ことから も容易に類推出来る。 Si— Si結合の弱い部分への OHイオンアタックにより、 Si (OH ) が形成され、 Siは溶液中に溶け出す。その結果、 Si (l lO)面の場合、 Si (l lO)テ
4
ラスが広がるように、またはくー110>方向への Si (l l l)ファセットのチェーンが生じ るようにエッチングが進行する。エッチングが進行した結果、モノハイドライドが形成さ れるが、 Si (l lO)面上のモノハイドライドは、比較的安定な終端性を示すと思われる 。 Si (l l l)面上のモノハイドライドも同様である。安定なモノハイドライド構造を形成さ れるまでの間、 3 110)面ゃ3 111)面上の弱ぃ31—31結合にぉぃては、 Si—OH 結合を容易に形成し、表面は Si— OH結合となり易い。
[0021] ここで、 Si— H結合が形成されるメカニズムについて、図 4を参照して説明する。大 きく分けて二つのパスがある。一つは、 Si— OH結合から、 Si— F結合、さらには Si— H結合へと進むものである。 Si— OH結合から Si— F結合への流れについては、 Si— O— Hの Oは、電気陰性度が大きぐ負に帯電する。すると、溶液中に存在する HF 分子の Hが Oに引き寄せられ、 HF分子の Fは、 Si— O— H結合における Siと結合す る。 Si— F結合については、 Fはその大きい電気陰性度の為、負に帯電し、 Siは正に 帯電する。すると溶液中に存在する HF分子の Fは Siと結合し、 Hは Si— F結合のバ ックボンドを形成する Siと結合する。 Fと結合した Siは、 SiFとなって水中へ脱離する 。これが Si (100)面などでの水素終端ィ匕の支配的なメカニズムと推測される。
[0022] もう一つのパスは、 Si— OH結合が進行し、 Si(OH) という形で表面の Siが水中へ
4
溶出し、残った Siは Si— H結合を形成するというものである。これは Si (110)面や Si ( 111)面の場合にぉ 、て支配的なメカニズムと推測される。 Si (110)面や Si (111)面 の場合、 Si— OH終端を形成し易いが、 Si (OH) を形成するまでに時間がかかり、そ
4
れにより、水素終端スピードが遅くなるものと考えている。
[0023] このような水素終端化スピードが遅い面方位としては、 Si (l l l)面に垂直なく 111
>軸を、く 11— 2>またはく— 1—12>軸方向へ傾けた面が挙げられる。例えば Si (111)面、（221)面、（331)面、（551)面、（110)面、（335)面、（112)面、 (113) 面、（115)面、（117)面などである。なお Si (l l l)面に垂直なく 111 >軸を、くー1 12 >軸方向へ傾けた面として、 Si (001)面が挙げられる力 この面は、ダイハイド ライド終端が主であるので水素終端化スピードは速い。但し、少しでもオフアングルが 形成されると、 Si(l l l)ファセット、つまりモノハイドライド箇所が現れ、水素終端化し 難くなる。
[0024] また、実質的に（110)面方位をその表面に有するシリコンは、 Si— OH終端ィ匕が進 行し易ぐ水素終端ィ匕し難くなる。結晶学的に見て、（110)面方位とほぼ等価な方向 を向いている面であり、（551)面、（311)面、（221)面、（553)面、（335)面、 (112 )面、（113)面、（115)面、（117)面などを含む。
[0025] Kazuo Satoら報告の Sensors and Actuators 73 (1999) P122— 130にお ける Fig. 2より、（110)面をアルカリエッチング処理した場合、く— 110>方向に筋 が走る表面形状が得られることが分かっている。（110)面と同様な表面形状が得られ る領域として、く 100>方向に 0〜12° までオフさせた面、例えば 8° オフの（551) 面などが当てはまる。く— 110>方向へは 1° オフさせた面までは、同様な表面形 状が得られる。上記 Fig. 2の（110)面と同じ表面ラフネス挙動を示す面方位も、 Si— OH終端ィ匕が進行し易ぐ水素終端ィ匕し難くなる。
[0026] さらに T. Satoら報告の Phys. Rev. , Β4, 1950 (1971)によると、（110)面と同 様なキャリア電子移動度が得られる面を知ることが出来る。これら、移動度が同等の 面は、表面モホロジーゃ水素終端状態が、（110)面とほぼ同様な状態な面であると 類推することが出来る。それにより、く— 110>方向へ 0〜35° オフさせた面、例え ば（331)面、（221)面、 (332)面、 (111)面などは（110)面と同様の表面状態と言 うことが出来る。またく 1— 10>方向へ 0〜12° オフさせた面、例えば（320)面を用 いても（110)面と同様の表面状態であると言える。以上の面やその近傍面も、 Si— O H終端化が進行し易ぐ水素終端ィ匕し難くなる。
[0027] Si (110)面や Si (111)面の水素終端化スピードを上げる手法だ力 図 4において、 Si— F反応力 Si— H終端を形成する反応割合を増やすベぐ HFの濃度を上げた 実験を行ってみた。結果を図 5に示す。図 5より、 DHF濃度を、 0. 5wt%から lOwt %と上げることにより、浸漬時間 3分程度で Si(l lO)面の疎水化が実現出来ている。 しかしながら、 0. 5wt%から 10wt%へと濃度を上げたことにより、 SiOのエッチング
2
レートは 20倍へと上昇する。それにより、 STIなどの素子分離酸ィ匕膜や、ゲートの側 壁絶縁膜、 PMD (Pre -Metal Dielectric)膜へのダメージも上昇する。
[0028] DHF濃度を上げることなぐ 0. 5wt%DHF程度の濃度で、 Si (110)面や Si (111 )面を短時間で水素終端ィ匕する手法として、溶液中に酸化剤として過酸化水素 H O
2 2 を 0. 5wt%添カ卩した際の結果を図 6に示す。 Si (110)面、 Si (111)面共に、 3分程 度の浸漬で、十分な疎水化が達成出来ている。 1分程度の浸漬でも、 DHF浸漬を長 時間行った接触角と同程度の角度が得られている。なお H O
2 2を 0. 5wt%添加した 溶液での SiOのエッチングレートを調べた。
2
[0029] 図 7は、縦軸が SiOの膜厚、横軸が溶液への浸漬時間である。特性の傾きが SiO
2 2 のエッチングレートとなる。 DHFのみの場合と、 H Oを添カ卩した DHFでは、 SiOの
2 2 2 エッチングレートの差が見られない。このこと力ら、 H Oを添カ卩した DHF溶液を用い
2 2
ても、素子分離酸化膜や、ゲートの側壁絶縁膜、 PMD膜へのダメージは増加しない ことが分かる。なお H Oの添加割合については、 DHF:H O = 1 : 0. 1〜1 : 100で
2 2 2 2
も同様な結果が得られるが、 H Oの添加割合を下げ過ぎると、金属不純物の除去
2 2
効果が低減するおそれがある。
[0030] 同様な結果は、酸化剤として Oを lOppm添カ卩した純水中に DHFをカ卩えた溶液を
3
用いても得られた。なお lOppmとは、水の重さ中における、 Oの重さの割合である。
3
純水中の O濃度だが、 0. OOlppmから lOOppmと変化させても同様な効果が見ら れた。
[0031] では、なぜ酸化剤を添加することで、水素終端ィ匕が早まるかを推論する。図 8に、 F TIR— ATR法による、 Si— Hストレッチモードピークを示す。 2つのピークは、 0. 5wt %DHF処理後のものと、 0. 5%DHFに 0. 5wt%H Oを添カ卩した溶液で処理した
2 2
ものである。サンプルは、それぞれの処理を 3分間行い、 30秒の純水リンス、さらには N乾燥を 1分行った後、 FTIR測定をしたものである。 DHF処理と比較し、 H Oを添
2 2 2 加した処理では、 2089cm_1付近のピークが増大している。これは、 Si— Hモノハイ ドライド終端のピークである。 DHFでは、モノハイドライド部に OHが置き換わって終 端されている力 H O添加では OHが除去され、 Si— H終端性が高まったことが分
2 2
力る。これは図 9で示すように、 Si— OHのバックボンドへ Oが挿入され、 Si— O— Si 結合が形成された後、 Si— F結合形成、 Si— H結合形成へと進んだ結果であると推 測している。なお図 9において、 pathlの反応が主体であると考えている。 Si— OH結 合において、 Siのバックボンドは容易に酸ィ匕されることが分力つている。クリーンルー ム雰囲気で放置しても、数時間でバックボンドへの酸素の挿入反応が確認される。そ の弱い Si— OHのバックボンドの酸化力 H O溶液添加により加速され、水素終端
2 2
化が早まるものと考えている。
[0032] 以上のように、 HF系溶液に酸化剤を加えることで、 Si— OH終端箇所を素早く酸ィ匕 除去し、 Si— H終端されることが、今回初めて明らかになった。シリコン酸ィ匕膜のエツ チングレートも、酸化剤添加前後で変化しないことから、 STIなどの素子分離用シリコ ン酸化膜や、ゲートのサイドウォール膜、 PMD膜へのダメージも従来通りとなる。 Si ( 100)表面に対して、水素終端ィ匕し難い Si (111)面、 Si(l lO)面、多結晶シリコン表 面を、 Si(100)面と同様に水素終端ィ匕させることが可能となった。このことで、様々な 面方位上に作成されるトランジスタの信頼性は向上し、さらにコンタクト部における抵 抗低減にも大いに寄与する。
発明の効果
[0033] 本発明によれば、 HF—イオンと酸化剤とを含む溶液を用いることで、 Si (100)面、
2
Si(l lO)面、多結晶シリコン表面、アモルファスシリコン表面など、モノハイドライドで 水素終端化される箇所が存在するシリコン表面の水素終端化スピードを早め、水素 終端ィ匕を確実にすることが出来た。
[0034] 本技術は、 HF—イオンによる処理時間を短縮ィ匕することが出来ることから、 STIの
2
シリコン酸ィ匕膜のエッチングを抑えることが出来、素子間の耐圧劣化や配線ショート、 側壁絶縁膜や PMD膜へのダメージも抑制することが出来る。また様々な面方位上に 高品質なゲート絶縁膜を形成することが可能となる。さらにはサリサイドなどのコンタク ト部においても、コンタクト抵抗の低減に大きく寄与する。
[0035] なお本技術は、ゲート絶縁膜形成工程、サリサイド形成金属の成膜工程だけでは なぐバリアメタル形成工程、コンタクトホールへのプラグ材料埋め込み工程などにも 、応用可能である。
図面の簡単な説明
[0036] [図 1]図 1 (a)〜図 1 (j)は従来技術を用いて電界効果トランジスタを作成する工程を 工程順に説明するための図である。
[図 2]図 2 (a)〜図 2 (d)は従来技術を用いた Fin— FETのゲート絶縁膜形成工程を 説明する図である。
[図 3]図 3は接触角の DHF溶液浸漬時間依存性 (面方位による違い)を説明するた めのグラフである。
[図 4]図 4は Si— H結合の形成メカニズムを説明するための模式図である。
[図 5]図 5は接触角の DHF溶液浸漬時間依存性 (DHF濃度による違い)を説明する ためのグラフである。
[図 6]図 6は接触角の DHF溶液、及び H O添加 DHF溶液への浸漬時間依存性 (Si
2 2
(110)面、 Si (111)面）を説明するためのグラフである。
[図 7]図 7は DHF溶液、及び H O添加 DHF溶液の、 SiOエッチングレートを示すグ
2 2 2
ラフである。
[図 8]図 8は FTIR— ATR測定による、 Si— Hストレッチモードピークのスペクトルを示 すグラフである。
[図 9]図 9は Si— OH結合が Si— H結合へと変わるメカニズムを説明するための模式 図である。
[図 10]図 10 (a)〜図 10 (p)は本発明の第 1の実施例に係る製造方法を工程順に説 明する図である。
[図 11]図 11 (a)〜図 11 (d)は本発明の第 2の実施例に係る Fin— FETのゲ 膜形成工程を説明する図である。
符号の説明
[0037] 1001 p型（110)シリコンウェハ
1002 素子領域
1003 水素終端
1004 ゲート絶縁膜
1005 ゲート電極
1006 n_ソース及びドレイン領域
1007 側壁絶縁膜
1008 n+ソース及びドレイン領域
1009 ソース、ドレイン領域表面
1010 水素終端
1011 金属薄膜
1012 サリサイド領域
1013 barrier— SiN
1014 BPSG
発明を実施するための最良の形態
[0038] 以下の実施例に基づいて説明する。
実施例 1
[0039] 第 1の実施例として、半導体領域に形成された集積回路を構成する電界効果トラン ジスタの製造工程を、 LDD (Lightly Doped Drain)構造の n型電界効果トランジ スタを例にし、説明する。図 10にはトランジスタフローを示す。
[0040] p型（110)シリコンウェハ 1001の表面に、例えば STI (Shallow Trench Isolati on)法により素子分離を行い、ソース、ドレイン及びチャネル領域を含む素子領域 10 02を形成する（図 10 (a) )。素子領域 1002に対し、 RCA洗浄などの酸化前洗浄を 行い（図 10 (b) )、有機物、パーティクル、メタル不純物を除去した後、 0. 5wt%のフ ッ酸に、 0. 5wt%のH Oを添カ卩した溶液で処理を行う。その際のエッチング時間は
2 2
1分である。引き続き純水リンスを施し、素子領域 1002を水素で終端 1003する（図 1 0 (c) )。
[0041] なお HF系の薬剤で SiOをエッチングする際のエッチング種は、 HF—となるが、 R
2 2
CA洗浄時に形成されたケミカル酸ィ匕膜は、ほぼ 30秒程度でエッチオフされ、 Si— O で終端されるサイトは、ほぼ無くなる。表面は、 Si— OHの終端箇所がエッチングされ 、最終的に Si— Hへと移る力 その時間はオーバーエッチング 30秒程度で実現出来 る。そのことにより、素子分離に用いる STIのシリコン酸ィ匕膜のエッチングが抑えられ 、ボイド発生は見られない。
[0042] HF系の薬剤については、 DHF溶液であっても良いし、 BHF (バッファードフッ酸： DHFと NH Fの混合溶液）であっても良い。 DHFまたは NH Fの少なくとも一つを含
4 4
む溶液であっても良い。溶液に添加される酸化剤については、 H Oの
2 2 他、オゾン O
3 であっても良い。さらには有機系の酸化剤であつても良い。
[0043] ウェハを乾燥後（図 10 (d) )、ゲート酸ィ匕膜形成装置により、素子領域のシリコン表 面を酸化し、 5nmのゲート絶縁膜 (SiO ) 1004を形成する（図 10 (e) )。なお本発明
2
において形成されるシリコン酸ィ匕膜は、少なくともシリコンと接する部分に存在すれば よぐその上層に異種の材料、アルカリ土類金属、希土類金属、遷移金属を用いた酸 化物、窒化物、酸窒化物、シリケートなどが 1層以上積層形成された絶縁膜を用いて も良い。またシリコン酸ィ匕膜の代わりに、アルカリ土類金属、希土類金属、遷移金属 を用いた酸ィ匕物、窒化物、酸窒化物、シリケートなどの単層または積層構造を用いて も良い。さらには、シリコン酸ィ匕膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ 以上を含む膜を用いても良い。
[0044] 次に、シリコン 1001の全面に、しきい値電圧を制御するため、ボロンをイオン注入 する（図 10 (f) )。
[0045] 次に、シリコン 1001の全面に、多結晶シリコン膜を堆積させ、これをパターユングし て素子領域 1002のゲート絶縁膜 1004上に、多結晶シリコン電極 1005をゲート電 極として形成する（図 10 (g) )。
[0046] 次にリンを低濃度でイオン注入して高電界を緩和する n_ソース及びドレイン領域 1 006を形成する（図 10 (h) )。
[0047] 次に、 CVD法などにより、ゲート電極 1005を被覆するように、シリコン酸ィ匕膜 (SiO
2
)をシリコン 1001の全面に堆積させ、異方性エッチングを行ってゲート電極 1005の 側壁に側壁絶縁膜 1007を形成する（図 10 (i) )。
[0048] その後、砒素などの n型不純物を高濃度にイオン注入して n+ソース及びドレイン領域
1008を形成する（図 10 (j) )。
[0049] 次に、サリサイド形成の工程に移る。ソース、ドレイン領域表面 1009には、ゲート絶 縁膜として膜厚 5nmの SiOが形成されている力 0. 5wt%のフッ酸に、 0. 5 ％の
2
H Oを添加した溶液で、剥離処理を行う。その際のエッチング時間は 2分である。引
2 2
き続き純水リンスを施し、ソース、ドレイン領域表面 1009を水素で終端 1010する（図 10 (k) ) oソース、ドレイン領域上のシリコン表面を短時間にエッチングし、確実に水 素終端ィ匕することで、後に形成されるコバルトシリサイドの抵抗値上昇を防ぎ、安定し た低抵抗コンタクトを実現することが出来る。さらには、エッチング時間を短時間とす ることで、 STIのシリコン酸ィ匕膜や側壁絶縁膜のエッチングを、極力抑制することが出 来る。
[0050] HF系の薬剤は、 DHF溶液であっても良いし、 BHF (バッファードフッ酸： DHFと N H Fの混合溶液）であっても良い。 DHFまたは NH Fの少なくとも一つを含む溶液で
4 4
あっても良い。溶液に添加される酸化剤については、 H Oの
2 2 他、オゾンであっても良 い。さらには有機系の酸化剤であっても良い。
[0051] その後、 Coスパッタに引き続き、 TiZTiNスパッタを行い、金属薄膜 1011を形成 する（図 10 (1) )。
[0052] サリサイドアニールを行い、コバルトシリサイド領域 1012を形成し（図 10 (m) )、サリ サイド SPMの工程（図 10 (n) )を経て、サリサイド領域 1012が形成される。
[0053] 次にbarrier—SiN1013を成膜後（図10 (o) )、PMD膜でぁるBPSG1014の成膜 を行う（図 10 (p) )。
[0054] 本実施例では、 p型（110)シリコンウェハを用いた力 Si(l l l)面や多結晶シリコン 面の水素終端化スピードを早めるのにも適応可能である。多結晶シリコン上に作成さ れるトランジスタ TFTは、液晶ドライバとして用いられている力 本技術を使用すれば 、その信頼性を高めることも可能となる。
[0055] 本実施例では、ゲート絶縁膜形成前、及び CoZTiNスパッタ前において、 0. 5wt %のフッ酸に、 0. 5 ％の11 Oを添カ卩した溶液で処理を行ったことで、 STI酸ィ匕膜
2 2
のエッチングが抑えられた。これにより、 STI中にボイドも形成されず、多結晶シリコン の埋め込みも見られていない。また素子間の耐圧劣化や、また配線ショート起因の歩 留低下を防ぐことが可能となる。
[0056] さらには、 CoZTiN成膜前において、 0. 5wt%のフッ酸に、 0. 5wt%の H Oを
2 2 添加した溶液で処理を行ったことで、側壁絶縁膜のエッチングが抑えられた。このこと で、 BL (ビットライン)ショート、 WL (ワードライン)ショート等の起因による歩留まり低下 を抑えることが可能となる。
実施例 2
[0057] 次に第 2の実施例として、 Fin— FETのゲート絶縁膜形成前後の様子を示す。
[0058] 図 11 (a)は、ソース力 ドレイン方向へ見た場合の素子領域断面である。 Si基板 11 01上に、 SiO 1102力形成され、その上に Finl 103が形成されている。素子領域は
2
、 Si (100)面 1104と、 Si(l lO)面 1105で構成されている。 RCA洗浄において酸洗 浄 (HC1ZH O洗浄)を行った後に、ケミカル酸ィ匕膜 1106が形成される（図 11 (b) )
2 2
。その後、 0. 5wt%希フッ酸に 0. 5%H Oを添カ卩した溶液で処理を行い、ケミカル
2 2
酸ィ匕膜 1106を剥離する。剥離時間は 1分である。本溶液を用いることで、ケミカル酸 化膜 1106は、面方位によらず 30秒程度で剥離され、その後、オーバーエッチ 30秒 程度で水素終端される。 1分程度の短時間エッチングにより、 STIのシリコン酸ィ匕膜の エッチングは抑制され、さらにオーバーエッチング時間も短いことから、 Si(100)面 1 106の荒れも抑制される（図 11 (c) )。その後、リンス処理と乾燥処理を施した後、 Si( 100)面 1104と、 Si(110)面 1105表面には、それぞれゲート絶縁膜 1107と、ゲート 絶縁膜 1108が形成される（図 l l (d) )。従来技術である図 2の場合と比較し、 Si(10 0)表面 1006の荒れが防げており、ゲート絶縁膜 1107と 1108の膜質差は小さい。よ つて、面方位に依らず、良好で均一なゲート絶縁膜が形成出来、 Finトランジスタの 駆動力向上が実現出来る。以降、ゲート電極形成工程へと進む。
[0059] 以上の説明で明らかなように、本発明によれば Si (100)面、 Si (110)面、多結晶シ リコン表面、アモルファスシリコン表面の水素終端性スピードを早め、確実な終端性を 実現できる。
産業上の利用可能性
この手法は、第 1の実施例や第 2の実施例で示したゲート絶縁膜形成工程、第 1の 実施例で示したサリサイド形成金属の成膜工程だけではなく、バリアメタル形成工程 、コンタクトホールへのプラグ材料埋め込み工程などにも、応用可能である。

Claims

請求の範囲
[1] 少なくとも HF—イオンと酸化剤とを含む溶液を用いて半導体表面を水素終端ィ匕す
2
ることを特徴とする、半導体装置の製造方法。
[2] 請求項 1に記載された半導体装置の製造方法において、前記半導体表面は、 (11 1)面または（110)面または（551)面を有するシリコンであることを特徴とする、半導 体装置の製造方法。
[3] 請求項 1に記載された半導体装置の製造方法において、前記半導体表面は、 (11
I)面に垂直なく 111 >軸を、く 11 2>またはくー1 12 >軸方向へ傾けた面を 有するシリコンであることを特徴とする、半導体装置の製造方法。
[4] 請求項 1に記載された半導体装置の製造方法にお!、て、前記半導体表面は、実質 的に（110)面方位をその表面に有するシリコンであることを特徴とする、半導体装置 の製造方法。
[5] 請求項 4に記載された半導体装置の製造方法において、前記実質的に（110)面 方位を有する表面は、（110)面、 (551)面、 (311)面、（221)面、 (553)面、 (335) 面、 (112)面、 (113)面、 (115)面、 (117)面、 (331)面、（221)面、 (332)面、 (1
I I)面、及び、（320)面のいずれかであることを特徴とする、半導体装置の製造方法
[6] 請求項 1に記載された半導体装置の製造方法にお!、て、前記半導体表面は、多結 晶シリコンによって形成されていることを特徴とする、半導体装置の製造方法。
[7] 請求項 1に記載された半導体装置の製造方法にお!、て、前記半導体表面は、ァモ ルファスシリコンによって形成されていることを特徴とする、半導体装置の製造方法。
[8] 請求項 1乃至 7のいずれかに記載された半導体装置の製造方法において、酸化剤 として、過酸ィ匕水素水及びオゾン及び有機系酸化剤の少なくとも一つを含むことを特 徴とする、半導体装置の製造方法。
[9] 請求項 1乃至 7のいずれかに記載された半導体装置の製造方法において、 HF—と
2 酸化剤とを含む溶液には、 HF及び NH Fの少なくとも一つを含むことを特徴とする、
4
半導体装置の製造方法。
[10] 請求項 1乃至 7のいずれかに記載された半導体装置の製造方法において、前記半 導体表面を少なくとも HF _イオンと酸化剤で構成された溶液で水素終端化させた後
2
、純水を含む溶液でリンスすることを特徴とする、半導体装置の製造方法。
[11] 請求項 1乃至 7のいずれかに記載された半導体装置の製造方法において、前記半 導体表面を少なくとも HF—イオンと酸化剤で構成された溶液で水素終端化させ、さ
2
らに純水を含む溶液でリンスした後、ゲート絶縁膜形成工程、サリサイド形成金属の 成膜工程、ノリアメタル形成工程、コンタクトホールへのプラグ材料埋め込み工程、 の中の少なくとも一つの工程を行うことを特徴とする、半導体装置の製造方法。
[12] 少なくとも HF—イオンと酸化剤とを含む溶液を用いて、半導体表面を水素終端ィ匕
2
することを特徴とする、半導体製造装置。
[13] 請求項 12に記載された半導体製造装置において、前記半導体表面は、（111)面 または（110)面または（551)面を有するシリコンであることを特徴とする、半導体製 造装置。
[14] 請求項 12に記載された半導体製造装置において、前記半導体表面は、（111)面 に垂直なく 111 >軸を、く 11— 2>またはく— 1— 12>軸方向へ傾けた面を有す るシリコンであることを特徴とする、半導体製造装置。
[15] 請求項 12に記載された半導体製造装置において、前記半導体表面は、実質的に
(110)面方位をその表面に有するシリコンであることを特徴とする、半導体製造装置
[16] 請求項 12に記載された半導体製造装置において、前記実質的に（110)面方位を 有する表面は、（110)面、 (551)面、 (311)面、（221)面、 (553)面、 (335)面、 (1 12)面、（113)面、（115)面、（117)面、（331)面、（221)面、（332)面、（111)面 、及び、（320)面のいずれかであることを特徴とする半導体製造装置。
[17] 請求項 12に記載された半導体製造装置において、前記半導体表面は、多結晶シ リコンによって形成されていることを特徴とする、半導体製造装置。
[18] 請求項 12に記載された半導体製造装置において、前記半導体表面は、ァモルフ ァスシリコンによって形成されていることを特徴とする、半導体製造装置。
[19] 請求項 12乃至 18のいずれかに記載された半導体製造装置において、酸化剤とし て、過酸ィ匕水素水及びオゾン及び有機系酸化剤の少なくとも一つを含むことを特徴 とする、半導体製造装置。
[20] 請求項 12乃至 18のいずれかに記載された半導体製造装置において、 HF—と酸
2 ィ匕剤とを含む溶液には、 HF及び NH Fの少なくとも一つを含むことを特徴とする、半
4
導体製造装置。
[21] 請求項 12乃至 18のいずれかに記載された半導体製造装置において、前記半導 体表面を少なくとも HF—イオンと酸化剤で構成された溶液で水素終端化させた後、
2
純水を含む溶液でリンスすることを特徴とする、半導体製造装置。
[22] 請求項 12乃至 18のいずれかに記載された半導体製造装置において、前記半導 体表面を少なくとも HF—イオンと酸化剤で構成された溶液で水素終端化させ、さら
2
に純水を含む溶液でリンスした後、ゲート絶縁膜形成工程、サリサイド形成金属の成 膜工程、ノリアメタル形成工程、コンタクトホールへのプラグ材料埋め込み工程、の 中の少なくとも一つの工程を行うことを特徴とする、半導体製造装置。
PCT/JP2005/017260 2005-09-20 2005-09-20 半導体装置の製造方法及び半導体製造装置 WO2007034534A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020087008071A KR101113628B1 (ko) 2005-09-20 2005-09-20 반도체 장치의 제조 방법 및 반도체 제조 장치
US11/992,230 US8030182B2 (en) 2005-09-20 2005-09-20 Semiconductor device manufacturing method and semiconductor manufacturing apparatus
PCT/JP2005/017260 WO2007034534A1 (ja) 2005-09-20 2005-09-20 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/017260 WO2007034534A1 (ja) 2005-09-20 2005-09-20 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
WO2007034534A1 true WO2007034534A1 (ja) 2007-03-29

Family

ID=37888595

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017260 WO2007034534A1 (ja) 2005-09-20 2005-09-20 半導体装置の製造方法及び半導体製造装置

Country Status (3)

Country Link
US (1) US8030182B2 (ja)
KR (1) KR101113628B1 (ja)
WO (1) WO2007034534A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866204B2 (en) 2013-01-30 2014-10-21 Stmicroelectronics, Inc. Method to form finFET/trigate devices on bulk semiconductor wafers
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204485A (ja) * 1998-01-16 1999-07-30 Kurita Water Ind Ltd 電子材料用洗浄水
JPH11307497A (ja) * 1998-04-23 1999-11-05 Tadahiro Omi 洗浄方法
JP2001054768A (ja) * 1999-08-19 2001-02-27 Nomura Micro Sci Co Ltd 洗浄方法及び洗浄装置
JP2005136437A (ja) * 2005-01-04 2005-05-26 Tadahiro Omi 半導体製造システム及びクリーンルーム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154814B2 (ja) * 1991-06-28 2001-04-09 株式会社東芝 半導体ウエハの洗浄方法および洗浄装置
JP3436776B2 (ja) * 1993-08-09 2003-08-18 忠弘 大見 ウエハ洗浄装置及び洗浄方法
JP3329902B2 (ja) 1993-09-13 2002-09-30 株式会社東芝 表面処理方法及び表面処理装置
JPH08181094A (ja) 1994-12-26 1996-07-12 Nippondenso Co Ltd 半導体基板表面の平坦化方法
JP3351924B2 (ja) * 1995-01-06 2002-12-03 忠弘 大見 洗浄方法
JP3923097B2 (ja) * 1995-03-06 2007-05-30 忠弘 大見 洗浄装置
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
US6048406A (en) * 1997-04-08 2000-04-11 Texas Instruments Incorporated Benign method for etching silicon dioxide
JP2002505037A (ja) * 1997-06-13 2002-02-12 シーエフエムテイ・インコーポレーテツド 半導体ウェーハ処理方法
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JPH1160377A (ja) 1997-08-12 1999-03-02 Fujitsu Ltd シリコンの表面処理方法と半導体装置の製造方法
US6346505B1 (en) 1998-01-16 2002-02-12 Kurita Water Industries, Ltd. Cleaning solution for electromaterials and method for using same
EP1427003A3 (en) * 2002-12-02 2005-03-02 OHMI, Tadahiro Semiconductor device and method of manufacturing the same
JP4351497B2 (ja) 2003-07-31 2009-10-28 財団法人国際科学振興財団 半導体装置の製造方法、及び半導体製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204485A (ja) * 1998-01-16 1999-07-30 Kurita Water Ind Ltd 電子材料用洗浄水
JPH11307497A (ja) * 1998-04-23 1999-11-05 Tadahiro Omi 洗浄方法
JP2001054768A (ja) * 1999-08-19 2001-02-27 Nomura Micro Sci Co Ltd 洗浄方法及び洗浄装置
JP2005136437A (ja) * 2005-01-04 2005-05-26 Tadahiro Omi 半導体製造システム及びクリーンルーム

Also Published As

Publication number Publication date
KR20080047434A (ko) 2008-05-28
KR101113628B1 (ko) 2012-02-17
US20090162995A1 (en) 2009-06-25
US8030182B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
TWI517251B (zh) 包含溼蝕刻製程以移除氮化矽之半導體結構形成方法
CN106653675B (zh) 浅沟槽隔离结构的形成方法
KR20040048361A (ko) 반도체 장치 및 그 제조 방법
US7910482B2 (en) Method of forming a finFET and structure
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
US9472456B2 (en) Technology for selectively etching titanium and titanium nitride in the presence of other materials
TW201029050A (en) Method of forming a semiconductor layer
JP4204671B2 (ja) 半導体装置の製造方法
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
CN104465486B (zh) 半导体器件的形成方法
WO2007034534A1 (ja) 半導体装置の製造方法及び半導体製造装置
CN108807377B (zh) 半导体器件及其形成方法
US6667232B2 (en) Thin dielectric layers and non-thermal formation thereof
JP4694782B2 (ja) 半導体装置、その製造方法、及び、半導体表面の処理方法
JP4954437B2 (ja) 半導体装置の製造方法
JP4463601B2 (ja) 半導体装置の製造方法、及び半導体製造装置
TWI389193B (zh) 半導體裝置之製造方法及半導體製造設備
CN113113291A (zh) 基片清洁方法
JP2005079215A (ja) 半導体装置の製造方法
JP4351497B2 (ja) 半導体装置の製造方法、及び半導体製造装置
JP5278132B2 (ja) 半導体装置の製造方法
WO2024058875A1 (en) Wet etch process and methods to form air gaps between metal interconnects
KR100543016B1 (ko) 박막트랜지스터의 제조 방법
WO2024072563A1 (en) Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate
WO2024058863A1 (en) Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (cd)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087008071

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11992230

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05785538

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP