TWI389193B - 半導體裝置之製造方法及半導體製造設備 - Google Patents
半導體裝置之製造方法及半導體製造設備 Download PDFInfo
- Publication number
- TWI389193B TWI389193B TW94132656A TW94132656A TWI389193B TW I389193 B TWI389193 B TW I389193B TW 94132656 A TW94132656 A TW 94132656A TW 94132656 A TW94132656 A TW 94132656A TW I389193 B TWI389193 B TW I389193B
- Authority
- TW
- Taiwan
- Prior art keywords
- crystal plane
- semiconductor
- hydrogen
- hydrogen termination
- oxidizing agent
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係關於一種迅速地進行半導體表面之氫終結處理之方法,及實施該氫終結處理之設備,及由進行前述氫終結處理所得到之半導體裝置等產品。
關於構成半導體區域中形成積體電路之場效電晶體的製造製程,以LDD(LightIy Doped Drain,輕攙雜汲極)構造之n型場效電晶體為例,使用圖1加以說明。
首先,於為半導體基板之p型(110)晶面矽101之表面上,例如以STI(Shallow Trench Isolation,淺渠溝隔離)法,進行元件分離,形成元件區域102(圖1(a))。
對元件區域102,進行RCA清洗(RCA cleaning Method,由美國RCA公司所提倡)等氧化前清洗(圖1(b)),除去有機物、微粒、金屬雜質之後,施以稀氟酸處理,接著以純水沖洗,並將元件區域102以氫終結103(圖1(c))。將晶圓乾燥後(圖1(d)),形成閘絶緣膜(SiO2
)105(圖1(e))。
其次,於矽101之整面上,為了控制閥值電壓,將硼進行離子植入(圖1(f))。
其次,於矽101之整面上,使多晶矽膜沉積,將該等圖案化而後於元件區域102之閘絶緣膜105上,形成多晶矽構成的閘電極106(圖1(g))。
其次,將磷以低濃度離子植入,而形成緩和高電場之n-
源極及汲極區域107(圖1(h))。
其次,以CVD法等,以被覆閘電極106之方式,使矽氧化膜(SiO2
)沉積於矽101之整面,進行異向性蝕刻,而於閘電極106之側壁形成側壁絶緣膜108(圖1(i))。
之後,將砷等n型雜質以高濃度進行離子植入,形成n+
源極及汲極區域109(圖1(j))。
本發明者等之前曾經於專利文獻1中,提案一種半導體裝置之製造方法,係於清洗半導體表面時,使用添加氫、重氫之H2
O,同時藉由提供高頻振動,進行氫終結。
此處,於Si(110)晶面或Si(111)晶面,更且於多晶Si上,形成如上述場效電晶體時,圖1(d)中,進行稀氟酸處理再使氫終結化103是費時的。如果以RCA清洗時形成之化學SiO2
從以稀氟酸處理加以剝離至氫終結化為止所需花費的時間言之,於Si(100)晶面之情形,只要浸泡於0.5wt%之稀氟酸液中1分鐘即可達成。但是,如果是Si(110)晶面、Si(111)晶面,進一步為多晶Si之情形,則必需浸泡於0.5wt%之稀氟酸液中10分鐘以上。為了使其氫終結化時間縮短為3分鐘左右,必需使稀氟酸之濃度提高至接近10wt%。於此情形,STI所使用之矽氧化膜,尤其是填入中央部會被蝕刻,產生如圖1(c)所示的空隙104。於之後的閘電極形成製程(圖1(g))中,空隙104之中會填入多晶矽。填入該空隙104中之多晶矽於積體電路製造完成時,會成為使元件間之耐壓劣化的原因,亦為使佈線短路之原因。
又,如Fin-FET(鰭片狀場效晶體)之3維電晶體中,有時1個電晶體會在Si(100)晶面及Si(110)晶面兩者之面上形成。
圖2中,顯示於Fin-FET中,形成閘絶緣膜前後之狀態。圖2(a)為從源極往汲極方向看去時之元件區域剖面。於Si基板201上,形成SiO2
202,再於其上形成Fin(鰭片)203。元件區域由Si(100)晶面204及Si(110)晶面205所構成。RCA清洗之中,於進行酸清洗(HCl/H2
O2
清洗)之後,形成化學氧化膜206(圖2(b))。之後,係進行0.5wt%稀氟酸處理,將化學氧化膜206加以剝離,但是要使Si(110)晶面205氫終結化要花費10分鐘左右。由於10分鐘左右的處理,與圖1情形相同,STI之矽氧化膜蝕刻會推進,誘使元件間耐壓之劣化、佈線短路。又,Si(100)晶面204雖然只要1分鐘即可完成氫終結過程,但是,之後要達到使Si(110)晶面205之氫終結化完成,會變成9分鐘的過蝕刻。由於如此,會產生Si(100)晶面之表面粗糙不平(圖2(c)之207)的缺點。其結果為,於Si(100)晶面204上形成之閘絶緣膜208的電可靠度比起Si(110)晶面205上形成之閘絶緣膜209,會變得較差(圖2(d))。
另一方面,專利文獻1中雖然對清洗製程中之氫終結加以揭示,但是並未對於將化學氧化膜進行稀氟酸處理而剝離時之氫終結加以説明。
專利文獻1:日本特開2005-51141號公報
本發明係有鑑於上述情事而來,其解開比起Si(100)晶面,Si(111)晶面、Si(110)晶面、多晶矽表面、非晶矽表面較不易氫終結化之原因,而提供更有效率地進行氫終結化之方法。並且,藉由達成氫終結化,能提供電可靠度高的半導體裝置的製造方法及製造設備。
本發明之特徵為:藉由在包含稀氟酸之溶液中加入氧化劑,使氫終結化速度加快。
圖3顯示滴在Si(100)晶面、Si(110)晶面、Si(111)晶面上之純水的接觸角與0.5wt%DHF(稀釋氫氟酸)浸泡時間之相關性。橫軸為使Si浸泡於DHF溶液之時間。縱軸為DHF處理後立即進行30秒的純水沖洗,其後2分鐘後在所望面上使純水滴下後,於30秒以內所測定到之接觸角。又,於接觸角測定時進行嚴格的時間管理的理由係為了避免受到由於放置於清淨室,使晶圓面上附著有機物或者成長自然氧化膜的影響。由圖3可得知,Si(100)晶面幾乎與DHF浸泡時間不相關,以1分鐘之處理可達到接觸角為75。及疏水化。相對於此,Si(110)晶面或Si(111)晶面如果浸泡時間短,則無法達成充份的疏水化。隨著DHF浸泡時間變長,接觸角變大,於處理10分鐘左右,接觸角到達飽和,達到疏水化。由以上,可以說Si(110)晶面或(111)晶面,與Si(100)晶面相較,為難以達到疏水化之表面。多晶矽或非晶矽也同樣為難以達到疏水化之表面。
又,純水面上的接觸角可認為是Si表面之表面終結狀態的展現。疏水化變強意指Si-H末端增加,而有親水化傾向則意指Si-OH、Si-F、Si-O鍵結之比例增加。又,將DHF處理後之表面使用XPS(X光光電子能譜儀)、橢圓計法、FTIR-ATR法(傅立葉轉換紅外光譜儀-減弱全反射法)加以檢查,結果並未找到Si-F、Si-O鍵結,故判斷Si-OH鍵結為親水化傾向提高之主要原因。SiO2
之蝕刻種類為HF2 -
,推測SiO2
被HF2 -
有效地除去,於Si表面上幾乎沒有殘留以Si-O終結之部位。
Si(110)晶面不易疏水化意指容易形成Si-OH鍵結,該等亦可於KOH溶液浸泡實驗中,Si(110)晶面之蝕刻速率快速而輕易地類推得到。藉由使OH離子攻擊Si-Si鍵結弱的部分,使形成Si(OH),Si會溶出於溶液中。其結果,於Si(110)晶面之情形,蝕刻會推進,使Si(110)台地增廣,或產生朝<-110>方向之Si(111)晶面之鏈。蝕刻推進之結果,雖然會形成單氫化物,但是Si(110)晶面上之單氫化物被認為能顯示較為安定的終結性。Si(111)晶面上之單氫化物亦為相同。於至形成安定單氫化物構造為止之期間,在Si(110)晶面或Si(111)晶面上,弱的Si-Si鍵結之中容易形成Si-OH鍵結,且表面容易變成Si-OH鍵結。
在此,關於Si-H鍵結形成之機制,參照圖4加以説明。可以大別為2個路線。其中之一為從Si-OH鍵結至Si-F鍵結,再推進至Si-H鍵結。從Si-OH鍵結至Si-F鍵結之流向中,Si-O-H之O電負度變大,成為帶負電。因此,溶液中存在之HF分子中之H會被O所吸引,而HF分子之F與Si-O-H鍵結中之Si鍵結。Si-F鍵結中由於F之電負度大帶負電,Si帶正電。因此,溶液中存在之HF分子的F與Si鍵結,H與形成Si-F鍵結之反向鍵的Si鍵結。與F鍵結之Si成為SiF4
,脫離進入水中。吾人推測此為於Si(100)晶面等氫終結化之主要機制。
另一個路徑為Si-OH鍵結推進,以Si(OH)4
之形態下,表面的Si溶出到水中,並且殘留的Si形成Si-H鍵結。吾人推測此為於Si(110)晶面或Si(111)晶面的情形中,主要的機制。於Si(110)晶面或Si(111)晶面之情形,雖然容易形成Si-OH末端,但是,到形成Si(OH)4
為止費時,可認為因而使氫終結速度變慢。
該種氫終結化速度慢的晶面方位例如有,使在Si(111)晶面上垂直之<111>軸往<11-2>或<-1-12>軸方向傾斜之面。例如Si(111)晶面、(221)晶面、(331)晶面、(551)晶面、(110)晶面、(335)晶面、(112)晶面、(113)晶面、(115)晶面、(117)晶面等。又,使Si(111)晶面上垂直之<111>軸往<-1-12>軸方向傾斜之面例如有Si(001)晶面,但該面由於主要為二氫化物末端,氫終結化速度快。但是,只要角度稍為偏離,Si(111)晶面,亦即單氫化物部位就會出現,使氫終結化變難。
又,實質上在表面具有(110)晶面方位之矽容易進行Si-OH終結化,而氫終結化變難。由結晶學看來,為面向與(110)晶面方位大約等價之方向的面,包含:(551)晶面、(311)晶面、(221)晶面、(553)晶面、(335)晶面、(112)晶面、(113)晶面、(115)晶面、(117)晶面等。
由Kazuo Sato等人報告之Sensors and Actuators 73(1999)P122-130之圖2可以得知,將(110)晶面以鹼蝕刻處理時,會得到於<-110>方向發生條紋的表面形狀。會與(110)晶面得到同樣表面形狀之區域例如有,往<100>方向偏離最多至0~12。的面,例如偏離8。之(551)晶面等。往<-110>方向偏離最多至1°之面可得到同樣表面形狀。與上述圖2之(110)晶面顯示相同表面粗糙行為之面方位也是Si-OH終結化容易進行,氫終結化變難。
再者,由T.Sato等人報告之Phys.Rev.,B4,1950(1971),得知可得到與(110)晶面為相同載子電子移動度之面。該等移動度為同等之面可以類推出為表面形狀或氫終結狀態與(110)晶面大致相同狀態之面。藉此,可以說往<-110>方向偏離0~35°之面,例如(331)晶面、(221)晶面、(332)晶面、(111)晶面等為與(110)晶面相同的表面狀態。又,可以說,往<1-10>方向偏離0~12°之面,例如(320)晶面,亦為與(110)晶面為同樣的表面狀態。以上之面或其附近的面也是Si-OH終結化容易進行,氫終結化變難。
吾人對於使Si(110)晶面或Si(111)晶面之氫終結化速度提高上之技術,曾嘗試如圖4中,為使從Si-F反應至Si-H終結形成之反應比例增加,而提高HF濃度之實驗。結果如圖5所示。從圖5中,藉由將DHF濃度由0.5wt%提高至10wt%,能以浸泡時間3分鐘左右達成Si(110)晶面之疏水化。然而,由於濃度從0.5wt%提高為10wt%,SiO2
之蝕刻速率上升了20倍。由於如此,對於STI等元件分離氧化膜或閘之側壁絶緣膜、PMD(Pre-Metal Dielectric,前金屬介電)膜之損害也上升了。
不提高DHF濃度,而於0.5wt%DHF左右之濃度,使Si(110)晶面或Si(111)晶面以短時間氫終結化之技術,係於溶液中添加作為氧化劑之過氧化氫H2
O2
0.5wt%,其結果如圖6所示。Si(110)晶面、Si(111)晶面都是3分鐘左右的浸泡可達成充份的疏水化。即使浸泡1分鐘左右也能得到與進行長時間DHF浸泡時之接觸角為同程度之角度。又,對添加H2
O2
0.5wt%之溶液中之SiO2
蝕刻速率進行檢查。
圖7中,縱軸為SiO2
之膜厚,橫軸為浸泡在溶液之時間。特性的斜率為SiO2
之蝕刻速率。僅有DHF之情形與添加H2
O2
之DHF,在SiO2
之蝕刻速率上看不出差異。由此可以得知即使用添加H2
O2
之DHF溶液,也不會增加對元件分離氧化膜或閘側壁絶緣膜、PMD膜之損害。又,關於H2
O2
之添加比例,於DHF:H2
O2
=1:0.1~1:100都能得到相同結果,但是如果H2
O2
之添加比例降得太低,則有金屬雜質之除去效果減低之虞。
於使用將於添加O3
10ppm之純水中加入DHF之溶液作為氧化劑者,也能得到同樣的結果。又,10ppm為水重量中O3
重量之比例。雖為純水中之O3
濃度,但即使從0.001ppm~100ppm加以變化也能見到同樣效果。
那麼,對是否係由於添加氧化劑使氫終結化變快加以推論。於圖8中,顯示FTIR-ATR法中之Si-H伸長模式峰部。2個峰部各為經0.5wt%DHF處理之後者與徑在0.5%DHF中添加0.5wt%H2
O2
之溶液處理者。樣本為進行各處理3分鐘,以純水沖洗30秒,再以N2
乾燥1分鐘後,進行FTIR測定者。與DHF處理比較,於添加H2
O2
之處理,在2089cm- 1
附近的峰部增大了。其為Si-H單氫化物終結之峰部。可得知,於DHF中,單氫化物部被OH取代而終結,但是,H2
O2
之添加會使OH被除去,提高Si-H終結性。此可推測為如圖9所示,Si-OH之反向鍵被O插入,形成Si-O-Si鍵結後,向形成Si-F鍵結、Si-H鍵結推進之結果。又,圖9之中,以路線1之反應被認為是主體。吾人可以得知,Si-OH鍵結中,Si之反向鍵容易被氧化。即使放置於清淨室環境氣氛,仍於數小時後確認到氧對反向鍵之插入反應。吾人認為該弱Si-OH之反向鍵氧化由於H2
O2
溶液之添加而被加速,使氫終結化變快。
如以上所述,本次首度解明,藉由於HF系溶液添加氧化劑,可使Si-OH終結部位快速氧化除去,並將Si-H終結。由於矽氧化膜之蝕刻速率在氧化劑添加前後未有變化,對於STI等元件分離用矽氧化膜或閘之側壁絶緣膜、PMD膜之損害也和習知者相同。相對於Si(100)表面,氫終結化困難之Si(111)晶面、Si(110)晶面、多晶矽表面,也能與Si(100)晶面同樣的使其氫終結化。藉此,能提高於各種面方位上所製作之電晶體的可靠性,且對於減低接觸部之電阻也很有用。
依照本發明,藉由使用包含HF2 -
離子及氧化劑之溶液,能加速於Si(100)晶面、Si(110)晶面、多晶矽表面、非晶矽表面等存在以單氫化物加以氫終結化部位之矽表面之氫終結化速度,能夠使氫終結化確實地進行。
本技術由於能縮短HF2 -
離子處理時間,故能抑制STI之矽氧化膜之蝕刻,也能夠抑制元件間之耐壓劣化或佈線短路、對側壁絶緣膜或PMD膜之損害。又,能於各種面方位上形成高品質閘絶緣膜。再者,對於減低自行對準矽化物(Self-aligned silicide,即Salicide)等接觸部之接觸電阻也很有用。
又,本技術不僅能使用於閘絶緣膜形成製程、自行對準矽化物形成金屬之成膜製程,也能應用於阻障金屬形成製程、對接觸孔之插塞材料填入製程等。
以下依據實施例加以說明。
就第1實施例,以LDD(Lightly Doped Drain)構造之n型場效電晶體為例,説明構成形成於半導體區域之積體電路的場效電晶體之製造製程。圖10顯示電晶體製作流程。
於p型(110)矽晶圓1001之表面,以例如STI(Shallow Trench Isolation)法進行元件分離,形成包含源極、汲極及通道區域之元件區域1002(圖10(a))。對元件區域1002進行RCA清洗等氧化前清洗(圖10(b)),除去有機物、微粒、金屬雜質後,以在0.5wt%之氟酸中添加有0.5wt%H2
O2
之溶液處理。此時之蝕刻時間為1分鐘。接著施以純水沖洗,將元件區域1002以氫終結1003(圖10(c))。
又,以HF系藥劑蝕刻SiO2
時之蝕刻種類為HF2 -
,但RCA清洗時形成之化學氧化膜於大約30秒左右被蝕刻除去,以Si-O終結之部位大致都消失了。表面上Si-OH之終結部位被蝕刻,最後會推進至對Si-H蝕刻,但是,其時間只需要過蝕刻30秒左右即可達到。藉此,能抑制元件分離使用之STI的矽氧化膜被蝕刻,且沒有觀察到有空隙發生。
關於HF系之藥劑,可以為DHF溶液,亦可為BHF(緩衝化氟酸:DHF與NH4
F之混合溶液)。也可為包含DHF或NH4
F之中至少1種之溶液。關於溶液中添加之氧化劑,除了H2
O2
,也可以為臭氧O3
。再者,亦可為有機系之氧化劑。
使晶圓乾燥後(圖10(d)),以閘氧化膜形成設備,將元件區域之矽表面氧化,形成5nm之閘絶緣膜(SiO2
)1004(圖10(e))。又,本發明中形成之矽氧化膜只要至少存在接觸矽之部分即可,於其上層亦可使用由不同種材料、鹼土金屬、稀土金屬、過渡金屬之氧化物、氮化物、氧氮化物、矽酸鹽等1層以上疊層所形成之絶緣膜。又,也可將矽氧化膜改為使用鹼土金屬、稀土金屬、過渡金屬之氧化物、氮化物、氧氮化物、矽酸鹽等之單層或疊層構造。再者,也可使用包含矽氧化膜、矽氮化膜、矽氧氮化膜中任一者以上之膜。
其次,於p型(110)矽晶圓1001整面上,為了控制閥值電壓,將硼進行離子植入(圖10(f))。
其次,於p型(110)矽晶圓1001整面上,使多晶矽膜沉積,將其圖案化而使元件區域1002之閘絶緣膜1004上,形成多晶矽電極1005以作為閘電極(圖10(g))。
其次,將磷以低濃度進行離子植入,形成緩和高電場之n-
源極及汲極區域1006(圖10(h))。
其次,以CVD法等,使矽氧化膜(SiO2
)沉積於p型(110)矽晶圓1001整面,以被覆閘電極1005,而後,進行異向性蝕刻,於閘電極1005之側壁形成側壁絶緣膜1007(圖10(i))。
之後,將砷等n型雜質以高濃度離子植入,形成n+
源極及汲極區域1008(圖10(j))。
其次,移動到自行對準矽化物形成之製程。於源極、汲極區域表面1009上形成有作為閘絶緣膜之膜厚5nm的SiO2
,將其以在0.5wt%之氟酸添加有0.5wt%之H2
O2
的溶液進行剝離處理。此時的蝕刻時間為2分鐘。接著,以純水沖洗後,將源極、汲極區域表面1009以氫終結1010(圖10(k))。藉由將源極、汲極區域上之矽表面以短時間蝕刻,確實進行水素終結化,能防止之後形成之鈷自行對準矽化物的電阻值上升,能夠實現安定之低電阻接觸。再者,藉由使蝕刻時間為短時間,能夠極力地抑制STI之矽氧化膜或側壁絶緣膜的蝕刻。
HF系藥劑可為DHF溶液,也可為BHF(緩衝化氟酸:DHF與NH4
F之混合溶液)。也可為包含DHF或NH4
F中至少之一的溶液。關於溶液中添加之氧化劑,除了H2
O2
之外,也可為臭氧。再者,也可為有機系氧化劑。
之後,接續Co濺鍍,進行Ti/TiN濺鍍,形成金屬薄膜1011(圖10(1))。
進行自行對準矽化物退火,形成鈷自行對準矽化物區域1012(圖10(m)),經過自行對準矽化物SPM之製程(圖10(n)),形成自行對準矽化物區域1012。
其次,將阻障層-SiN 1013成膜後(圖10(o)),進行為PMD膜之BPSG 1014之成膜(圖10(p))。
本實施例中,係使用p型(110)矽晶圓1001,其也可以適應Si(111)晶面或多晶矽面之氫終結化速度加快者。多晶矽上製成之電晶體TFT係作為液晶驅動器之用,但是如果使用本技術,能提高其可靠度。
本實施例中,於閘絶緣膜形成前及Co/TiN濺鍍前,藉由以在0.5wt%之氟酸中添加0.5wt%H2
O2
之溶液處理,可抑制STI氧化膜被蝕刻。藉此,不僅STI中不形成空隙,也未觀察到多晶矽之填入。而且,可以防止由於元件之間耐壓劣化或佈線短路造成之成品率下降。
再者,於Co/TiN成膜之前,藉由以在0.5wt%之氟酸中添加0.5wt%H2
O2
之溶液處理,能使側壁絶緣膜之蝕刻被抑制。藉此,可以抑制由於BL(位元線)短路、WL(字元線)短路等所造成之成品率下降。
其次,就第2實施例,顯示Fin-FET之閘絶緣膜形成前後之狀態。
圖11(a)為從源極往汲極方向看去時之元件區域剖面。於Si基板1101上形成SiO2
1102,於其上形成Fin1103。元件區域由Si(100)晶面1104及Si(110)晶面1105構成。RCA清洗中,進行酸清洗(HCl/H2
O2
清洗)之後,形成化學氧化膜1106(圖11(b))。之後,以在0.5wt%之稀氟酸中添加0.5wt%H2
O2
之溶液處理,將化學氧化膜1106剝離。剝離時間為1分鐘。藉由使用水溶液,化學氧化膜1106不論其晶面方位,能於30秒左右被剝離,之後,以過蝕刻30秒左右使氫終結。藉由於1分鐘左右的短時間蝕刻,STI之矽氧化膜的蝕刻被抑制,並且過蝕刻時間亦為短的,故Si(100)晶面1104之粗糙化亦被抑制(圖11(c))。之後,施以沖洗處理及乾燥處理後,於Si(100)晶面1104及Si(110)晶面1105表面分別形成閘絶緣膜1107及閘絶緣膜1108(圖11(d))。與圖2之習知技術情形比較,可防止Si(100)表面1104之粗糙化,而且閘絶緣膜1107與1108之膜質差異小。藉此。不論是何晶面方位,皆能形成良好且均勻之閘絶緣膜,能實現Fin電晶體驅動力之提高。之後,前進到閘電極形成製程。
如以上說明可得知,依照本發明,能加快Si(100)晶面、Si(110)晶面、多晶矽表面、非晶矽表面之氫終結性速度,達成確實的終結性。
本技術不僅可應用於第1實施例或第2實施例所示閘絶緣膜形成製程、第1實施例所示自行對準矽化物形成金屬之成膜製程,也可以應用於阻障金屬形成製程、對接觸孔填入插塞材料之製程等。
101...矽
102...元件區域
103...氫終結
104...空隙
105...閘絶緣膜
106...閘電極
107...n-
源極及汲極區域
108...側壁絶緣膜
109...n+
源極及汲極區域
201...Si基板
202...SiO2
203...Fin
204...Si(100)晶面
205...Si(110)晶面
206...化學氧化膜
207...凹凸不平之表面
208...閘絶緣膜
209...閘絶緣膜
1001...p型(110)矽晶圓
1002...元件區域
1003...氫終結
1004...閘絶緣膜
1005...閘電極
1006...n-
源極及汲極區域
1007...側壁絶緣膜
1008...n+
源極及汲極區域
1009...源極、汲極區域表面
1010...氫終結
1011...金屬薄膜
1012...自行對準矽化物領域
1013...阻障層-SiN
1014...BPSG
1101...Si基板
1102...SiO2
1103...Fin
1104...Si(100)晶面
1105...Si(110)晶面
1106...化學氧化膜
1107...閘絶緣膜
1108...閘絶緣膜
圖1(a)~圖1(j)顯示使用習知技術製作場效電晶體之製程依製程順序説明之圖。
圖2(a)~圖2(d)顯示使用習知技術之Fin-FET之閘絶緣膜形成製程之圖。
圖3顯示用於說明接觸角與DHF溶液浸泡時間相關性(不同面方位)之圖表。
圖4顯示用於說明Si-H鍵結之形成機制的示意圖。
圖5顯示用於說明接觸角與DHF溶液浸泡時間相關性(不同DHF濃度)之圖表。
圖6顯示用於說明接觸角與DHF溶液及添加有H2
O2
添加DHF溶液之浸泡時間相關性(Si(110)晶面、Si(111)晶面))之圖表。
圖7顯示DHF溶液及添加H2
O2
之DHF溶液之SiO2
蝕刻速率。
圖8顯示以FTIR-ATR測定之Si-H伸長模式峰部之圖譜的圖表。
圖9顯示用以說明Si-OH鍵結變成Si-H鍵結之機制的示意圖。
圖10(a)~圖10(p)顯示本發明第1實施例之製造方法依製程順序之説明圖。
圖11(a)~圖11(d)顯示本發明第2實施例之Fin-FET之閘絶緣膜形成製程之説明圖。
1001...p型(110)矽晶圓
1002...元件區域
1003...氫終結
1004...閘絶緣膜
1005...閘電極
1006...n-
源極及汲極區域
1007...側壁絶緣膜
1008...n+
源極及汲極區域
1009...源極、汲極區域表面
1010...氫終結
1011...金屬薄膜
1012...自行對準矽化物區域
1013...阻障層-SiN
1014...BPSG
Claims (24)
- 一種半導體裝置之製造方法,製造出的半導體裝置包含:具有(100)晶面、並具有氫終結化速度較前述(100)晶面慢之半導體表面的區域;其特徵為:使用至少包含HF2 - 離子及氧化劑之溶液,使前述區域的表面氫終結化,藉以使前述氫終結化速度慢之半導體表面的氫終結化速度與前述(100)晶面的氫終結化速度實際上同等。
- 如申請專利範圍第1項之半導體裝置之製造方法,其中,前述氫終結化速度慢的半導體表面為具有(111)晶面或(110)晶面或(551)晶面之矽。
- 如申請專利範圍第1項之半導體裝置之製造方法,其中,前述氫終結化速度慢的半導體表面為具有使垂直於(111)晶面之<111>軸往<11-2>或<-1-12>軸方向傾斜之面的矽。
- 如申請專利範圍第1項之半導體裝置之製造方法,其中,前述氫終結化速度慢的半導體表面為其表面實質上具有(110)晶面方位之矽。
- 如申請專利範圍第4項之半導體裝置之製造方法,其中,前述實質上具有(110)晶面方位之表面為(110)晶面、(551)晶面、(311)晶面、(221)晶面、(553)晶面、(335)晶面、(112)晶面、(113)晶面、(115)晶面、(117)晶面、(331)晶面、(221)晶面、(332)晶面、(111)晶面及(320)晶面中任一者。
- 如申請專利範圍第1項之半導體裝置之製造方法,其中,前述氫終結化速度慢的半導體表面係由多晶矽所形成。
- 如申請專利範圍第1項之半導體裝置之製造方法,其中,前述氫終結化速度慢的半導體表面係由非晶矽所形成。
- 如申請專利範圍第1項~第7項中任一項之半導體裝置之製造方法,其中,氧化劑包含雙氧水、臭氧及有機系氧化劑中至少1種。
- 如申請專利範圍第1項~第7項中任一項之半導體裝置之製 造方法,其中,包含HF2 - 及氧化劑之溶液中包含HF及NH4 F中至少1種。
- 如申請專利範圍第1項~第7項中任一項之半導體裝置之製造方法,其中,在使前述區域表面以至少由HF2 - 離子及氧化劑構成之溶液加以氫終結化後,用包含純水之溶液沖洗。
- 如申請專利範圍第1項~第7項中任一項之半導體裝置之製造方法,其中,在使前述區域表面以至少由HF2 - 離子及氧化劑構成之溶液加以氫終結化,且以包含純水之溶液沖洗後,進行閘絶緣膜形成製程、自行對準矽化物形成金屬之成膜製程、阻障金屬形成製程、於接觸孔填入插塞材料之製程之中至少1種的製程。
- 一種半導體製造設備,用以製造半導體裝置,該半導體裝置包含:具有(100)晶面、並具有氫終結化速度較前述(100)晶面慢之半導體表面的區域;其特徵為:使用至少包含HF2 - 離子及氧化劑的溶液,將前述半導體裝置的表面加以氫終結化,藉以使前述氫終結化速度慢之半導體表面的氫終結化速度與前述(100)晶面的氫終結化速度實際上同等。
- 如申請專利範圍第12項之半導體製造設備,其中,前述氫終結化速度慢的半導體表面為具有(111)晶面或(110)晶面或(551)晶面之矽。
- 如申請專利範圍第12項之半導體製造設備,其中,前述氫終結化速度慢的半導體表面為具有使垂直於(111)晶面之<111>軸往<11-2>或<-1-12>軸方向傾斜之面的矽。
- 如申請專利範圍第12項之半導體製造設備,其中,前述氫終結化速度慢的半導體表面為其表面實質上具有(110)晶面方位之矽。
- 如申請專利範圍第15項之半導體製造設備,其中,前述實質上具有(110)晶面方位之表面為(110)晶面、(551)晶面、(311)晶面、(221)晶面、(553)晶面、(335)晶面、(112)晶面、(113)晶面、(115)晶面、(117)晶面、(331)晶面、(221)晶面、(332)晶面、(111)晶面及 (320)晶面中任一者。
- 如申請專利範圍第12項之半導體製造設備,其中,前述氫終結化速度慢的半導體表面係由多晶矽所形成。
- 如申請專利範圍第12項之半導體製造設備,其中,前述氫終結化速度慢的半導體表面係由非晶矽所形成。
- 如申請專利範圍第12項~第18項中任一項之半導體製造設備,其中,氧化劑包含雙氧水、臭氧及有機系氧化劑中至少1種。
- 如申請專利範圍第12項~第18項中任一項之半導體製造設備,其中,包含HF2 - 及氧化劑之溶液中含有HF及NH4 F中至少1種。
- 如申請專利範圍第12項~第18項中任一項之半導體製造設備,其中,使前述區域表面以至少由HF2 - 離子及氧化劑構成之溶液加以氫終結化後,以包含純水之溶液沖洗。
- 如申請專利範圍第12項~第18項中任一項之半導體製造設備,其中將前述區域表面以至少由HF2 - 離子及氧化劑構成之溶液加以氫終結化,進一步以包含純水之溶液沖洗後,進行閘絶緣膜形成製程、自行對準矽化物形成金屬之成膜製程、阻障金屬形成製程、於接觸孔填入插塞材料之製程之中至少1種的製程。
- 一種半導體裝置之製造方法,製造出的半導體裝置包含:具有(100)晶面、並具有對於氫氟酸水溶液之氫終結化速度較前述(100)晶面慢之半導體表面的區域;其特徵為:使用至少包含HF2 - 離子及氧化劑的溶液,使前述區域的表面氫終結化,藉以使前述氫終結化速度慢之半導體表面的氫終結化速度與前述(100)晶面的氫終結化速度為同樣速度。
- 如申請專利範圍第23項之半導體裝置之製造方法,其中,包含HF2 - 離子及氧化劑的該溶液為氫氟酸水溶液中含有氧化劑的溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94132656A TWI389193B (zh) | 2005-09-21 | 2005-09-21 | 半導體裝置之製造方法及半導體製造設備 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94132656A TWI389193B (zh) | 2005-09-21 | 2005-09-21 | 半導體裝置之製造方法及半導體製造設備 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI389193B true TWI389193B (zh) | 2013-03-11 |
Family
ID=48471165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94132656A TWI389193B (zh) | 2005-09-21 | 2005-09-21 | 半導體裝置之製造方法及半導體製造設備 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI389193B (zh) |
-
2005
- 2005-09-21 TW TW94132656A patent/TWI389193B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7560361B2 (en) | Method of forming gate stack for semiconductor electronic device | |
TWI779063B (zh) | 半導體結構與其形成方法 | |
US8183670B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100957820B1 (ko) | 핀형 전계 효과 트랜지스터의 제조 방법 | |
US20020142616A1 (en) | Method for improved fabrication of salicide structures | |
US20070117341A1 (en) | Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials | |
TW201905987A (zh) | 半導體裝置與其形成方法 | |
US9831084B2 (en) | Hydroxyl group termination for nucleation of a dielectric metallic oxide | |
JP4204671B2 (ja) | 半導体装置の製造方法 | |
US7588883B2 (en) | Method for forming a gate and etching a conductive layer | |
US20150179510A1 (en) | Technology for selectively etching titanium and titanium nitride in the presence of other materials | |
KR101113628B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
CN104465486B (zh) | 半导体器件的形成方法 | |
US20020003258A1 (en) | Method of forming a thin gate dielectric layers | |
JP4694782B2 (ja) | 半導体装置、その製造方法、及び、半導体表面の処理方法 | |
TWI389193B (zh) | 半導體裝置之製造方法及半導體製造設備 | |
CN104752175B (zh) | 一种制作半导体器件的方法 | |
JP4463601B2 (ja) | 半導体装置の製造方法、及び半導体製造装置 | |
JP2010103296A (ja) | 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法 | |
CN104576535B (zh) | 一种制作半导体器件的方法 | |
JP4954437B2 (ja) | 半導体装置の製造方法 | |
CN113539968B (zh) | 半导体器件的形成方法 | |
US20240087950A1 (en) | Wet etch process and methods to form air gaps between metal interconnects | |
WO2024072563A1 (en) | Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate | |
WO2024058863A1 (en) | Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (cd) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |