JPH02224275A

JPH02224275A - 薄膜トランジスタ

Info

Publication number: JPH02224275A
Application number: JP4302989A
Authority: JP
Inventors: Yoshiyuki Kaneko; 好之金子; Hideaki Yamamoto; 英明山本; Toshihisa Tsukada; 俊久塚田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1990-09-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は水素化非晶質シリコン（ａ−８ｉ：Ｈ）を用い
た薄膜トランジスタに係り、特に伝導度が大きく、従っ
て駆動能力が大きく、スイッチング速度が高い薄膜トラ
ンジスタに関する。

〔従来の技術〕

従来の薄膜トランジスタ（ＴＰＴ）としては、例えば特
開昭６２−２６８６２号に記載されているものがある。

第２図は上記のごとき薄膜トランジスタの一例の断面図
である。

第２図において、１はガラス基板、２はＣｒのゲート電
極、３はＳｉＮのゲート絶縁膜、６はａ−８ｉ：Ｈの半
導体層、７はｎ”　ａ−８ｉ：Ｈのオーミックコンタク
ト層、１０はソース電極、１１はドレイン電極である。

なお、ソース電極１０およびドレイン電極１１は、Ｃｒ
層８とＡｌ１層９との積層二重構造になっている。

上記のごとき従来の薄膜トランジスタの特性は。

しきい値電圧Ｖｔ〜ＩＶ、移動度μ＝０．５ｄ／Ｖ・ｓ
ｅｅが典型的なものであった。

〔発明が解決しようとする課題〕

上記のごとき従来のａ−３ｉ　ＴＰＴは、絶縁ゲート型
電界効果トランジスタであり、その伝導度は、通常、（
Ｗ／Ｌ）・μ・Ｃｉに比例する。ここで、ＷはＴＰＴの
チャネル幅、Ｌはチャネル長、μは電子移動度、Ｃｉは
単位面積あたりのゲート絶縁膜容量である。

上記のμの値としてはａ−８ｉ材料に依存して高々１　
ａｌ　／　Ｖ＊　１０００程度であり、また、Ｗ／Ｌの
比も歩留りの観点から１００μｍ／１０μｍ程度に抑え
られるので、通常はＣｉを大きく、すなわちゲート絶縁
膜の膜厚を薄くすることによって、実効的に伝導度を向
上させる方法が用いられている。

しかしながら従来構造のままでゲート絶縁膜を大幅に薄
くすると、■ゲート電極端面でのゲート絶縁膜の段切れ
に基づく絶縁不良の発生、■高電界駆動に起因するＴＰ
Ｔ特性のＶｔドリフト、という不都合が生じるので、実
現が困難であった。

本発明の目的は、従来技術に比して、伝導度を増大し、
かつ安定性の十分な非晶質シリコン薄膜トランジスタを
提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、特許請求
の範囲に記載するように構成している。

すなわち、本発明は、非晶質シリコン薄膜トランジスタ
のゲート絶縁膜の膜厚をチャネル方向に沿って変化させ
、ソース電極およびドレイン電極の近傍部分では厚くシ
、チャネルに接する部分では薄く形成することにより、
前記Ｃｉの値を大きくシ、かつ長期にわたって安定で、
寄生容量が小さく、しかも高いオン電流を取り出すこと
を可能にしたものである。

また、第２請求項は、上記ゲート絶縁膜を多層構造にし
たものであり、例えば、後記第９図の実施例に相当する
。

また、第３請求項は、ゲート絶縁膜を多層構造にし、か
つ、複数のゲート電極を複数のゲート絶縁膜を介して積
層したものであり、例えば、後記第１図および第６図の
実施例に相当する。

また、第４請求項は、チャネルを形成する半導体能動層
を水素化非晶質シリコンで形成したものである。

〔作　用〕

前述のようにＴＰＴのゲート絶縁膜は、ゲートに印加さ
れた電圧をチャネルを流れるキャリアに間接的に伝える
役割を有する０本発明によるＴＰＴにおいては、ゲート
絶縁膜のチャネルに接する大部分においてその膜厚を小
さくしであるので、より多くのキャリアを伝達すること
が可能である。

また、ソース電極、ドレイン電極の近傍部分ではゲート
絶縁膜を厚くしであるので、電界集中は従来通りに抑え
ることができ、従って絶縁膜中への電荷注入も少＜、Ｖ
ｔドリフト等の信頼性も高いものとなる。

〔実施例〕

実施例１第１図は本発明の第１の実施例の断面図であり、ガラス
基板１上に作製した水素化非晶質シリコン薄膜トランジ
スタ（ａ−８ｉ：ＨＴＦＴ）を示したものである。なお
、第３図は第１図の拡大図であり、オフセットや電流経
路を示したものである。

第１図において、１はガラス基板、２は第１のゲート電
極、３は第１のゲート絶縁膜、４は第２のゲート電極、
５は第２のゲート絶縁膜、６はａ−８ｉ：Ｈの半導体層
（能動層）、７はｎ”　ａ−８ｉ：Ｈのオーミックコン
タクト層、１０はソース電極、１１はドレイン電極であ
る。なお、ソース電極１０およびドレイン電極１１は、
Ｃｒ層８とＡＱＭ９との積層二重構造になっている。

このトランジスタは、ゲート電極２．４、ソース電極１
０およびドレイン電極１１を３つの電極とする絶縁ゲー
ト型電界効果トランジスタである。

次に、作製方法について説明する。

まず、ガラス基板１上にＣｒを１０００人の厚さにスパ
ッタ法によって堆積し、通常のホトリソグラフィ技術を
用いて第１のゲート電極パターン２を形成する。

次に、プラズマＣＶＤ法により、第１のゲート絶縁膜３
としてＳｉＮ膜を厚さ３０００人（第３図のｊｓ＋Ｎ□
）堆積し、その上にＣｒを厚さ４００Ａ堆積して第２の
ゲート電極４を形成する。

引き続いてＣＶＤ法により、第２のゲート絶縁膜５とし
てＳｉＮ膜を厚さ４００人（第３図のｔ　５ｔＮｚ　）
堆積し、次に半導体層６として真性のａ−８ｉ：Ｈ膜を
厚さ２０００人堆積し、また、オーミックコンタクト層
７としてｎ”　ａ−３ｉ：Ｈ膜を厚さ４００人堆積する
。

上記の各工程において、第２のゲート絶縁膜５以降の膜
形成は、同一チャンバにおいてガス種を切替えながら行
なった。切替えに際しては一旦チャンバを真空に引く（
背圧１０”−’　Ｔｏｒｒ以下）ことにより、膜相互の
純度を保った。なお、ＳｉＮ膜形成時のガス種は、　Ｓ
ｉＨ４，Ｎ２．　ＮＨ，の三種混合を用い、ａ−８ｉ：
Ｈ膜の形成はＳ　ｉ　Ｈ，と水素の混合ガスを用いた。

また、ｎ＋トド−ングに際しては水素希釈のＰＨ，ガス
を用いた。

上記のごとき膜堆積後、ａ−Ｓｉ：Ｈ膜を島状に加工し
、その後、ソース電極およびドレイン電極となるＣｒ層
８およびＡＮ／ＩＦ９をスパッタによって形成した。な
お、Ｃｒ層８の厚さは５００人、ＡＱ層９の厚さは４０
００人である。

上記のＣｒ層８およびＡＱＭ９を形成した後、第３図に
示すように、チャネル上部のＣｒ層８とＡＱ層９を、ソ
ース電極１０とドレイン電極１１が第２のゲート電極４
とオーバラップしないようにオフセットを約１μ工程度
設け、かつ第１のゲート電極２とはオーバラップを２μ
ｍ以上設けるような形状に除去し、これをマスクにして
ｎ”　ａ−８ｉ：Ｈ層７をエッチオフした。

上記の工程よってＴＰＴ工程は完了し、トランジスタ動
作を確認することが出来るが、更にこの上にＳｉＮ膜の
保護膜１２（図示せず）を形成して、特性を安定化する
。

次に、本発明によるトランジスタの動作とその特性につ
いて説明する。

第３図は本実施例によるトランジスタの電流経路を模式
的に示した図である。

図示の電流経路ＩＰにおいて、有効な絶縁膜厚は、ソー
ス電極１０と第１のゲート電極２がオーバラップする部
分ではｔｓＩＮ□＋ｔｓｔｓ、であり、第２のゲート電
極４上ではｊｓｌＮ２となる。

第１のゲート電極２が無い状態であれば、このＴＰＴは
ゲート絶縁膜厚ｔｓＩＮｚのオフセットトランジスタに
すぎず、ソース電ｗＡ１０からの電荷注入が制限されて
しまうが、本発明では第１のゲート電極２がこの電荷注
入を促進する働きをする。

また、ＴＰＴで最も電界が集中する領域ではゲート絶縁
膜印加電界を小さくする膜厚プロファイルとなっている
ので、絶縁膜中への電荷注入は従来構造のＴＰＴで単に
ゲート絶縁膜を薄くした場合に比べて小さくすることが
出来る。

第４図は１本実施例によるトランジスタにおいて、Ｗ／
Ｌ（チャネル幅／チャネル長）＝５０／１１とし、ソー
ス接地でドレイン電圧１０Ｖのときにおけるゲート電圧
Ｖｇとドレイン電流Ｉｄとの関係を示した図である。な
お、第１のゲート電極２と第２のゲート電極４の電位は
同じとした。

図示のごとく、得られた特性は、しきい値電圧Ｖｔ＝１
．８Ｖであり、また、Ｖ［＝１０Ｖでのオン電流は３．
３　Ｘ　１０−’Ａであった。

なお、第４図には、従来構造のＴＰＴ　（ゲート絶縁膜
厚３０００人）の特性を破線で示しであるが、この場合
のオン電流は１．３　Ｘ　１０−’Ａであり、本発明に
よるＴＰＴは従来の２〜３倍の電流駆動能力を有するこ
とがわかる。

また１本発明によるＴＰＴの別の特徴は、しきい値Ｖｔ
の安定性にある。これを第５図に示す。

第５図は、第１および第２のゲート電極に電圧１０Ｖを
１０００秒間印加し、その前後におけるＶｔ値の変動量
ΔＶｔを示した図である。

従来構造で単にゲート絶縁膜厚を薄くすると、ゲート絶
縁膜に印加される電界によってＶｔドリフト量が大きく
なる。第５図においては、本実施例のＴＰＴと従来技術
で膜厚ｔ　ＳＩＮが４００人と３０００人の場合につい
て比較している。

図示のごとく１本実施例によるＴＰＴのΔＶｔは、従来
例で膜厚ｔｓ＊Ｎ＝３０００人の場合と同等であり、従
来例で膜厚をかなり厚くした場合と同等の安定性を得る
ことが出来た。これは本実施例によるＴＰＴでは、Ｖｔ
ドリフトに大きく関与する部分で、有効ゲート絶縁膜厚
をｔ　ＳＩＮ工＋ｔ　５ＩＮ２　＝３４００人と厚くし
であることの効果である。

なお、本発明は上記の実施例に限定されるものではない
。特に、第２のゲート電極４の材質は、Ｃｒに限らず、
例えば、ＣＶＤ法で形成したｎ”　ａ−８ｉ：Ｈであっ
てもよい。また第１のゲート絶縁膜３と第２のゲート絶
縁膜５とは、ＳｉＮに限られないし、両者が同じもので
ある必要もない、さらに本実施例では、素子の双方向性
を考慮して、第２のゲート電極４とソース電極１０およ
びドレイン電極１１との両方にオフセットを設けたが、
一方の電極とオーバラップするように構成しても本発明
の効果が失われることはない。

また、第１のゲート電極２と第２のゲート電極４とは１
通常はパターン上あるいは外部接続によって共通接続し
、同電位で使用するが、各々を独立にし、異なった電位
で使用することも出来る。

また、本実施例において半導体能動層として用いた水素
化非晶質シリコン（ａ−８ｉ：Ｈ）は、低温プロセスに
よって堆積可能な薄膜であり、長尺、大面積のデバイス
をつくるのにとくに適した材料である。プラズマＣＶＤ
法に代表される製膜法は。

この目的に特に適した方法であり、薄膜トランジスタの
製造手段を簡略化するのに極めて適したものである。

実施例２第６図は、本発明の第２の実施例の断面図である。

本実施例によるＴＰＴの電極配置は、前記第１図に示し
たものと逆になっている。すなわち、第６図において、
ガラス基板１上に、まず、ソース電極１０およびドレイ
ン電極１１を形成してパターニングする。このとき、ｎ
”　ａ−８ｉ：Ｈからなるオーミックコンタクト層７も
同時にパターン化する。ついで、ａ−５ｉ：Ｈの半導体
層６、第２のゲート絶縁膜５となるＳｉＮ層を堆積した
後、第２のゲート電極４をＣｒで形成する。その後、第
１のゲート絶縁膜３となるＳｉＮを堆積し、最後に第１
のゲート電極２を形成し、パターニングすることにより
、ＴＰＴは完成する。

なお、ソース電極およびドレイン電極形成後のａ−８ｉ
ＣＨ層およびＳｉＮ層は別個の反応室で堆積したが、連
続的に膜形成を行って界面のクリーン化を実現した。ま
た、本実施例ではＳｉＮ形成にはＳ　ｉ　Ｈ４とＮ２の
混合ガスを、ａ−８ｉ：Ｈには１００％ＳｉＨ４ガスを
用いて形成した。またオーミックコンタクト層７の形成
においては、ドーピングは第１図の実施例と同じ＜Ｈ，
希釈のＰＨ，を用いた。

また、チャネルと接する第２のゲート絶縁膜５となるＳ
ｉＮ膜の膜厚は６００人とし、半導体層６となるａ−５
ｉ：Ｈ膜の膜厚は１０００人とし、オーミックコンタク
ト層７ではＰＨ３を１％ドープした。

この実施例の構造においても、前記第１！！と同様の効
果が得られる。

実施例３第７図は、本発明の第３の実施例の断面図である。この
実施例は、ゲート電極を１個のみ用いて前記第１図の実
施例と同等の効果を実現するものである。

第７図において、ガラス基板１上にゲート電極２を形成
した後、ゲート絶縁膜３を３０００人厚さに堆積する。

次に、上記ゲート電極２上で上記ゲート絶縁膜３の一部
分をエッチオフし、その部分は厚さ４００人だけ残して
おく。

その後の工程、すなわち半導体層６となるａ−５ｉ：Ｈ
の形成およびソース電極１０、ドレイン電極１１の形成
に到るまでの工程は、前記第１図の実施例と同様な手順
を用いる。

本実施例によれば、第１のゲート電極２のみでＴＰＴを
駆動することが出来るので、構造が簡単になるという利
点がある。

実施例４第８図は、本発明の第４の実施例の断面図である。

本実施例は、前記第７図の実施例の電極配置を逆にした
ものである。

第８図において、半導体層６となるａ−８ｉ：Ｈの形成
までは前記第６図の実施例と同様な手順で膜形成を行う
、然る後、ゲート絶縁膜３をａ−８ｉ：Ｈと同一チャン
バ内で堆積し、チャネルに接する所望の領域を厚さｔｃ
ｎまでエッチオフする。最後にゲート電極２を形成して
トランジスタが完成する。

本実施例によれば、チャネルを形成する部分がａ−８ｉ
：Ｈ膜６とゲート絶縁膜３の連続堆積で形成されるので
、良好な特性を保つことが出来るという利点がある。

実施例５第９図は、本発明の第５の実施例の断面図である。

本実施例は、ゲート電極は１個であるが、ゲート絶縁膜
を２層構造にしたものである。

第９図において、まず、ガラス基板１上にゲート電極２
を形成した後、その上に第１のゲート絶縁膜３を堆積し
、ゲート電極２上で所望のパターン部分を除去する。次
に、第２のゲート絶縁膜５となるＳｉＮを厚さ４００人
に堆積する。その後の工程は、前記第７図に示した実施
例によるものと同じ工程で形成する。

本実施例は、完成後の構造は前記第７図の実施例と類似
しているが、その製造工程において、チャネル部は連続
工程で形成される第２のゲート絶縁膜５とａ−５ｉ：Ｈ
層６との界面に形成されるので、特性をより安定化する
ことが可能となる。

以上、本発明を実施例によって説明して来たが。

本発明の主旨はこれに止まるものではない。例えば、絶
縁膜の種類はＳｉＨに限らず、ＳｉＯ□や５ｉＯＮ、Ｔ
ａ２Ｏ，あるいはＡｌ１．０３等であってもよい。また
半導体層もａ−８ｉ：Ｈに限らず、ａ−Ｇｅ：■（、ａ
−Ｃ：Ｈあるいはこれらの合金系であってもよい。また
第１と第２のゲート絶縁膜がＳｉＮと５ｉｎ２あるいは
ＳｉＮと５ｉＯＮ等の組合せであってもよいことは勿論
である。

〔発明の効果〕

以上説明したごとく、本発明によれば、ａ−８ｉ：Ｈ薄
膜トランジスタの伝導度を従来の３倍程度に高めること
が出来る。したがって同じ電流を流すためのトランジス
タの寸法を小さくすることが出来るので、このＴＰＴを
液晶デイスプレィ用スイッチングトランジスタ等として
用いれば、製作面からも特性面からも非常に大きな効果
が得られる。

また、電流翻動能力が大きいので、ａ−８ｊ、：ＨＴＦ
Ｔの集積回路の作製にも非常に大きな効果をもたらす。

そのため従来は実現困難であった回路構成が十分可能に
なり、その経済的効果は大きいものがある。

また、本発明のトランジスタは、しきい値電圧のシフト
も少い、したがって信頼性も向上させることが出来る。

という大きな効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の断面図、第２図は従来
のＴＰＴの一例の断面図、第３図は第１図の拡大図、第
４図は第１の実施例のトランジスタ特性と従来特性とを
比較した特性図、第５図は第１の実施例のトランジスタ
のＶｔシフト量を従来例と比較した特性図、第６図乃至
第９図はそれぞれ本発明の他の実施例の断面図である。く符号の説明〉１・・・ガラス基板２・・・第１のゲート電極３・・・第１のゲート絶縁膜４・・・第２のゲート電極５・・・第２のゲート絶縁膜６・・・ａ−８ｉ：Ｈの半導体層７・・・ｎ”　ａ−８Ｌのオーミックコンタクト層８・
・・Ｃｒ層９・・・ＡＱ層１０・・・ソース電極１１・・・ドレイン電極１２・・・保護膜

Claims

【特許請求の範囲】１、半導体基板または絶縁性基板上に形成された半導体
層からなる能動層、ゲート絶縁膜、ゲート電極、ソース
電極およびドレイン電極を有する薄膜トランジスタにお
いて、上記ゲート絶縁膜の膜厚を、ソース電極とドレイ
ン電極の両方あるいは一方の近傍部分では厚くし、ソー
ス電極とドレイン電極間のチャネルに接する部分では薄
く形成したことを特徴とする薄膜トランジスタ。２、第１請求項に記載の薄膜トランジスタにおいて、上
記ゲート絶縁膜が２層以上の多層構造からなることを特
徴とする薄膜トランジスタ。３、第１請求項に記載の薄膜トランジスタにおいて、上
記ゲート絶縁膜が２層以上の多層構造からなり、かつ、
複数のゲート電極が上記ゲート絶縁膜を介して積層され
た多層構造を有することを特徴とする薄膜トランジスタ
。４、第１乃至第３請求項に記載の薄膜トランジスタにお
いて、上記チャネルを形成する能動層が水素化非晶質シ
リコンからなることを特徴とする薄膜トランジスタ。