JPH09153621A

JPH09153621A - 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置

Info

Publication number: JPH09153621A
Application number: JP31441295A
Authority: JP
Inventors: Yukihiko Nakada; 行彦中田; Takashi Itoga; 隆志糸賀; Masaki Fujiwara; 正樹藤原; Hisataka Suzuki; 久貴鈴木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-12-01
Filing date: 1995-12-01
Publication date: 1997-06-10

Abstract

(57)【要約】【課題】ソース・ドレインコンタクト領域の抵抗を小
さくする。オン電流の増加した特性のよい薄膜トランジ
スタを得る。【解決手段】ガラス基板１上に遮光膜２および絶縁膜
３を形成する。次に、その上にＩＴＯからなる絵素電極
４を形成し、続いてソース・ドレイン電極５ａ、５ｂと
してＴａをスパッタリングし、パターニングする。次
に、プラズマＣＶＤ法により、ＰＨ₃を含む雰囲気中で
ｎ型微結晶シリコンを成膜し、パターニングすることに
より、ソース・ドレインコンタクト領域６ａ、６ｂを形
成する。その後、ｉ型アモルファスシリコンからなる半
導体層７を成膜しパターニングした後、ゲート絶縁膜８
を積層し、Ｔｉからなるゲート電極９をさらにその上に
形成し、最後にＳｉ₃Ｎ₄の保護膜１０を形成して薄膜
トランジスタ１１を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特に液晶ディスプ
レイなどに用いられる薄膜トランジスタ（Thin Film Tr
ansistor；ＴＦＴ）およびその製造方法と、それを用い
た液晶表示装置に関するものである。

【０００２】

【従来の技術】従来から、アクティブ液晶表示素子とし
て薄膜トランジスタが広く用いられている。その中で
も、ソース・ドレイン電極の形成後にゲート電極が形成
される、いわゆるスタガ型の薄膜トランジスタが現在量
産されている。しかしながら、上記のスタガ型の薄膜ト
ランジスタにおいては、ソース・ドレイン電極とその上
に形成される半導体層との間にオーミック接触層を形成
しても、オーミック接触が十分とはならず、ソース・ド
レイン間の抵抗が大きくなっていた。

【０００３】そこで、特公平６−２２２４４号公報で
は、リン（Ｐ）を含むオーミック接触層を形成すること
によって、ソース・ドレイン電極とその上に形成される
半導体層とのオーミック接触を良好にするように試み
た、スタガ型の薄膜トランジスタが開示されている。上
記公報に開示された薄膜トランジスタの製造工程を図３
に示す。

【０００４】まず、図３（ａ）に示すように、ガラスな
どの透明基板５１上に、酸化インジウム（Indium Tin O
xide；ＩＴＯ）の透明導電膜５２を形成する。次に、図
３（ｂ）に示すように、上記透明導電膜５２をエッチン
グして島状にパターニングし、ソース電極５３ａ、およ
びドレイン電極５３ｂをそれぞれ形成する。

【０００５】続いて、同図（ｂ）に示すように、透明基
板５１、ソース電極５３ａ、およびドレイン電極５３ｂ
の各表面に、リン（Ｐ）含有層５４を形成する。このリ
ン含有層５４は、プラズマＣＶＤ法（プラズマ化学的気
相成長法）により行う。すなわち、透明基板５１を２０
０℃ないし３００℃の基板温度とし、ＰＨ₃ガスをアル
ゴンガス５０００ｐｐｍに稀釈し、１０ｃｃ／分の速度
で供給し、圧力１０²Ｔｏｒｒの雰囲気で２０Ｗの高周
波電力によりプラズマドーピングを数分間行い、透明基
板５１、ソース電極５３ａ、およびドレイン電極５３ｂ
の各表面にリンを拡散させてリン含有層５４を形成す
る。

【０００６】上記のようにしてリン含有層５４を形成し
た後、次に図３（ｃ）に示すように、例えばアモルファ
スシリコンからなる半導体層５５を、プラズマＣＶＤ法
により形成する。このとき、リン含有層５４中のリンが
上記半導体層５５に拡散し、半導体層５５とソース電極
５３ａ、およびドレイン電極５３ｂとの全接触面にわた
って、リンを含むオーミック接触層５６、５７がソース
・ドレインコンタクト領域としてそれぞれ形成される。

【０００７】さらに、上記半導体層５５の上に、窒化シ
リコンからなるゲート絶縁膜５８を、プラズマＣＶＤ装
置の真空を破ることなく連続して形成する。さらにま
た、上記ゲート絶縁膜５８上にゲート電極５９を形成
し、エッチングによって所定のパターンとする。

【０００８】その後、図３（ｄ）に示すように、例えば
窒化シリコンからなる保護膜６０を形成し、薄膜トラン
ジスタ６１を完成させる。

【０００９】

【発明が解決しようとする課題】ところが、上記公報の
構成では、ソース・ドレインコンタクト領域であるオー
ミック接触層５６、５７における導電率がそれほど高く
なく、その結果オーミック接触層５６、５７における抵
抗が高くなる。また、ソース電極５３ａおよびドレイン
電極５３ｂの間の部分にもわずかにリンが残るため、リ
ーク電流が大きいという問題が生ずる。

【００１０】また、従来では、一般的にソース・ドレイ
ンコンタクト領域に非晶質半導体を成膜していたので、
やはり、ソース・ドレインコンタクト領域における導電
率が低く、電圧降下によってオン電流が減少するという
問題が生ずる。

【００１１】本発明は、上記の問題点を解決するために
なされたもので、その目的は、導電率の高いソース・ド
レインコンタクト領域を形成することによって、ソース
・ドレイン電極間のリーク電流を減少させ、特性の優れ
た薄膜トランジスタおよびその製造方法を提供すると共
に、特性の優れた薄膜トランジスタを用いた液晶表示装
置を提供することにある。

【００１２】

【課題を解決するための手段】請求項１の発明に係る薄
膜トランジスタは、上記の課題を解決するために、絶縁
基板上に、低抵抗半導体からなるソース・ドレインコン
タクト領域と、これと電気的に接続されたソース・ドレ
イン電極と、上記のソース・ドレインコンタクト領域上
に形成された半導体層、ゲート絶縁膜と、その上に形成
されたゲート電極とからなる薄膜トランジスタにおい
て、上記のソース・ドレインコンタクト領域が、不純物
が添加された微結晶半導体からなることを特徴としてい
る。

【００１３】上記の構成によれば、絶縁基板上にソース
・ドレインコンタクト領域が形成されている。このソー
ス・ドレインコンタクト領域は、例えばリン等の不純物
を含む低抵抗なｎ⁺型の微結晶半導体からなっている。
ソース・ドレイン電極は、上記ソース・ドレインコンタ
クト領域と電気的に接続されている。

【００１４】上記ソース・ドレインコンタクト領域上に
は、半導体層、ゲート絶縁膜が形成されている。このゲ
ート絶縁膜上にゲート電極が形成されて薄膜トランジス
タが完成されている。

【００１５】よって、上記構成により、ソース・ドレイ
ンコンタクト領域は低抵抗な微結晶半導体からなってい
るので、ソース・ドレインコンタクト領域の導電率は、
非晶質半導体からなる従来の場合と比べて高くなる。し
たがって、ソース・ドレインコンタクト領域の抵抗を低
くすることができ、ソース・ドレイン電極間のリーク電
流を減少させることができる。また、リーク電流の減少
によって薄膜トランジスタのオン電流を増加させること
ができ、特性のよい薄膜トランジスタを得ることができ
る。

【００１６】請求項２の発明に係る薄膜トランジスタ
は、上記の課題を解決するために、請求項１の構成にお
いて、ソース・ドレインコンタクト領域が、シリコンゲ
ルマニウムＳｉＧｅ_x（０≦ｘ≦１）、シリコンカーボ
ンＳｉＣ_x（０≦ｘ≦１）、窒化シリコンＳｉ₃Ｎ
_x（０≦ｘ≦４）、または酸化シリコンＳｉＯ_x（０≦
ｘ≦２）の微結晶半導体からなることを特徴としてい
る。

【００１７】上記の構成によれば、請求項１の構成によ
る作用に加えて、ソース・ドレインコンタクト領域が、
上記のようなＳｉＣ_x、Ｓｉ₃Ｎ_x、ＳｉＯ_xの微結晶
半導体、その中でも特に、半導体層に用いる半導体とほ
ぼ同じバンドギャップを持つ微結晶半導体からなれば、
半導体層とソース・ドレインコンタクト領域との界面、
つまり、ｉ／ｎ⁺間がヘテロ接合とならず、オーミック
コンタクトを取りやすくすることができる。

【００１８】また、ソース・ドレインコンタクト領域に
ＳｉＧｅ_xを用いた場合、バンドギャップを狭くする
と、絶縁基板側から光が入っても、ＳｉＧｅ_xに光が吸
収されてチャネル部にとどきにくくなるため、光に対す
るオフ電流の増加を抑制することができる。

【００１９】請求項３の発明に係る薄膜トランジスタ
は、上記の課題を解決するために、請求項１の構成にお
いて、半導体層が、シリコンゲルマニウムＳｉＧｅ
_x（０≦ｘ≦１）、シリコンカーボンＳｉＣ_x（０≦ｘ
≦１）、窒化シリコンＳｉ₃Ｎ_x（０≦ｘ≦４）、若し
くは酸化シリコンＳｉＯ_x（０≦ｘ≦２）からなる、非
晶質半導体または微結晶半導体であることを特徴として
いる。

【００２０】上記の構成によれば、請求項１の構成によ
る作用に加えて、シリコンに別の元素を加えた上記のよ
うなＳｉＣ_x、Ｓｉ₃Ｎ_x、ＳｉＯ_xでは、バンドギャ
ップを約１．７ｅＶから２．１ｅＶまで制御することが
できる。バンドギャップが大きければ、薄膜トランジス
タに光が照射されても、電子が価電子帯から伝導帯へ励
起されず、オフ電流が増加しにくくなる。したがって、
上記のような合金は、強い強度の光を用いるプロジェク
ション用液晶モジュールなどに好適に用いることができ
る。

【００２１】また、ＳｉＧｅ_xの場合は、バンドギャッ
プを約１．７ｅＶから１．４ｅＶまで制御することがで
きる。このようにバンドギャップを狭くすると光には弱
いが薄膜トランジスタを低電圧で駆動することができ
る。

【００２２】このように、シリコンに別の元素を加えた
上記のような微結晶半導体を半導体層に用い、バンドギ
ャップを制御することで、液晶モジュールの用途に適合
した薄膜トランジスタを製作することができる。

【００２３】請求項４の発明に係る薄膜トランジスタの
製造方法は、上記の課題を解決するために、絶縁基板上
に不純物が添加された微結晶半導体膜を形成し該微結晶
半導体膜をパターニングすることによりソース・ドレイ
ン電極に電気的に接続するソース・ドレインコンタクト
領域を形成する工程と、その上に半導体層を形成、パタ
ーニングする工程と、その上にゲート絶縁膜を形成する
工程と、その上に金属膜を形成、パターニングすること
によりゲート電極を形成する工程とを含むことを特徴と
している。

【００２４】上記の構成によれば、絶縁基板上に、ソー
ス・ドレインコンタクト領域が形成される。このソース
・ドレインコンタクト領域は、不純物を含む微結晶半導
体膜をパターニングして形成される。また、上記のソー
ス・ドレインコンタクト領域は、ソース・ドレイン電極
と電気的に接続される。

【００２５】上記の微結晶半導体膜は、例えばプラズマ
ＣＶＤ法によって形成され、リン等の不純物を含むｎ⁺
型の微結晶半導体膜として形成される。上記微結晶半導
体膜は非晶質半導体膜よりも導電率は高い。

【００２６】上記のソース・ドレインコンタクト領域上
には半導体層が形成されパターニングされる。ゲート絶
縁膜は、この半導体層上に形成されている。また、ゲー
ト絶縁膜上には金属膜が形成され、それをパターニング
することによってゲート電極が形成される。

【００２７】したがって、上記構成により、ソース・ド
レインコンタクト領域として微結晶半導体を形成するの
で、ソース・ドレインコンタクト領域の導電率を、非晶
質半導体を形成していた従来の場合よりも高くできる。
つまり、ソース・ドレインコンタクト領域の抵抗を低く
することができ、ソース・ドレイン電極間のリーク電流
を減少させることができる。また、リーク電流の減少に
よって薄膜トランジスタのオン電流を増加させることが
でき、特性のよい薄膜トランジスタを得ることができ
る。

【００２８】請求項５の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項１に記載の薄膜トラ
ンジスタを用いることを特徴としている。

【００２９】上記の構成によれば、請求項１に記載の薄
膜トランジスタは、ソース・ドレインコンタクト領域が
不純物を含む微結晶半導体からなっているので、非晶質
半導体からなる従来の薄膜トランジスタに比べて、オン
電流を向上させることができる。したがって、請求項１
に記載の薄膜トランジスタを液晶ディスプレイに採用し
た場合、１０．４インチＶＧＡ（Video Graphics Arra
y）の開口率を改善することができると共に、液晶ディ
スプレイを明るくすることができる。また、オン電流の
増加により、従来は困難であった１７インチの１２８０
×３×１０２４の絵素を持つエンジニアリングワークス
テーション用の液晶ディスプレイを作製することができ
る。

【００３０】

【発明の実施の形態】

〔実施の形態１〕本発明の実施の一形態であって、スタ
ガ型の薄膜トランジスタの製造工程を示す断面図を図１
に示し、以下、図１に基づいてその製造工程を説明す
る。

【００３１】まず、図１（ａ）に示すように、絶縁基板
であるガラス基板１上に、スパッタリングにてタンタル
（Ｔａ）を約１５０ｎｍ成膜し、それを島状にパターニ
ングして遮光膜２を形成する。次に、パターニングした
上記遮光膜２を覆うように、スパッタリングにて酸化シ
リコン（ＳｉＯ₂）を約２５０ｎｍ形成し、絶縁膜３を
形成する。

【００３２】続いて、図１（ｂ）に示すように、上記絶
縁膜３上に、スパッタリングにて酸化インジウム（Indi
um Tin Oxide；ＩＴＯ）の透明導電膜を約１００ｎｍ成
膜し、それをパターニングして絵素電極４を形成する。
その後、上記絶縁膜３および絵素電極４上に、スパッタ
リングにてタンタル（Ｔａ）を約２００ｎｍ成膜し、そ
れをパターニングしてソース・ドレイン電極５ａ、５ｂ
を形成する。

【００３３】次に、同図（ｂ）において、プラズマＣＶ
Ｄ（Chemical Vapor Deposition ）装置で、圧力１１０
Ｐａ、ＲＦパワー４００Ｗ、基板温度３５０℃の条件
で、ＰＨ₃を０．５％含むシラン（ＳｉＨ₄）１５ｓｃ
ｃｍと、水素（Ｈ₂）を２０００ｓｃｃｍとを用い、不
純物が添加された微結晶半導体として、ｎ⁺型微結晶シ
リコンを７０ｎｍ成膜する。その後、上記ｎ⁺型微結晶
シリコンをドライエッチングして島状にパターニング
し、ソース・ドレインコンタクト領域６ａ、６ｂを形成
する。

【００３４】なお、微結晶半導体を成膜するためには、
水素希釈率（Ｈ₂／ＳｉＨ₄）が重要なパラメータとな
る。上記の水素希釈率が４０以上であれば、良質の微結
晶半導体を成膜できることが、過去の実験から明らかと
なっている。ここで、本実施の形態の場合、水素希釈率
は、２０００ｓｃｃｍ／１５ｓｃｃｍで約１３０とな
り、良質の微結晶半導体を成膜するための好適な条件と
なっている。

【００３５】次に、図１（ｃ）に示すように、半導体層
としてｉ型アモルファスシリコンを約５０ｎｍ成膜す
る。このときの成膜条件は、圧力８０Ｐａ、ＲＦパワー
１５０Ｗ、基板温度３５０℃で、シラン（ＳｉＨ₄）２
００ｓｃｃｍと、水素（Ｈ₂）２０００ｓｃｃｍとを用
い、プラズマＣＶＤ法（プラズマ化学的気相成長法）に
より成膜する。その後、上記ｉ型アモルファスシリコン
を、ソース電極５ａからドレイン電極５ｂにわたって島
状にパターニングし、半導体層７を形成する。

【００３６】さらにその上に、窒化シリコン（Ｓｉ₃Ｎ
₄）を約２５０ｎｍ成膜し、ゲート絶縁膜８を形成す
る。成膜条件は、圧力１３０Ｐａ、ＲＦパワー１０００
Ｗ、基板温度３５０℃で、シラン（ＳｉＨ₄）１５０ｓ
ｃｃｍと、アンモニア（ＮＨ₃）２００ｓｃｃｍと、窒
素（Ｎ₂）２０００ｓｃｃｍとを用い、プラズマＣＶＤ
法により成膜する。

【００３７】続いて、図１（ｄ）に示すように、上記ゲ
ート絶縁膜８上に、スパッタリングにてチタン（Ｔｉ）
を２００ｎｍ成膜し、それをパターニングしてゲート電
極９を形成する。

【００３８】その後、図１（ｅ）に示すように、上記ゲ
ート電極９を覆うように窒化シリコン（Ｓｉ₃Ｎ₄）を
約２５０ｎｍ成膜し、保護膜１０を形成する。このとき
の成膜条件は、圧力１３０Ｐａ、ＲＦパワー１０００
Ｗ、基板温度２５０℃で、シラン（ＳｉＨ₄）１５０ｓ
ｃｃｍと、アンモニア（ＮＨ₃）２００ｓｃｃｍと、窒
素（Ｎ₂）２０００ｓｃｃｍとを用い、プラズマＣＶＤ
法により成膜する。こうして、スタガ型の薄膜トランジ
スタ１１が完成する。

【００３９】また、図示はしないが、上記薄膜トランジ
スタ１１に、カラーフィルタおよびブラックマトリック
スを設けた対向側基板を貼り合わせ、その間の隙間に液
晶を注入して、分断することにより液晶パネルが得られ
る。この液晶パネルにドライバ用の集積回路等を取り付
けることにより、液晶モジュールが完成する。

【００４０】上記の構成により、チャネル長５μｍ、チ
ャネル幅１５μｍである本発明のスタガ型の薄膜トラン
ジスタ１１では、オン電流１．５μＡ、オフ電流０．５
ｐＡ以下の値が得られている。また、ソース・ドレイン
コンタクト領域６ａ、６ｂの導電率は、約１．０（Ω・
ｃｍ）^-1が得られている。

【００４１】このような特性は、ソース・ドレインコン
タクト領域６ａ、６ｂに、ｎ型アモルファスシリコンを
用いた従来の場合（導電率約１．０×１０^-3（Ω・ｃ
ｍ）^-1、オン電流約１．０μＡ）よりも良好な特性とな
っている。したがって、ソース・ドレインコンタクト領
域６ａ、６ｂにｎ⁺型微結晶シリコンを成膜すること
で、導電率が良く、抵抗の十分小さいソース・ドレイン
コンタクト領域６ａ、６ｂを得ることができると共に、
オン電流がより増加した特性のよい薄膜トランジスタ１
１を得ることができる。

【００４２】〔実施の形態２〕本発明の実施の他の一形
態であって、改良型コプラナ構造の薄膜トランジスタの
製造工程を示す断面図を図２に示し、以下、図２に基づ
いてその製造工程を説明する。

【００４３】まず、図２（ａ）に示すように、絶縁基板
であるガラス基板２１上に、スパッタリングにてタンタ
ル（Ｔａ）を約１５０ｎｍ成膜し、それを島状にパター
ニングして遮光膜２２を形成する。次に、パターニング
した上記遮光膜２２を覆うように、スパッタリングにて
酸化シリコン（ＳｉＯ₂）を約２５０ｎｍ形成し、絶縁
膜２３を形成する。

【００４４】続いて、図２（ｂ）に示すように、上記絶
縁膜２３上に、先述の実施の形態１と同様の条件で、不
純物が添加された微結晶半導体として、導電率約１．０
（Ω・ｃｍ）^-1のｎ⁺型微結晶シリコンを７０ｎｍ成膜
する。その後、上記ｎ⁺型微結晶シリコンをドライエッ
チングして島状にパターニングし、ソース・ドレインコ
ンタクト領域２４ａ、２４ｂを形成する。

【００４５】次に、図２（ｃ）に示すように、先述の実
施の形態１と同様の条件で、半導体層としてｉ型アモル
ファスシリコンを約５０ｎｍ成膜する。その後、上記ｉ
型アモルファスシリコンを、ソースコンタクト領域２４
ａからドレインコンタクト領域２４ｂにわたって島状に
パターニングし、半導体層２５を形成する。さらにその
上に、先述の実施の形態１と同様の条件で、窒化シリコ
ン（Ｓｉ₃Ｎ₄）を約２５０ｎｍ成膜し、ゲート絶縁膜
２６を形成する。

【００４６】続いて、図２（ｄ）に示すように、上記ゲ
ート絶縁膜２６上に、スパッタリングにてチタン（Ｔ
ｉ）を２００ｎｍ成膜し、それをパターニングしてゲー
ト電極２７を形成する。

【００４７】上記ゲート電極２７を形成した後、図２
（ｅ）に示すように、プラズマＣＶＤ法によりテトラエ
トキシシラン（ＴＥＯＳ）から形成した酸化シリコン
（ＳｉＯ₂）を、ゲート電極２７を覆うように形成し、
層間絶縁膜２８とする。次に、上記層間絶縁膜２８上
に、スパッタリングにて酸化インジウム（ＩＴＯ）の透
明導電膜を成膜し、それをパターニングして絵素電極２
９を形成する。続いて、半導体層２５、ゲート絶縁膜２
６、および層間絶縁膜２８を貫通するコンタクトホール
をパターニングおよびエッチング工程により形成する。

【００４８】その後、上記コンタクトホールに、シリコ
ン（Ｓｉ）を５ａｔ％含むアルミニウム合金をスパッタ
リングにより約２５０ｎｍ成膜してパターニングし、ソ
ース・ドレインコンタクト領域２４ａ、２４ｂと電気的
に接続されたソース・ドレイン電極３０ａ、３０ｂを形
成する。さらにその後、得られる薄膜トランジスタの信
頼性および良品率向上のため、この上に保護膜３１を形
成し、改良型コプラナ構造の薄膜トランジスタ３２を完
成させる。

【００４９】上記の構成により、得られた薄膜トランジ
スタ３２のオン電流およびオフ電流などの電気特性は、
同じ改良型のコプラナ構造で、ソース・ドレインコンタ
クト領域２４ａ、２４ｂにアモルファスシリコンを用い
た場合と比べて、特性のよいものが得られた。これによ
り、ソース・ドレインコンタクト領域２４ａ、２４ｂを
導電率の良いｎ⁺型微結晶シリコンで形成することで、
ソース・ドレインコンタクト領域２４ａ、２４ｂの抵抗
を十分小さくすることができると共に、リーク電流の少
なく特性のよい薄膜トランジスタ３２を得ることができ
る。

【００５０】また、上記の改良型コプラナ構造の薄膜ト
ランジスタ３２では、ゲート電極２７、およびソース・
ドレイン電極３０ａ、３０ｂを製造工程上、最後の方で
形成する。そのため、ヒロック現象などの影響が少な
く、上記薄膜トランジスタ３２は、ゲート電極２７、お
よびソース・ドレイン電極３０ａ、３０ｂにアルミニウ
ム合金を使用しやすいという長所を有している。

【００５１】また、本実施の形態１、２で作製した薄膜
トランジスタ１１、３２では、ソース・ドレインコンタ
クト領域が微結晶半導体からなり、非晶質半導体からな
る従来に比べてオン電流が向上するので、上記薄膜トラ
ンジスタ１１、３２を液晶ディスプレイに採用した場
合、１０．４インチＶＧＡ（Video Graphics Array）の
開口率を改善することができると共に、液晶ディスプレ
イを明るくすることができる。また、オン電流の増加に
より、従来は困難であった１７インチの１２８０×３×
１０２４の絵素を持つエンジニアリングワークステーシ
ョン用の液晶ディスプレイを作製することができる。

【００５２】なお、本実施の形態１では、ガラス基板１
上に、遮光膜２および絶縁膜３を形成し、薄膜トランジ
スタ１１を完成させているが、上記の遮光膜２および絶
縁膜３を形成せずに薄膜トランジスタ１１を完成させて
も、本発明と同様の効果は得られる。

【００５３】また、本実施の形態２においても、ガラス
基板２１上に、遮光膜２２および絶縁膜２３を形成し、
薄膜トランジスタ３２を完成させているが、上記の遮光
膜２２および絶縁膜２３を形成せずに薄膜トランジスタ
３２を完成させても、本発明と同様の効果は得られる。

【００５４】なお、本実施の形態１、２では、ソース・
ドレインコンタクト領域６ａ、６ｂ、２４ａ、２４ｂの
微結晶半導体として微結晶シリコンを用いているが、必
ずしもこれに限定するわけではない。上記の微結晶半導
体が、シリコンゲルマニウムＳｉＧｅ_x（０≦ｘ≦
１）、シリコンカーボンＳｉＣ_x（０≦ｘ≦１）、窒化
シリコンＳｉ₃Ｎ_x（０≦ｘ≦４）、または酸化シリコ
ンＳｉＯ_x（０≦ｘ≦２）などであっても、本発明と同
様の効果が得られる。

【００５５】ソース・ドレインコンタクト領域が、上記
のようなＳｉＣ_x、Ｓｉ₃Ｎ_x、ＳｉＯ_xの微結晶半導
体、その中でも特に、半導体層に用いる半導体とほぼ同
じバンドギャップを持つ微結晶半導体からなれば、半導
体層とソース・ドレインコンタクト領域との界面、つま
り、ｉ／ｎ⁺間がヘテロ接合とならず、オーミックコン
タクトを取りやすくすることができる。

【００５６】また、ソース・ドレインコンタクト領域に
ＳｉＧｅ_xを用いた場合、バンドギャップを狭くする
と、遮光膜側から光が入っても、ＳｉＧｅ_xに光が吸収
されてチャネル部にとどきにくくなるため、光に対する
オフ電流の増加を抑制することができる。

【００５７】また、本実施の形態１、２では、半導体層
７、２５にアモルファスシリコンを用いているが、必ず
しもこれに限定するわけではない。上記の半導体層７、
２５が、シリコンゲルマニウムＳｉＧｅ_x（０≦ｘ≦
１）、シリコンカーボンＳｉＣ_x（０≦ｘ≦１）、窒化
シリコンＳｉ₃Ｎ_x（０≦ｘ≦４）、若しくは酸化シリ
コンＳｉＯ_x（０≦ｘ≦２）からなる、非晶質半導体ま
たは微結晶半導体であっても、本発明と同様の効果が得
られ、液晶モジュールの用途に適合した薄膜トランジス
タを製作することができる。

【００５８】従来のように、バンドギャップが約１．７
ｅＶであるアモルファスシリコンをソース・ドレインコ
ンタクト領域に用いた場合、光が照射されると電子が価
電子帯から伝導帯へ励起されるため、薄膜トランジスタ
のオフ電流が増加していた。

【００５９】シリコンに別の元素を加えた上記のような
ＳｉＣ_x、Ｓｉ₃Ｎ_x、ＳｉＯ_xでは、バンドギャップ
を約１．７ｅＶから２．１ｅＶまで制御することができ
る。バンドギャップが大きければ、薄膜トランジスタに
光が照射されても電子が価電子帯から伝導帯へ励起され
ず、オフ電流が増加しにくくなる。したがって、強い強
度の光を用いるプロジェクション用液晶モジュールのよ
うに絵素が小さく、オン電流が少し低下してもオフ電流
を抑制したい場合には、シリコンに適度の不純物を注入
して、上記のような合金を用いると一層好適となる。

【００６０】また、ＳｉＧｅ_xの場合は、バンドギャッ
プを約１．７ｅＶから１．４ｅＶまで制御することがで
きる。このようにバンドギャップを狭くすると光には弱
いが薄膜トランジスタを低電圧で駆動できるメリットが
ある。

【００６１】したがって、以上のような理由で、シリコ
ンに別の元素を加えた微結晶半導体を使用し、バンドギ
ャップを制御することで、液晶モジュールの用途に適合
した薄膜トランジスタを製作することができる。

【００６２】

【発明の効果】請求項１の発明に係る薄膜トランジスタ
は、以上のように、ソース・ドレインコンタクト領域
が、不純物が添加された微結晶半導体からなる構成であ
る。

【００６３】それゆえ、ソース・ドレインコンタクト領
域の導電率は、非晶質半導体からなる従来の場合に比べ
て高くなるので、ソース・ドレインコンタクト領域の抵
抗を低くすることができると共に、ソース・ドレイン電
極間のリーク電流を減少させることができる。また、リ
ーク電流の減少によって薄膜トランジスタのオン電流を
増加させることができ、特性のよい薄膜トランジスタを
得ることができるという効果を併せて奏する。

【００６４】請求項２の発明に係る薄膜トランジスタ
は、以上のように、請求項１の構成において、ソース・
ドレインコンタクト領域が、シリコンゲルマニウムＳｉ
Ｇｅ_x（０≦ｘ≦１）、シリコンカーボンＳｉＣ_x（０
≦ｘ≦１）、窒化シリコンＳｉ₃Ｎ_x（０≦ｘ≦４）、
または酸化シリコンＳｉＯ_x（０≦ｘ≦２）の微結晶半
導体からなる構成である。

【００６５】それゆえ、請求項１の構成による効果に加
えて、ソース・ドレインコンタクト領域が、上記のよう
なＳｉＣ_x、Ｓｉ₃Ｎ_x、ＳｉＯ_xの微結晶半導体、そ
の中でも特に、半導体層に用いる半導体とほぼ同じバン
ドギャップを持つ微結晶半導体からなれば、半導体層と
ソース・ドレインコンタクト領域との界面、つまり、ｉ
／ｎ⁺間がヘテロ接合とならず、オーミックコンタクト
を取りやすくすることができる。

【００６６】また、ソース・ドレインコンタクト領域に
ＳｉＧｅ_xを用いた場合、バンドギャップを狭くする
と、絶縁基板側から光が入っても、ＳｉＧｅ_xに光が吸
収されてチャネル部にとどきにくくなるため、光に対す
るオフ電流の増加を抑制することができるという効果を
併せて奏する。

【００６７】請求項３の発明に係る薄膜トランジスタ
は、以上のように、請求項１の構成において、半導体層
が、シリコンゲルマニウムＳｉＧｅ_x（０≦ｘ≦１）、
シリコンカーボンＳｉＣ_x（０≦ｘ≦１）、窒化シリコ
ンＳｉ₃Ｎ_x（０≦ｘ≦４）、若しくは酸化シリコンＳ
ｉＯ_x（０≦ｘ≦２）からなる、非晶質半導体または微
結晶半導体である構成である。

【００６８】それゆえ、請求項１の構成による効果に加
えて、上記のようにシリコンに別の元素を加えた非晶質
半導体または微結晶半導体を使用することで、バンドギ
ャップを制御することができるので、液晶モジュールの
用途に適合した薄膜トランジスタを製作することができ
るという効果を奏する。

【００６９】請求項４の発明に係る薄膜トランジスタの
製造方法は、以上のように、絶縁基板上に不純物が添加
された微結晶半導体膜を形成し該微結晶半導体膜をパタ
ーニングすることによりソース・ドレイン電極に電気的
に接続するソース・ドレインコンタクト領域を形成する
工程と、その上に半導体層を形成、パターニングする工
程と、その上にゲート絶縁膜を形成する工程と、その上
に金属膜を形成、パターニングすることによりゲート電
極を形成する工程とを含む構成である。

【００７０】それゆえ、ソース・ドレインコンタクト領
域として不純物を含む微結晶半導体を形成することによ
り、ソース・ドレインコンタクト領域の導電率が、非晶
質半導体を形成していた従来の場合よりも高くなるの
で、ソース・ドレインコンタクト領域の抵抗を低くする
ことができると共に、ソース・ドレイン電極間のリーク
電流を減少させることができる。また、リーク電流の減
少によって薄膜トランジスタのオン電流を増加させるこ
とができ、特性のよい薄膜トランジスタを得ることがで
きるという効果を併せて奏する。

【００７１】請求項５の発明に係る液晶表示装置は、以
上のように、請求項１に記載の薄膜トランジスタを用い
る構成である。

【００７２】それゆえ、請求項１に記載の薄膜トランジ
スタは、ソース・ドレインコンタクト領域が微結晶半導
体からなっているので、非晶質半導体からなる従来に比
べて、薄膜トランジスタのオン電流を向上させることが
できる。したがって、請求項１に記載の薄膜トランジス
タを液晶ディスプレイに採用した場合、１０．４インチ
ＶＧＡ（Video Graphics Array）の開口率を改善するこ
とができると共に、液晶ディスプレイを明るくすること
ができる。また、オン電流の増加により、従来は困難で
あった１７インチの１２８０×３×１０２４の絵素を持
つエンジニアリングワークステーション用の液晶ディス
プレイを作製することができるという効果を併せて奏す
る。

【図面の簡単な説明】

【図１】本発明に係るスタガ型の薄膜トランジスタの製
造工程を示す断面図である。

【図２】本発明に係る改良型のコプラナ構造の薄膜トラ
ンジスタの製造工程を示す断面図である。

【図３】従来技術の薄膜トランジスタの製造工程を示す
断面図である。

【符号の説明】

１ガラス基板（絶縁基板）５ａソース電極５ｂドレイン電極６ａソースコンタクト領域６ｂドレインコンタクト領域７半導体層８ゲート絶縁膜９ゲート電極２１ガラス基板（絶縁基板）２３絶縁膜２４ａソースコンタクト領域２４ｂドレインコンタクト領域２５半導体層２６ゲート絶縁膜２７ゲート電極３０ａソース電極３０ｂドレイン電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木久貴大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に、低抵抗半導体からなるソー
ス・ドレインコンタクト領域と、これと電気的に接続さ
れたソース・ドレイン電極と、上記のソース・ドレイン
コンタクト領域上に形成された半導体層、ゲート絶縁膜
と、その上に形成されたゲート電極とからなる薄膜トラ
ンジスタにおいて、上記のソース・ドレインコンタクト領域が、不純物が添
加された微結晶半導体からなることを特徴とする薄膜ト
ランジスタ。
【請求項２】上記のソース・ドレインコンタクト領域
が、シリコンゲルマニウムＳｉＧｅ_x（０≦ｘ≦１）、
シリコンカーボンＳｉＣ_x（０≦ｘ≦１）、窒化シリコ
ンＳｉ₃Ｎ_x（０≦ｘ≦４）、または酸化シリコンＳｉ
Ｏ_x（０≦ｘ≦２）の微結晶半導体からなることを特徴
とする請求項１に記載の薄膜トランジスタ。
【請求項３】上記半導体層が、シリコンゲルマニウムＳ
ｉＧｅ_x（０≦ｘ≦１）、シリコンカーボンＳｉＣ
_x（０≦ｘ≦１）、窒化シリコンＳｉ₃Ｎ_x（０≦ｘ≦
４）、若しくは酸化シリコンＳｉＯ_x（０≦ｘ≦２）か
らなる、非晶質半導体または微結晶半導体であることを
特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】絶縁基板上に不純物が添加された微結晶半
導体膜を形成し該微結晶半導体膜をパターニングするこ
とによりソース・ドレイン電極に電気的に接続するソー
ス・ドレインコンタクト領域を形成する工程と、その上
に半導体層を形成、パターニングする工程と、その上に
ゲート絶縁膜を形成する工程と、その上に金属膜を形
成、パターニングすることによりゲート電極を形成する
工程とを含むことを特徴とする薄膜トランジスタの製造
方法。
【請求項５】請求項１に記載の薄膜トランジスタを用い
た液晶表示装置。