KR100272579B1

KR100272579B1 - 박막트랜지스터 제조방법

Info

Publication number: KR100272579B1
Application number: KR1019930024518A
Authority: KR
Inventors: 박원규; 오길환
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1993-11-17
Filing date: 1993-11-17
Publication date: 2000-12-01

Abstract

본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 게이트절연막의 특성을 개선하여 박막트랜지스터의 특성을 향상시키기 위해 기판(1)상부에 게이트전극(2)을 형성하는 공정과, 결과물 전면에 일정두께의 실리콘층(7)을 형성하는 공정, 상기 실리콘층(7)을 ECR플라즈마에 의해 산화하여 게이트절연막(8)을 헝성하는 공정, 상기 게이트절연막(8)상에 비정질실리콘층(4)을 형성하는 공정, 상기 비정질실리콘층(4)상에 도핑된 비정질실리콘층(5)을 형성하는 공정, 소정영역에 소오스 및 드레인전극(6)을 형성하는 공정을 포함하여 이루어지는 박막트랜지스터 제조방법을 제공한다.

Description

박막트랜지스터 재조방법

제1도는 종래의 박막트랜지스터 단면구조도.

제2도는 본 발명의 일실시예에 의한 박막트랜지스터의 제조방법을 도시한 공정순서도.

제3도는 본 발명의 다른 실시예에 의한 박막트랜지스터의 제조방법을 도시한 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 게이트전극

4 : 비정질실리콘층 5 : 도핑된 비정질실리콘층

6 : 소오스 및 드레인전극 7 : 실리콘층

8 : 실리콘산화막 9 : 절연막

10 : 금속산화막

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 게이트절연막의 특성을 개선하여 박막트랜지스터의 특성을 향상시키도륵 한 것이다.

일반적으로 박막트랜지스터는 액정표시장치의 구동소자로 사용되며 액정표시소자의 각 화소를 구동시키는 역할을 한다.

제1도는 종래의 역스태거형 박막트랜지스터의 단면구조를 도시한 것으로, 이의 제조공정을 살펴 보면, 기판(1)을 세척하고 건조시킨 후, 크롬등의 금속을 진공증착하여 0.1∼0.3㎛ 정도의 두께로 증착한 다음 포토리소그래피공정을 통해 소정패턴으로 패터닝하여 게이트전극(2)을 형성한다.

이어서 상기 결과물상에 SiH₄가스와 NH₃가스를 사용한 PECVD(Plasma-Enhanced Chemical Vapor Depotition)법으로 질화막(3)을 0.2∼0.5㎛정도의 두께로 형성하고 이어서 이위에 비정질실리콘층(4)을 SiH₄또는 SiH₄+H₂또는 Si₂H₆+H₂등의 가스를 사용한 PECVD법으로 0.05∼0.5㎛정도의 두께로 형성한다.

다음에 상기 비정질실리콘층(4)위에 n⁺비정질실리콘층(5)을 0.03∼0.1㎛정도의 두께로 형성하고 이위에 크롬 또는 알루미늄등과 같은 금속층(6)을 진공증착한 후 포토리소그래피공정을 통해 상기 n⁺비정질실리콘층(5)과 금속층(6)을 소정패턴으로 패터닝한다. 여기서 n⁺비정질실리콘층(5)은 비정질실리콘층(4)과 금속층(6)을 오믹접촉을 얻기 위해 필요한 것이며, 상기 금속층(6)을 소오스 및 드레인전극으로 사용되는 것이다.

그러나 상술한 종래의 박막트랜지스터 제조공정에서는 게이트절연막으로서 짙화막을 사용하기 때문에 질화막 형성시 플라즈마를 이용한 PECVD공정에 기인한 불순물입자(partcle)가 절연막의 절연성 및 신뢰성을 감소시키는 문제가 있다.

본 발명은 상술한 문제를 해결하기 위한 것으로, 게이트절연막의 특성을 개선하여 박막트랜지스터의 특성을 향상시키도록 한 박막트랜지스터 재조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발멍의 박막트랜지스터 제조방법은 기판상부에 게이트전극을 형성하는 공정과, 결과물 전면에 일정두께의 실리콘층을 형성하는 공정, 상기 실리콘층을 ECR플라즈마에 의해 산화하여 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 비정질실리콘층을 형성하는 공정, 상기 비정질실리콘층상에 도핑된 비정질실리콘층을 헝성하는 공정, 소정영역에 소오스 및 드레인 전극을 헝성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도는 본 발명의 일실시예에 의한 박막트랜지스터의 제조방법을 공정순서에 따라 도시한 것이다.

먼저, 제2(a)도에 도시한 바와 같이 기판(1)상에 1500∼3000Å두께의 크롬층을 형성한 후 소정패턴으로 패터닝하여 게이트전극(2)을 형성한다.

이어서 제2(b)도에 도시한 바와 같이 상기 결과물 전면에 실리콘층(7)으로서, 비정질실리콘 또는 다결정실리콘을 PECVD법 또는 APCVD(Atmospheric Pressure Chemical Vapor Deposition)법 또는 LPCVD(Low Pressure Chemical Vapor Deposition)법을 이용하여 200∼1000Å두께로 증착한 후, ECR(Electron Cyclotron Resonance)플라즈마를 이용하여 상기 실리콘층(7)을 완전히 산화하거나 그 일부만을 산화한다. 이때, ECR 플라즈마에 의한 산화조건은 산소유량 5-10sccm, 아르곤 유량 5-10sccm으로 하고, 고주파 파워는 600-900W로 하고, ECR 챔버내 압력 0.4-1mTorr, 기판온도 200-400℃로 하여 산화시킴으로써 제2(c)도에 도시한 바와 같이 실리콘 산화막(8)을 형성한다.

상기와 같이 형성된 실리콘산화막(8)은 전기적소자에 응용하기에는 충분히 두껍지 않으므로 어느 정도의 전압에 견딜 수 있는 게이트절연막을 얻기 위해서는 제2(d)도에 도시한 바와 같이 상기 실리콘산화막(8)위에 원하는 두께의 CVD산화막 또는 PECVD질화막(9)을 성장시켜 이중구조의 절연막을 형성한다.

이때 상기 실리콘산화막(8)위에 형성하는 절연막은 1층이상의 다층으로 형성하는 것도 가능하다.

이어서 제2(e)도에 도시한 바와 갈이 상기 이중구조의 절연막상에 2000∼5000Å두께로 비정질실리콘층(4)을 PECVD방법으로 증착하고 이위에 n⁺비정질실리콘층(5)을 0.03∼0.1㎛정도 증착한 후, n⁺비정질실리콘층(5)과 비정질실리콘층(4)을 소정패턴으로 패터닝한다.

다음에 제2(f)도에 도시한 바와 같이 상기 결과물상에 크롬 또는 알루미늄 등과 같은 금속(6)을 진공증착한 후, 상기 금속층(6)과 n⁺비정질실리콘층(5) 소정패턴으로 패터닝하여 소오스 및 드레인전극(7)을 형성한다.

이상과 같이 박막트랜지스터외 게이트절연막을 ECR에 의해 산화한 실리콘산화막(8)과 이 실리콘산화막상에 형성된 절연막의 이중절연막으로 형성함으로써 게이트절연막의 신뢰성 및 절연성이 개선되어 박막트랜지스터의 특성이 향상되게 된다.

다음에 본 발명의 다른 실시예에 따른 박막트랜지스터 제조방법을 제3도에 도시한 바, 이를 설명하면, 먼저, 제3(a)도에 도시한 바와 같이 기판(1)상에 게이트전극(2)을 형성한 다음, 제3(b)도에 도시한 바와 같이 상기 게이트전극(2)을 ECR을 이용하여 산화시켜 금속산화막(10)을 형성한 후, 이위에 제3(c)도와 같이 질화막(9)을 증착하여 이중구조의 게이트절연막을 형성한 다음 제3(d)도에 도시한 바와 같이 상기 이중구조의 절연막상에 비정질실리콘층(4)을 증착하고 이위에 n⁺비정질실리콘층(5)을 증착한 후, n⁺비정질실리콘층(5)과 비정질실리콘층(4)을 소정패턴으로 패터닝하고 계속해서 상기 결과물상에 크롬 또는 알루미늄등과 같은 금속(6)을 진공증착한 후, 상기 금속층(6)과 n⁺비정질실리콘층(5)소정패턴으로 패터닝하여 금속전극(6)을 형성하여 박막트랜지스터를 제조하는 것도 가능하다.

이러한 본 발명의 다른 실시예에 따르면, 전술한 본 발명의 구성을 이루는 공정중의 실리콘층 형성과정이 생략되면서도 이중 게이트 절연막을 얻을수 있어서 공정단순화를 피할 수 있는 장점이 있는 것이다.

이상 상술한 바와 같이 본 발명에 의하면, 박막트랜지스터의 게이트절연막을 ECR산화에 의한 산화막을 포함한 이중절연막으로 형성함으로써 게이트절연막의 절연성 및 신뢰성을 개선하여 박막트랜지스터의 특성을 향상시킬 수 있게 된다.

Claims

기판(1)상부에 게이트전극(2)을 형성하는 공정과, 결과물 전면에 일정두께의 실리콘층(7)을 형성하는 공정, 상기 실리콘층(7)을 ECR플라즈마에 의해 산화하여 게이트절연막(8)을 형성하는 공정, 상기 게이트절연막(8)상에 비정질실리콘층(4)을 형성하는 공정, 상기 비정질실리콘층(4)상에 도핑된 비정질실리콘층(5)을 형성하는 공정, 소정영역에 소오스 및 드레인전극(6)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항에 있어서, 상기 실리콘층(7)을 ECR플라즈마에 의해 모두 산화하거나 일부만 산화하는 것을 특징으로 하는 박막트랜지스터 제조방법.
제1항에 있어서, 상기 게이트절연막(8)의 두께는 100-1000Å임을 특징을 하는 박막트랜지스터 제조방법.
제1항에 있어서, 상기 게이트절연막(8)상에 적어도 1층 이상이 절연막을 형성하는 공정이 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
기판(1)상부에 게이트전극(2)을 형성하는 공정과, 상기 게이트전극(2) 표면을 ECR플라즈마에 의해 산화하여 금속산화막(9)을 형성하는 공정, 결과물 전면에 적어도 1층 이상의 절연막을 형성하는 공정, 상기 절연막상에 비정질실리콘층(4)을 형성하는 공정, 상기 비정질실리콘층(4)상에 도핑된 비정질실리콘층(5)을 형성하는 공정, 소정영역에 소오스 및 드레인전극(6)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.