JPH10294468A - 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法 - Google Patents
類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法Info
- Publication number
- JPH10294468A JPH10294468A JP9337840A JP33784097A JPH10294468A JP H10294468 A JPH10294468 A JP H10294468A JP 9337840 A JP9337840 A JP 9337840A JP 33784097 A JP33784097 A JP 33784097A JP H10294468 A JPH10294468 A JP H10294468A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- active layer
- source electrode
- insulating layer
- diamond film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 127
- 239000010432 diamond Substances 0.000 title claims abstract description 127
- 239000010408 film Substances 0.000 title claims description 176
- 239000010409 thin film Substances 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 47
- 238000009413 insulation Methods 0.000 title abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 54
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 150000001875 compounds Chemical class 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 125000004432 carbon atom Chemical group C* 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 31
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003034 coal gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
(57)【要約】
【課題】 高い絶縁特性を有する類似ダイヤモンド膜を
薄膜トランジスタのゲート絶縁層として形成することに
より、薄膜トランジスタの生産上の歩留まりを向上させ
るゲート絶縁層とこれを用いた薄膜トランジスタ及びゲ
ート絶縁層の形成方法並びにこれらの製造方法を提供す
る。 【解決手段】 ゲート電極，活性層，及びゲート電極と
活性層との間に類似ダイヤモンド膜を備える。また、ゲ
ート電極を前記基板上に形成する段階，前記基板上に類
似ダイヤモンド膜を備えたゲート絶縁層を形成する段
階，ゲート絶縁層上に活性層を形成する段階，活性領域
の上面にソース電極を形成する段階，前記ソース電極と
同一平面にドレイン電極を形成する段階、前記ソース電
極から離隔してソース電極と同一平面にドレイン電極を
形成する段階の各段階を備える。
薄膜トランジスタのゲート絶縁層として形成することに
より、薄膜トランジスタの生産上の歩留まりを向上させ
るゲート絶縁層とこれを用いた薄膜トランジスタ及びゲ
ート絶縁層の形成方法並びにこれらの製造方法を提供す
る。 【解決手段】 ゲート電極，活性層，及びゲート電極と
活性層との間に類似ダイヤモンド膜を備える。また、ゲ
ート電極を前記基板上に形成する段階，前記基板上に類
似ダイヤモンド膜を備えたゲート絶縁層を形成する段
階，ゲート絶縁層上に活性層を形成する段階，活性領域
の上面にソース電極を形成する段階，前記ソース電極と
同一平面にドレイン電極を形成する段階、前記ソース電
極から離隔してソース電極と同一平面にドレイン電極を
形成する段階の各段階を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示素子の薄
膜トランジスタの技術に関し、特に類似ダイヤモンド膜
（diamond like carbon layer)を備えたゲート絶縁層と
これを用いる薄膜トランジスタ及びゲート絶縁層の形成
方法並びにそれらの製造方法の技術に関する。
膜トランジスタの技術に関し、特に類似ダイヤモンド膜
（diamond like carbon layer)を備えたゲート絶縁層と
これを用いる薄膜トランジスタ及びゲート絶縁層の形成
方法並びにそれらの製造方法の技術に関する。
【０００２】
【従来の技術】一般的に液晶表示素子の画素電極の駆動
用スイッチング素子として使用される薄膜トランジスタ
は、活性層である半導体層をはさんでゲート電極とソー
ス／ドレイン電極が垂直的に分離されているスタッガー
ド型又は逆スタッガード型と、半導体層の一面にゲート
電極とソース／ドレイン電極が形成されているコプラナ
ー(coplanar)型に分類される。薄膜トランジスタの活性
層は、アモルファスシリコン，ポリシリコン，水素化し
たアモルファスシリコン(hydrogenated amorphous sili
con)，及び化合物半導体中のいずれかが使用される。こ
れらの中では、水素化したアモルファスシリコンが量産
性と大面積化の面で優れていることから、薄膜トランジ
スタには最も広く使用されている。この水素化したアモ
ルファスシリコン薄膜トランジスタのゲート絶縁層は、
通常、二重構造が用いられる。すなわち、二重構造のゲ
ート絶縁層において、下部ゲート絶縁層の製作時に発生
するピンホールは、上部ゲート絶縁層を形成する際に除
去されることから、この二重構造のゲート絶縁層を用い
たＴＦＴ−ＬＣＤの生産上の歩留りが向上する。
用スイッチング素子として使用される薄膜トランジスタ
は、活性層である半導体層をはさんでゲート電極とソー
ス／ドレイン電極が垂直的に分離されているスタッガー
ド型又は逆スタッガード型と、半導体層の一面にゲート
電極とソース／ドレイン電極が形成されているコプラナ
ー(coplanar)型に分類される。薄膜トランジスタの活性
層は、アモルファスシリコン，ポリシリコン，水素化し
たアモルファスシリコン(hydrogenated amorphous sili
con)，及び化合物半導体中のいずれかが使用される。こ
れらの中では、水素化したアモルファスシリコンが量産
性と大面積化の面で優れていることから、薄膜トランジ
スタには最も広く使用されている。この水素化したアモ
ルファスシリコン薄膜トランジスタのゲート絶縁層は、
通常、二重構造が用いられる。すなわち、二重構造のゲ
ート絶縁層において、下部ゲート絶縁層の製作時に発生
するピンホールは、上部ゲート絶縁層を形成する際に除
去されることから、この二重構造のゲート絶縁層を用い
たＴＦＴ−ＬＣＤの生産上の歩留りが向上する。
【０００３】薄膜トランジスタの二重ゲート絶縁層とし
て使用されている物質には、Ｔａ2Ｏ5 / ＳｉＮX , Ａ
ｌ2 Ｏ3 / ＳｉＮX , 常圧気相蒸着(APCVD) ＳｉＯ2 /
プラズマ気相蒸着(PECVD) ＳｉＮX ，ＳｉＯＮ／ＳｉＮ
X などがある。Ｔａ2 Ｏ5 /ＳｉＮX は、Ｔａの両極酸
化とＳｉＮX のプラズマ化学気相蒸着法で形成する。他
の方法として、両層をスパッタリング法で形成して高移
動度が獲得できる。また、ＴａＯX のＨＦまたはＢＨＦ
溶液に対する不溶性のために、Ｔａ2 Ｏ5 / ＳｉＮX
は、絶縁上の欠陥を減少させて薄膜トランジスタの生産
歩留りを向上させることができる。しかし、Ｔａ2 Ｏ5
/ ＳｉＮX はウエットエッチングが難しいことから、ゲ
ート絶縁層内のコンタクトホールの形成時にドライエッ
チングをする必要がある。
て使用されている物質には、Ｔａ2Ｏ5 / ＳｉＮX , Ａ
ｌ2 Ｏ3 / ＳｉＮX , 常圧気相蒸着(APCVD) ＳｉＯ2 /
プラズマ気相蒸着(PECVD) ＳｉＮX ，ＳｉＯＮ／ＳｉＮ
X などがある。Ｔａ2 Ｏ5 /ＳｉＮX は、Ｔａの両極酸
化とＳｉＮX のプラズマ化学気相蒸着法で形成する。他
の方法として、両層をスパッタリング法で形成して高移
動度が獲得できる。また、ＴａＯX のＨＦまたはＢＨＦ
溶液に対する不溶性のために、Ｔａ2 Ｏ5 / ＳｉＮX
は、絶縁上の欠陥を減少させて薄膜トランジスタの生産
歩留りを向上させることができる。しかし、Ｔａ2 Ｏ5
/ ＳｉＮX はウエットエッチングが難しいことから、ゲ
ート絶縁層内のコンタクトホールの形成時にドライエッ
チングをする必要がある。
【０００４】一方、ＴＦＴアレイで、ＲＣ駆動遅延を減
少させるため、走査線と通常一体であるゲート電極には
低い比抵抗を有する金属が要求される。アルミニウムの
抵抗値がクロムの抵抗値の１０分の１であることから、
クロムの代わりにアルミニウムがゲート電極と補助容量
の共通電極として代替使用される。また、アルミニウム
を両極酸化させたＡｌ2 Ｏ3 / ＳｉＮX をゲート絶縁層
で使用する。しかし、Ａｌ2 Ｏ3 / ＳｉＮX の製造工程
が複雑である。ＴＦＴの二重構造のゲート絶縁層として
ＡＰＣＶＤ，ＳｉＯ2 / ＰＥＣＶＤ，ＳｉＮX を使用す
る場合に、ＳｉＯ2 の蒸着速度が速く生産上の歩留まり
向上するが、インライン工程でＡＰＣＶＤ工程システム
とＰＥＣＶＤ工程システムとを連結することが難しい。
少させるため、走査線と通常一体であるゲート電極には
低い比抵抗を有する金属が要求される。アルミニウムの
抵抗値がクロムの抵抗値の１０分の１であることから、
クロムの代わりにアルミニウムがゲート電極と補助容量
の共通電極として代替使用される。また、アルミニウム
を両極酸化させたＡｌ2 Ｏ3 / ＳｉＮX をゲート絶縁層
で使用する。しかし、Ａｌ2 Ｏ3 / ＳｉＮX の製造工程
が複雑である。ＴＦＴの二重構造のゲート絶縁層として
ＡＰＣＶＤ，ＳｉＯ2 / ＰＥＣＶＤ，ＳｉＮX を使用す
る場合に、ＳｉＯ2 の蒸着速度が速く生産上の歩留まり
向上するが、インライン工程でＡＰＣＶＤ工程システム
とＰＥＣＶＤ工程システムとを連結することが難しい。
【０００５】ゲート絶縁層の他の成分に、ＳｉＯX Ｎy
があり、このＳｉＯx Ｎy は、ＳｉＮx より力学的スト
レスが少なく光学的バンドギャップが大きく、疏水性が
強い長所を有する。しかし、ＰＥＣＶＤ方法を使用して
形成されたＳｉＯx Ｎy の再現性が良くない。このよう
な理由により、ＴＦＴのゲート絶縁層としてＳｉＯxＮy
を使用する場合は稀である。
があり、このＳｉＯx Ｎy は、ＳｉＮx より力学的スト
レスが少なく光学的バンドギャップが大きく、疏水性が
強い長所を有する。しかし、ＰＥＣＶＤ方法を使用して
形成されたＳｉＯx Ｎy の再現性が良くない。このよう
な理由により、ＴＦＴのゲート絶縁層としてＳｉＯxＮy
を使用する場合は稀である。
【０００６】
【発明が解決しようとする課題】本発明の目的の一は、
前記言及した短所を最大限に減らすことができるゲート
絶縁層及びゲート絶縁層の形成方法並びにその製造方法
を提供することにある。
前記言及した短所を最大限に減らすことができるゲート
絶縁層及びゲート絶縁層の形成方法並びにその製造方法
を提供することにある。
【０００７】本発明の他の目的は、前記短所を最大限減
らすことができるゲート絶縁層を用い、生産上の歩留ま
りを向上させることができる薄膜トランジスタ及びその
製造方法を提供することにある。
らすことができるゲート絶縁層を用い、生産上の歩留ま
りを向上させることができる薄膜トランジスタ及びその
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、ゲート電極と活性層を有するトランジスタのゲート
絶縁層は、前記ゲート電極と前記活性層との間に形成さ
れた類似ダイヤモンド膜を備える。また、ゲート絶縁層
は前記類似ダイヤモンド膜と前記活性層との間に形成さ
れたシリコン窒化膜をさらに備える。
め、ゲート電極と活性層を有するトランジスタのゲート
絶縁層は、前記ゲート電極と前記活性層との間に形成さ
れた類似ダイヤモンド膜を備える。また、ゲート絶縁層
は前記類似ダイヤモンド膜と前記活性層との間に形成さ
れたシリコン窒化膜をさらに備える。
【０００９】このようなゲート絶縁層の製造方法は、ゲ
ート電極と活性層との間に類似ダイヤモンド膜を形成す
る段階を備え、前記製造方法は前記類似ダイヤモンド膜
の形成以後及び前記活性層の形成以前に、前記類似ダイ
ヤモンド上面にシリコン窒化膜を形成する段階をさらに
備える。一方、シリコン窒化膜は活性層の形成以後及び
類似ダイヤモンド膜の形成以前に前記活性層上面に形成
することもできる。
ート電極と活性層との間に類似ダイヤモンド膜を形成す
る段階を備え、前記製造方法は前記類似ダイヤモンド膜
の形成以後及び前記活性層の形成以前に、前記類似ダイ
ヤモンド上面にシリコン窒化膜を形成する段階をさらに
備える。一方、シリコン窒化膜は活性層の形成以後及び
類似ダイヤモンド膜の形成以前に前記活性層上面に形成
することもできる。
【００１０】ここで、類似ダイヤモンド膜はプラズマ化
学気相蒸着法により形成され、シリコン窒化膜もプラズ
マ化学気相蒸着法により形成される。類似ダイヤモンド
膜は炭素元素が含まれたガス、例えばＣＨ4 ，Ｃ2 Ｈ
6 ，Ｃ2 Ｈ2 ，またはＣ3 Ｈ8を使用して形成される。
また、類似ダイヤモンド膜は２５℃乃至４００℃で形成
される。
学気相蒸着法により形成され、シリコン窒化膜もプラズ
マ化学気相蒸着法により形成される。類似ダイヤモンド
膜は炭素元素が含まれたガス、例えばＣＨ4 ，Ｃ2 Ｈ
6 ，Ｃ2 Ｈ2 ，またはＣ3 Ｈ8を使用して形成される。
また、類似ダイヤモンド膜は２５℃乃至４００℃で形成
される。
【００１１】本発明の他の目的を達成するため、薄膜ト
ランジスタはゲート電極、活性層、及び類似ダイヤモン
ド膜を備え、前記ゲート電極と前記活性層との間に形成
されたゲート絶縁層を備える。ここで、活性層はアモル
ファスシリコン、ポリシリコン、水素化したアモルファ
スシリコン、及び化合物半導体中の選択された一つで構
成される。ゲート絶縁層は、また類似ダイヤモンド膜と
活性層との間に形成されたシリコン窒化膜をさらに備え
る。逆スタッガード型薄膜トランジスタで、ゲート電極
はゲート絶縁層（または類似ダイヤモンド膜）下面に形
成され、ソース電極は活性層の上面一部に形成され、ド
レイン電極は前記ソース電極と離隔して前記ソース電極
と同一平面に形成される。スタッガード型薄膜トランジ
スタでは、ゲート電極はゲート絶縁層（または類似ダイ
ヤモンド膜）上面に形成され、ソース電極は活性層下面
に形成され、ドレイン電極は前記ソース電極から離隔し
て前記ソース電極と同一平面に形成される。一方、コプ
ラナー型薄膜トランジスタでは、ゲート電極はゲート絶
縁層（または類似ダイヤモンド膜）上面に形成され、ソ
ース電極が前記活性層上面に形成され、ドレイン電極が
前記ソース電極から離隔して前記ソース電極と同一平面
に形成される。
ランジスタはゲート電極、活性層、及び類似ダイヤモン
ド膜を備え、前記ゲート電極と前記活性層との間に形成
されたゲート絶縁層を備える。ここで、活性層はアモル
ファスシリコン、ポリシリコン、水素化したアモルファ
スシリコン、及び化合物半導体中の選択された一つで構
成される。ゲート絶縁層は、また類似ダイヤモンド膜と
活性層との間に形成されたシリコン窒化膜をさらに備え
る。逆スタッガード型薄膜トランジスタで、ゲート電極
はゲート絶縁層（または類似ダイヤモンド膜）下面に形
成され、ソース電極は活性層の上面一部に形成され、ド
レイン電極は前記ソース電極と離隔して前記ソース電極
と同一平面に形成される。スタッガード型薄膜トランジ
スタでは、ゲート電極はゲート絶縁層（または類似ダイ
ヤモンド膜）上面に形成され、ソース電極は活性層下面
に形成され、ドレイン電極は前記ソース電極から離隔し
て前記ソース電極と同一平面に形成される。一方、コプ
ラナー型薄膜トランジスタでは、ゲート電極はゲート絶
縁層（または類似ダイヤモンド膜）上面に形成され、ソ
ース電極が前記活性層上面に形成され、ドレイン電極が
前記ソース電極から離隔して前記ソース電極と同一平面
に形成される。
【００１２】一方、逆スタッガード型薄膜トランジスタ
の製造方法は、基板上面にゲート電極を形成する段階、
前記ゲート電極を含む基板上面に類似ダイヤモンド膜を
備えたゲート絶縁層を形成する段階、前記ゲート絶縁層
上面に活性層を形成する段階、前記活性層の一面にソー
ス電極を形成する段階、前記ソース電極と離隔して前記
ソース電極と同一平面にドレイン電極を形成する段階を
備える。ここで、活性層はアモルファスシリコン、ポリ
シリコン、水素化したアモルファスシリコン、及び化合
物半導体中のいずれかが使用される。また、逆スタッガ
ード型薄膜トランジスタの製造方法は、活性層を形成す
ること以前に、類似ダイヤモンド膜上面にシリコン窒化
膜を形成する段階をさらに備える。
の製造方法は、基板上面にゲート電極を形成する段階、
前記ゲート電極を含む基板上面に類似ダイヤモンド膜を
備えたゲート絶縁層を形成する段階、前記ゲート絶縁層
上面に活性層を形成する段階、前記活性層の一面にソー
ス電極を形成する段階、前記ソース電極と離隔して前記
ソース電極と同一平面にドレイン電極を形成する段階を
備える。ここで、活性層はアモルファスシリコン、ポリ
シリコン、水素化したアモルファスシリコン、及び化合
物半導体中のいずれかが使用される。また、逆スタッガ
ード型薄膜トランジスタの製造方法は、活性層を形成す
ること以前に、類似ダイヤモンド膜上面にシリコン窒化
膜を形成する段階をさらに備える。
【００１３】スタッガード型薄膜トランジスタの製造方
法は、基板上面にソース電極を形成する段階、前記ソー
ス電極と離隔して前記ソース電極と同一平面に形成され
たドレイン電極を形成する段階，前記ソース電極及び前
記ドレイン電極が形成された基板上面に活性層を形成す
る段階，前記活性層上面に類似ダイヤモンド膜を備えた
ゲート絶縁層を形成する段階，前記ゲート絶縁層上面に
ゲート電極を形成する段階を備える。また、スタッガー
ド型薄膜トランジスタの製造方法は、前記類似ダイヤモ
ンド膜を形成すること以前に、活性領域上面にシリコン
窒化膜を形成する段階をさらに備える。
法は、基板上面にソース電極を形成する段階、前記ソー
ス電極と離隔して前記ソース電極と同一平面に形成され
たドレイン電極を形成する段階，前記ソース電極及び前
記ドレイン電極が形成された基板上面に活性層を形成す
る段階，前記活性層上面に類似ダイヤモンド膜を備えた
ゲート絶縁層を形成する段階，前記ゲート絶縁層上面に
ゲート電極を形成する段階を備える。また、スタッガー
ド型薄膜トランジスタの製造方法は、前記類似ダイヤモ
ンド膜を形成すること以前に、活性領域上面にシリコン
窒化膜を形成する段階をさらに備える。
【００１４】コプラナー型薄膜トランジスタの製造方法
は、基板上面に活性層を形成する段階，前記活性層の一
面にソース電極を形成する段階，前記ソース電極と離隔
して前記ソース電極と同一平面に形成されたドレイン電
極を形成する段階，前記ソース電極と前記ドレイン電極
との間で前記活性層の上面の他部分に類似ダイヤモンド
膜を備えたゲート絶縁層を形成する段階，前記ゲート絶
縁層上面にゲート電極を形成する段階を備える。また、
コプラナー型薄膜トランジスタの製造方法は、前記類似
ダイヤモンド膜を形成する以前に、活性領域上面にシリ
コン窒化膜を形成する段階をさらに備える。
は、基板上面に活性層を形成する段階，前記活性層の一
面にソース電極を形成する段階，前記ソース電極と離隔
して前記ソース電極と同一平面に形成されたドレイン電
極を形成する段階，前記ソース電極と前記ドレイン電極
との間で前記活性層の上面の他部分に類似ダイヤモンド
膜を備えたゲート絶縁層を形成する段階，前記ゲート絶
縁層上面にゲート電極を形成する段階を備える。また、
コプラナー型薄膜トランジスタの製造方法は、前記類似
ダイヤモンド膜を形成する以前に、活性領域上面にシリ
コン窒化膜を形成する段階をさらに備える。
【００１５】以上のような良好な絶縁特性を有する類似
ダイヤモンド膜をゲート絶縁層として使用することによ
り、類似ダイヤモンド膜を用いる薄膜トランジスタの生
産上の歩留まりが向上する。
ダイヤモンド膜をゲート絶縁層として使用することによ
り、類似ダイヤモンド膜を用いる薄膜トランジスタの生
産上の歩留まりが向上する。
【００１６】
【発明の実施の形態】本発明の一実施の形態を図面を参
照して説明する。図１は、本発明に係る逆スタッガード
型薄膜トランジスタの断面図である。先ず、基板１０を
準備する。この基板１０は、ガラスのような透明な絶縁
基板または上面に絶縁層を有するシリコン基板で構成さ
れる。ゲート電極１１は基板１０の一面に配置される。
このゲート電極１１は以後の工程で形成される薄膜のス
テップ・カバレージ(step coverage) を向上させるため
に、テーパーエッチングが可能な金属、例えばクロムま
たはアルミニウムで構成される。ゲート電極１１を含む
基板１０の上面にはゲート絶縁層１２が形成される。こ
のゲート絶縁層１２は類似ダイヤモンド膜１２−１及び
シリコン窒化膜１２−２を備える。一方、類似ダイヤモ
ンド膜１２−１だけでもゲート絶縁層の役割が可能であ
る。この場合においては例えば類似ダイヤモンド膜の厚
さを、二重構造のゲート絶縁層として使用する場合の類
似ダイヤモンド膜の厚さより厚く形成すれば前記ピンホ
ールが除去できる。
照して説明する。図１は、本発明に係る逆スタッガード
型薄膜トランジスタの断面図である。先ず、基板１０を
準備する。この基板１０は、ガラスのような透明な絶縁
基板または上面に絶縁層を有するシリコン基板で構成さ
れる。ゲート電極１１は基板１０の一面に配置される。
このゲート電極１１は以後の工程で形成される薄膜のス
テップ・カバレージ(step coverage) を向上させるため
に、テーパーエッチングが可能な金属、例えばクロムま
たはアルミニウムで構成される。ゲート電極１１を含む
基板１０の上面にはゲート絶縁層１２が形成される。こ
のゲート絶縁層１２は類似ダイヤモンド膜１２−１及び
シリコン窒化膜１２−２を備える。一方、類似ダイヤモ
ンド膜１２−１だけでもゲート絶縁層の役割が可能であ
る。この場合においては例えば類似ダイヤモンド膜の厚
さを、二重構造のゲート絶縁層として使用する場合の類
似ダイヤモンド膜の厚さより厚く形成すれば前記ピンホ
ールが除去できる。
【００１７】活性層１３はゲート絶縁層１２のシリコン
窒化膜１２−２上面に配列される。この活性層１３はア
モルファスシリコン、ポリシリコン、水素化したアモル
ファスシリコン、または化合物半導体で構成される。こ
の実施の形態では、水素化したアモルファスシリコンが
活性層の成分として用いられる。活性層中のゲート電極
１１に対応する部分は、薄膜トランジスタのチャンネル
領域である。良好なオーミック（ohmic)特性のための低
抵抗接触層１４ａ及び１４ｂは、活性層１３の両端部上
面に形成される。この低抵抗接触層１４ａ、１４ｂは、
高濃度のアモルファスシリコン、高濃度の水素化したア
モルファスシリコン、または水素化したマイクロクリス
タルシリコン(n+ μc-Si:H) で構成される。ソース電極
１５ａ及びドレイン電極１５ｂは、活性層１３上面と低
抵抗接触層１４ａ、１４ｂ上面とに形成される。
窒化膜１２−２上面に配列される。この活性層１３はア
モルファスシリコン、ポリシリコン、水素化したアモル
ファスシリコン、または化合物半導体で構成される。こ
の実施の形態では、水素化したアモルファスシリコンが
活性層の成分として用いられる。活性層中のゲート電極
１１に対応する部分は、薄膜トランジスタのチャンネル
領域である。良好なオーミック（ohmic)特性のための低
抵抗接触層１４ａ及び１４ｂは、活性層１３の両端部上
面に形成される。この低抵抗接触層１４ａ、１４ｂは、
高濃度のアモルファスシリコン、高濃度の水素化したア
モルファスシリコン、または水素化したマイクロクリス
タルシリコン(n+ μc-Si:H) で構成される。ソース電極
１５ａ及びドレイン電極１５ｂは、活性層１３上面と低
抵抗接触層１４ａ、１４ｂ上面とに形成される。
【００１８】図１の薄膜トランジスタの製造方法を説明
する。クロムまたはアルミニウム金属を基板１０に蒸着
してゲート電極１１を形成する。ゲート電極１１を含む
基板１０上面に、プラズマ化学気相蒸着法で、ＣＨ4 ，
Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような炭素原子
が含まれた媒炭ガスを用い、類似ダイヤモンド膜で構成
された第１ゲート絶縁層１２−１を形成する。この類似
ダイヤモンド膜の蒸着は、この実施の形態においては、
前記煤炭ガスとしてのメタン（ＣＨ4 ）ガスの流量１５
sccm、水素ガスの流量０乃至３０sccm，ヘリウムガスの
流量２０sccm，２５℃乃至２５０℃の基板温度，１００
ＷのＲＦ電力，及び５００mTorr のガス圧力という条件
で、自己電界減少方式（a manner of self-reducing el
ectric filed）で行なわれる。
する。クロムまたはアルミニウム金属を基板１０に蒸着
してゲート電極１１を形成する。ゲート電極１１を含む
基板１０上面に、プラズマ化学気相蒸着法で、ＣＨ4 ，
Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような炭素原子
が含まれた媒炭ガスを用い、類似ダイヤモンド膜で構成
された第１ゲート絶縁層１２−１を形成する。この類似
ダイヤモンド膜の蒸着は、この実施の形態においては、
前記煤炭ガスとしてのメタン（ＣＨ4 ）ガスの流量１５
sccm、水素ガスの流量０乃至３０sccm，ヘリウムガスの
流量２０sccm，２５℃乃至２５０℃の基板温度，１００
ＷのＲＦ電力，及び５００mTorr のガス圧力という条件
で、自己電界減少方式（a manner of self-reducing el
ectric filed）で行なわれる。
【００１９】ここで、自己電界減少に対して説明する。
一般的に類似ダイヤモンド膜は、陽（plus）のＲＦ電力
を受ける電極上面で成長する。電極にＲＦ電力を供給し
た後に放電が生じれば、電極上面で電子と荷電した粒子
との移動度の違いによるイオンシース(ion-sheath)領域
が形成される。イオンシース領域にはプラズマにより電
界が形成され、マイナス電圧を帯びるようになる。した
がって、プラズマによる電界のためにプラスに荷電した
粒子は加速して電極へ移動する。電極上面でプラスに荷
電したイオンとマイナスに荷電したイオンとが衝突し
て、堅い類似ダイヤモンド膜を形成する。この類似ダイ
ヤモンド膜を絶縁層として使用する場合、イオン衝突は
絶縁特性を破壊する。したがって、イオン衝突を減らす
ため、類似ダイヤモンド膜は、適切に接地された電極上
面で成長する。これが自己電界減少ダある。
一般的に類似ダイヤモンド膜は、陽（plus）のＲＦ電力
を受ける電極上面で成長する。電極にＲＦ電力を供給し
た後に放電が生じれば、電極上面で電子と荷電した粒子
との移動度の違いによるイオンシース(ion-sheath)領域
が形成される。イオンシース領域にはプラズマにより電
界が形成され、マイナス電圧を帯びるようになる。した
がって、プラズマによる電界のためにプラスに荷電した
粒子は加速して電極へ移動する。電極上面でプラスに荷
電したイオンとマイナスに荷電したイオンとが衝突し
て、堅い類似ダイヤモンド膜を形成する。この類似ダイ
ヤモンド膜を絶縁層として使用する場合、イオン衝突は
絶縁特性を破壊する。したがって、イオン衝突を減らす
ため、類似ダイヤモンド膜は、適切に接地された電極上
面で成長する。これが自己電界減少ダある。
【００２０】類似ダイヤモンド膜１２−１を形成した
後、シリコン窒化膜で構成された第２ゲート絶縁層１２
−２を、前記類似ダイヤモンド膜で構成された第１ゲー
ト絶縁層１２−１上面に形成する。シリコン窒化膜は、
０. ５sccmのＳｉＨ4 ガス，２８sccmのアンモニアガ
ス，１００sccmのＨｅガス，３００℃の基板温度，３０
ＷのＲＦ電力，４００mTorr のガス圧力という条件で、
ＰＥＣＶＤ装置内で蒸着される。以後、水素化したアモ
ルファスシリコン及び高濃度の水素化したアモルファス
シリコンを、連続的に第２ゲート絶縁層１２−２上面に
蒸着してパターニングし、活性層１３及び低抵抗接触層
１４ａ、１４ｂを形成する。活性層１３用の水素化した
アモルファスシリコンは、１sccmのＳｉＨ4 ガス，２０
０℃の基板温度，１０ＷのＲＦ電力，２００mTorr のガ
ス圧力という条件で、ＰＥＣＶＤ装置内で蒸着される。
水素化したアモルファスシリコンの活性層１３のキャリ
アが、シリコン窒化膜の前記第２ゲート絶縁層１２−２
及び活性層１３間の境界面へ移動し、薄膜トランジスタ
のチャンネル領域を形成する。
後、シリコン窒化膜で構成された第２ゲート絶縁層１２
−２を、前記類似ダイヤモンド膜で構成された第１ゲー
ト絶縁層１２−１上面に形成する。シリコン窒化膜は、
０. ５sccmのＳｉＨ4 ガス，２８sccmのアンモニアガ
ス，１００sccmのＨｅガス，３００℃の基板温度，３０
ＷのＲＦ電力，４００mTorr のガス圧力という条件で、
ＰＥＣＶＤ装置内で蒸着される。以後、水素化したアモ
ルファスシリコン及び高濃度の水素化したアモルファス
シリコンを、連続的に第２ゲート絶縁層１２−２上面に
蒸着してパターニングし、活性層１３及び低抵抗接触層
１４ａ、１４ｂを形成する。活性層１３用の水素化した
アモルファスシリコンは、１sccmのＳｉＨ4 ガス，２０
０℃の基板温度，１０ＷのＲＦ電力，２００mTorr のガ
ス圧力という条件で、ＰＥＣＶＤ装置内で蒸着される。
水素化したアモルファスシリコンの活性層１３のキャリ
アが、シリコン窒化膜の前記第２ゲート絶縁層１２−２
及び活性層１３間の境界面へ移動し、薄膜トランジスタ
のチャンネル領域を形成する。
【００２１】したがって、薄膜トランジスタのしきい値
電圧（threshold voltage ）は、これら両層による境界
面の状態から影響を受ける。低抵抗接触層１４ａ、１４
ｂ用の高濃度に水素化したアモルファスシリコンも、ま
た、０. ５sccmのＳｉＨ4 ガス，０. ０１sccmのＰＨ3
ガス，１００sccmのＨｅガス，２００℃の基板温度，２
０ＷのＲＦ電力，２００mTorr のガス圧力という条件
で、ＰＥＣＶＤ装置内で蒸着される。ガスの流量は、Ｍ
ＦＣ(Mass flow controller)により調節される。一方、
類似ダイヤモンド膜のみをゲート絶縁層として使用する
場合は、類似ダイヤモンド膜の工程条件を変更して、活
性層と類似ダイヤモンド膜との界面にチャンネルを形成
する。次に、基板全面に金属を蒸着してパターニング
し、低抵抗接触層１４ａ，１４ｂを挟んで前記活性層１
３と重畳するソース電極１５ａとドレイン電極１５ｂを
形成する。
電圧（threshold voltage ）は、これら両層による境界
面の状態から影響を受ける。低抵抗接触層１４ａ、１４
ｂ用の高濃度に水素化したアモルファスシリコンも、ま
た、０. ５sccmのＳｉＨ4 ガス，０. ０１sccmのＰＨ3
ガス，１００sccmのＨｅガス，２００℃の基板温度，２
０ＷのＲＦ電力，２００mTorr のガス圧力という条件
で、ＰＥＣＶＤ装置内で蒸着される。ガスの流量は、Ｍ
ＦＣ(Mass flow controller)により調節される。一方、
類似ダイヤモンド膜のみをゲート絶縁層として使用する
場合は、類似ダイヤモンド膜の工程条件を変更して、活
性層と類似ダイヤモンド膜との界面にチャンネルを形成
する。次に、基板全面に金属を蒸着してパターニング
し、低抵抗接触層１４ａ，１４ｂを挟んで前記活性層１
３と重畳するソース電極１５ａとドレイン電極１５ｂを
形成する。
【００２２】図２は、本発明により類似ダイヤモンド膜
とシリコン窒化膜を備えたゲート絶縁層を用いるスタッ
ガード型薄膜トランジスタの断面図である。ドレイン電
極２１，及び前記ドレイン電極と離隔したソース電極２
２を基板２０上面に形成する。ソース電極とドレイン電
極が形成された基板上面に活性層２３を形成する。この
活性層を構成する物質は図１のように、アモルファスシ
リコン，水素化したアモルファスシリコン，ポリシリコ
ン，及び化合物半導体中のいずれか一つである。シリコ
ン窒化膜２４−１及び類似ダイヤモンド膜２４−２を備
えるゲート絶縁層２４を活性層２３上面に形成する。シ
リコン窒化膜の第１ゲート絶縁層２４−１は、その下面
の活性層２３と接触する。
とシリコン窒化膜を備えたゲート絶縁層を用いるスタッ
ガード型薄膜トランジスタの断面図である。ドレイン電
極２１，及び前記ドレイン電極と離隔したソース電極２
２を基板２０上面に形成する。ソース電極とドレイン電
極が形成された基板上面に活性層２３を形成する。この
活性層を構成する物質は図１のように、アモルファスシ
リコン，水素化したアモルファスシリコン，ポリシリコ
ン，及び化合物半導体中のいずれか一つである。シリコ
ン窒化膜２４−１及び類似ダイヤモンド膜２４−２を備
えるゲート絶縁層２４を活性層２３上面に形成する。シ
リコン窒化膜の第１ゲート絶縁層２４−１は、その下面
の活性層２３と接触する。
【００２３】ゲート電極２５は類似ダイヤモンド膜の第
２ゲート絶縁層２４−２上面に形成され、ソース電極及
びドレイン電極と重畳する。類似ダイヤモンド膜の第２
ゲート絶縁層２４−２をプラズマ化学気相蒸着法で、Ｃ
Ｈ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような炭
素原子が含まれたガスを用いて形成する。また、シリコ
ン窒化膜の第１ゲート絶縁層２４−１も、プラズマ化学
気相蒸着法を使用して蒸着する。基板２０，ソース電極
２２／ドレイン電極２１，活性層２３，第１及び第２ゲ
ート絶縁層２４−１、２４−２，ゲート電極２５に関す
る他の説明は、図１での説明と類似するので省略する。
２ゲート絶縁層２４−２上面に形成され、ソース電極及
びドレイン電極と重畳する。類似ダイヤモンド膜の第２
ゲート絶縁層２４−２をプラズマ化学気相蒸着法で、Ｃ
Ｈ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような炭
素原子が含まれたガスを用いて形成する。また、シリコ
ン窒化膜の第１ゲート絶縁層２４−１も、プラズマ化学
気相蒸着法を使用して蒸着する。基板２０，ソース電極
２２／ドレイン電極２１，活性層２３，第１及び第２ゲ
ート絶縁層２４−１、２４−２，ゲート電極２５に関す
る他の説明は、図１での説明と類似するので省略する。
【００２４】図３は、本発明に係る類似ダイヤモンド膜
とシリコン窒化膜を備えたゲート絶縁層を用いるコプラ
ナー型薄膜トランジスタの断面図である。活性層３１を
基板３０上面に形成する。活性層を構成する物質は、図
１及び図２に示すように、アモルファスシリコン，水素
化したアモルファスシリコン，ポリシリコン，及び化合
物半導体中のいずれかである。ドレイン電極３２及びソ
ース電極３３を活性層３１上面一部に形成する。前記ソ
ース電極と前記ドレイン電極との間で、前記活性層３１
上面の他部分にシリコン窒化膜３４−１と類似ダイヤモ
ンド膜３４−２を備えたゲート絶縁層３４を形成する。
シリコン窒化膜の第１ゲート絶縁層３４−１はその下面
の活性層３１と接触する。ゲート電極３５はゲート絶縁
層と整列しながら類似ダイヤモンド膜の第２ゲート絶縁
層３４−２上面に形成される。類似ダイヤモンド膜の第
２ゲート絶縁層３４−２をプラズマ化学気相蒸着法で、
ＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような
炭素原子が含まれた媒炭ガスを用いて形成する。また、
シリコン窒化膜の第１ゲート絶縁層３４−１もプラズマ
化学気相蒸着法を用いて蒸着する。基板３０，ソース電
極３３／ドレイン電極３２，活性層３１，第１及び第２
ゲート絶縁層３４−１，３４−２，ゲート電極３５に関
する他の説明は、図１での説明と類似するので省略す
る。
とシリコン窒化膜を備えたゲート絶縁層を用いるコプラ
ナー型薄膜トランジスタの断面図である。活性層３１を
基板３０上面に形成する。活性層を構成する物質は、図
１及び図２に示すように、アモルファスシリコン，水素
化したアモルファスシリコン，ポリシリコン，及び化合
物半導体中のいずれかである。ドレイン電極３２及びソ
ース電極３３を活性層３１上面一部に形成する。前記ソ
ース電極と前記ドレイン電極との間で、前記活性層３１
上面の他部分にシリコン窒化膜３４−１と類似ダイヤモ
ンド膜３４−２を備えたゲート絶縁層３４を形成する。
シリコン窒化膜の第１ゲート絶縁層３４−１はその下面
の活性層３１と接触する。ゲート電極３５はゲート絶縁
層と整列しながら類似ダイヤモンド膜の第２ゲート絶縁
層３４−２上面に形成される。類似ダイヤモンド膜の第
２ゲート絶縁層３４−２をプラズマ化学気相蒸着法で、
ＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ8 のような
炭素原子が含まれた媒炭ガスを用いて形成する。また、
シリコン窒化膜の第１ゲート絶縁層３４−１もプラズマ
化学気相蒸着法を用いて蒸着する。基板３０，ソース電
極３３／ドレイン電極３２，活性層３１，第１及び第２
ゲート絶縁層３４−１，３４−２，ゲート電極３５に関
する他の説明は、図１での説明と類似するので省略す
る。
【００２５】図４は、薄膜トランジスタのゲート絶縁層
として使用される類似ダイヤモンド膜の電流−電圧特性
を表すグラフであり、蒸着温度はそれぞれ２５℃と２５
０℃である。類似ダイヤモンド膜を１０乃至１５Ω・m
の比抵抗を有するＰ型のシリコン基板上面に１５００Å
厚さで蒸着する。前記類似ダイヤモンド膜上面に、アル
ミニウムを熱蒸着法により真空で１mmの厚さで形成し、
ＭＩＳ(Metal insulator semiconductor) を形成する。
その後、Ｋｉｔｈｅｌｙ ｅｌｅｃｔｒｏｍｅｔｅｒ
６１７ を使用し、類似ダイヤモンド膜の電流−電圧特
性を測定する。図４では、類似ダイヤモンド膜の降伏電
圧は３MVであり、電界１MV/cm で電流密度が１０-10A/c
m2であることがわかる。他方、蒸着温度が増加するほど
類似ダイヤモンド膜の電流密度が減少し、降伏電圧が増
加することがわかる。
として使用される類似ダイヤモンド膜の電流−電圧特性
を表すグラフであり、蒸着温度はそれぞれ２５℃と２５
０℃である。類似ダイヤモンド膜を１０乃至１５Ω・m
の比抵抗を有するＰ型のシリコン基板上面に１５００Å
厚さで蒸着する。前記類似ダイヤモンド膜上面に、アル
ミニウムを熱蒸着法により真空で１mmの厚さで形成し、
ＭＩＳ(Metal insulator semiconductor) を形成する。
その後、Ｋｉｔｈｅｌｙ ｅｌｅｃｔｒｏｍｅｔｅｒ
６１７ を使用し、類似ダイヤモンド膜の電流−電圧特
性を測定する。図４では、類似ダイヤモンド膜の降伏電
圧は３MVであり、電界１MV/cm で電流密度が１０-10A/c
m2であることがわかる。他方、蒸着温度が増加するほど
類似ダイヤモンド膜の電流密度が減少し、降伏電圧が増
加することがわかる。
【００２６】図５は蒸着時に使用された水素の流量によ
り、薄膜トランジスタのゲート絶縁層として使用された
類似ダイヤモンド膜の漏洩電流の特性を表すグラフであ
る。水素の流量が４sccm以下である場合、類似ダイヤモ
ンド膜の漏洩電流密度が１０-9A/cm2 以下であって、良
好な絶縁特性を示す。なぜなら、類似ダイヤモンド膜質
が、自己熱処理効果（self-heating effect)により、さ
らに堅固になるからである。すなわち、類似ダイヤモン
ド膜が形成される基板の温度を増加しながら類似ダイヤ
モンド膜を蒸着するので、類似ダイヤモンド膜の拡散係
数が増加し、当該膜の絶縁特性が向上する。しかし、非
常に高い基板温度では類似ダイヤモンド膜の構造が変化
し、他の物質を作出することから、適切な温度が要求さ
れる。図４及び図５に示すグラフから、類似ダイヤモン
ド膜の絶縁特徴は、蒸着温度と蒸着時に使用された水素
の流量とに密接に関連することが容易に読み取れる。類
似ダイヤモンド膜の利点の一は、類似ダイヤモンド膜を
常温で成長させることができることであるが、これは自
己熱処理効果に起因するものである。
り、薄膜トランジスタのゲート絶縁層として使用された
類似ダイヤモンド膜の漏洩電流の特性を表すグラフであ
る。水素の流量が４sccm以下である場合、類似ダイヤモ
ンド膜の漏洩電流密度が１０-9A/cm2 以下であって、良
好な絶縁特性を示す。なぜなら、類似ダイヤモンド膜質
が、自己熱処理効果（self-heating effect)により、さ
らに堅固になるからである。すなわち、類似ダイヤモン
ド膜が形成される基板の温度を増加しながら類似ダイヤ
モンド膜を蒸着するので、類似ダイヤモンド膜の拡散係
数が増加し、当該膜の絶縁特性が向上する。しかし、非
常に高い基板温度では類似ダイヤモンド膜の構造が変化
し、他の物質を作出することから、適切な温度が要求さ
れる。図４及び図５に示すグラフから、類似ダイヤモン
ド膜の絶縁特徴は、蒸着温度と蒸着時に使用された水素
の流量とに密接に関連することが容易に読み取れる。類
似ダイヤモンド膜の利点の一は、類似ダイヤモンド膜を
常温で成長させることができることであるが、これは自
己熱処理効果に起因するものである。
【００２７】図６は薄膜トランジスタのゲート絶縁層と
して使用された類似ダイヤモンド膜の光学的バンドギャ
ップを表すグラフである。コーニング７０５９ガラス上
面に類似ダイヤモンド膜を蒸着する。類似ダイヤモンド
膜の光吸収係数αは、ＵＶ／ＶＩＳスペクトロメータを
用いて測定する。光学的バンドギャップは光吸収係数α
を用いて下記式から求められる。 （αｈυ）1/2 ＝ Ｂ（Ｅ−Ｅg opt ) ここで、Ｂは図６のグラフの傾きを表す定数，ｈυは入
射された光のエネルギー，αは光吸収係数であり、Ｅg
opt は光学的バンドギャップである。図６において、類
似ダイヤモンド膜の光学的バンドギャップは４. ２５eV
であるので、類似ダイヤモンド膜を絶縁層として用いる
ことができる。
して使用された類似ダイヤモンド膜の光学的バンドギャ
ップを表すグラフである。コーニング７０５９ガラス上
面に類似ダイヤモンド膜を蒸着する。類似ダイヤモンド
膜の光吸収係数αは、ＵＶ／ＶＩＳスペクトロメータを
用いて測定する。光学的バンドギャップは光吸収係数α
を用いて下記式から求められる。 （αｈυ）1/2 ＝ Ｂ（Ｅ−Ｅg opt ) ここで、Ｂは図６のグラフの傾きを表す定数，ｈυは入
射された光のエネルギー，αは光吸収係数であり、Ｅg
opt は光学的バンドギャップである。図６において、類
似ダイヤモンド膜の光学的バンドギャップは４. ２５eV
であるので、類似ダイヤモンド膜を絶縁層として用いる
ことができる。
【００２８】図７は類似ダイヤモンド膜とシリコン窒化
膜との二重構造のゲート絶縁層を有する水素化したアモ
ルファスシリコン薄膜トランジスタのドレイン電流−ゲ
ート電圧の特性を表すグラフである。類似ダイヤモンド
膜のサブしきい値電圧の傾きは約０. ３６V/dec であ
り、オン電流対オフ電流の比は１０6 以上である。
膜との二重構造のゲート絶縁層を有する水素化したアモ
ルファスシリコン薄膜トランジスタのドレイン電流−ゲ
ート電圧の特性を表すグラフである。類似ダイヤモンド
膜のサブしきい値電圧の傾きは約０. ３６V/dec であ
り、オン電流対オフ電流の比は１０6 以上である。
【００２９】図８は類似ダイヤモンド膜とシリコン窒化
膜との二重構造のゲート絶縁層を有する水素化したアモ
ルファスシリコン薄膜トランジスタの出力特性を表すグ
ラフである。類似ダイヤモンド膜，シリコン窒化膜，活
性層，及び低抵抗接触層の厚さは、それぞれ１５００
Å，３５００Å，１５００Å，及び５００Åである。類
似ダイヤモンド膜の蒸着はメタンガスの流量１５sccm，
水素ガスの流量１sccm，ヘリウムガスの流量２０sccm，
２５０℃の基板温度，１００ＷのＲＦ電力，及び５００
mTorr のガス圧力という条件で行なわれる。シリコン窒
化膜の蒸着は０.５sccmのＳｉＨ4 ガス，２８sccmのア
ンモニアガス，１００sccmのＨｅガス，３００℃の基板
温度，３０ＷのＲＦ電力，４００mTorr のガス圧力とい
う条件で，ＰＥＣＶＤ装置内で蒸着される。活性層は１
sccmのＳｉＨ4 ガス，２００℃の基板温度，１０ＷのＲ
Ｆ電力，２００mTorr のガス圧力という条件で、ＰＥＣ
ＶＤ装置内で形成される。低抵抗接触層は０. ５sccmの
ＳｉＨ4 ガス，０. ０１sccmのＰＨ3 ガス，１００sccm
のＨｅガス，２００℃の基板温度，２０ＷのＲＦ電力，
２００mTorr のガス圧力という条件で、ＰＥＣＶＤ装置
内で蒸着される。チャンネル幅Ｗに対するチャンネル長
さＬの比は、６０μm ／３０μm である。ゲート電圧が
２０Ｖである時にドレイン電流は０. ７×１０-6Ａであ
り、この時のドレイン電圧は約９Ｖである。
膜との二重構造のゲート絶縁層を有する水素化したアモ
ルファスシリコン薄膜トランジスタの出力特性を表すグ
ラフである。類似ダイヤモンド膜，シリコン窒化膜，活
性層，及び低抵抗接触層の厚さは、それぞれ１５００
Å，３５００Å，１５００Å，及び５００Åである。類
似ダイヤモンド膜の蒸着はメタンガスの流量１５sccm，
水素ガスの流量１sccm，ヘリウムガスの流量２０sccm，
２５０℃の基板温度，１００ＷのＲＦ電力，及び５００
mTorr のガス圧力という条件で行なわれる。シリコン窒
化膜の蒸着は０.５sccmのＳｉＨ4 ガス，２８sccmのア
ンモニアガス，１００sccmのＨｅガス，３００℃の基板
温度，３０ＷのＲＦ電力，４００mTorr のガス圧力とい
う条件で，ＰＥＣＶＤ装置内で蒸着される。活性層は１
sccmのＳｉＨ4 ガス，２００℃の基板温度，１０ＷのＲ
Ｆ電力，２００mTorr のガス圧力という条件で、ＰＥＣ
ＶＤ装置内で形成される。低抵抗接触層は０. ５sccmの
ＳｉＨ4 ガス，０. ０１sccmのＰＨ3 ガス，１００sccm
のＨｅガス，２００℃の基板温度，２０ＷのＲＦ電力，
２００mTorr のガス圧力という条件で、ＰＥＣＶＤ装置
内で蒸着される。チャンネル幅Ｗに対するチャンネル長
さＬの比は、６０μm ／３０μm である。ゲート電圧が
２０Ｖである時にドレイン電流は０. ７×１０-6Ａであ
り、この時のドレイン電圧は約９Ｖである。
【００３０】図９は、類似ダイヤモンド膜とシリコン窒
化膜との二重構造のゲート絶縁層を有する水素化したア
モルファスシリコン薄膜トランジスタの電界効果移動度
μＥＦを表すグラフである。このμＥＦは下記の式から
計算される。 ＩD ＝［μEF( Ｗ／Ｌ) Ｃi ( ＶG −ＶTH) ＶD ] 1/2 ここで、ＩD はドレイン電流，Ｃi はゲート絶縁層のキ
ャパシタンス，ＶTHは薄膜トランジスタのしきい値電
圧，ＶD はドレイン電圧である。計算されたしきい値電
圧ＶTHは約８Ｖであり、電界効果移動度μEFは約０. ７
７cm2 /Vs である。
化膜との二重構造のゲート絶縁層を有する水素化したア
モルファスシリコン薄膜トランジスタの電界効果移動度
μＥＦを表すグラフである。このμＥＦは下記の式から
計算される。 ＩD ＝［μEF( Ｗ／Ｌ) Ｃi ( ＶG −ＶTH) ＶD ] 1/2 ここで、ＩD はドレイン電流，Ｃi はゲート絶縁層のキ
ャパシタンス，ＶTHは薄膜トランジスタのしきい値電
圧，ＶD はドレイン電圧である。計算されたしきい値電
圧ＶTHは約８Ｖであり、電界効果移動度μEFは約０. ７
７cm2 /Vs である。
【００３１】本実施の形態では、類似ダイヤモンド膜ま
たは類似ダイヤモンド膜／シリコン窒化膜が薄膜トラン
ジスタのゲート絶縁層としての役割をする。しかし、類
似ダイヤモンド膜または類似ダイヤモンド膜／シリコン
窒化膜が、また半導体装置の他の絶縁層の役割、例えば
基板と基板上に形成される導電層との間の絶縁層、また
は上部金属配線と下部金属配線間の絶縁層としての役割
ができる。また、類似ダイヤモンド膜または類似ダイヤ
モンド膜／シリコン窒化膜は、アモルファスシリコンＴ
ＦＴ，ポリシリコンＴＦＴ，及び化合物半導体ＴＦＴな
どに適用できる。
たは類似ダイヤモンド膜／シリコン窒化膜が薄膜トラン
ジスタのゲート絶縁層としての役割をする。しかし、類
似ダイヤモンド膜または類似ダイヤモンド膜／シリコン
窒化膜が、また半導体装置の他の絶縁層の役割、例えば
基板と基板上に形成される導電層との間の絶縁層、また
は上部金属配線と下部金属配線間の絶縁層としての役割
ができる。また、類似ダイヤモンド膜または類似ダイヤ
モンド膜／シリコン窒化膜は、アモルファスシリコンＴ
ＦＴ，ポリシリコンＴＦＴ，及び化合物半導体ＴＦＴな
どに適用できる。
【００３２】以上では、一実施の形態に限定して本発明
を説明したが、本発明は、その技術思想を外れない範囲
で各種の変形が可能なことは当業者にとって自明のこと
である。
を説明したが、本発明は、その技術思想を外れない範囲
で各種の変形が可能なことは当業者にとって自明のこと
である。
【００３３】
【発明の効果】以上説明のように本発明においては、類
似ダイヤモンド膜が優れた絶縁特性を有するゲート絶縁
層として用いられる。したがって、類似ダイヤモンド膜
のゲート絶縁層は高品位ＴＦＴ−ＬＣＤの実現に多大に
寄与することができる。また、類似ダイヤモンド膜がＰ
ＥＣＶＤにより形成でき、シリコン窒化膜がＰＥＣＶＤ
により形成されるので、類似ダイヤモンド膜の形成工程
システムとシリコン窒化膜の形成工程システム間の連結
が容易である。類似ダイヤモンド膜は、活性層に影響を
及ぼしやすい酸素原子ではなく、炭素原子を含んだガ
ス、例えばＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ
8 のような媒炭ガスを使用して形成でき、したがって、
優れた絶縁特性を有するアモルファスまたは多結晶ＴＦ
Ｔを製造することが可能となる。
似ダイヤモンド膜が優れた絶縁特性を有するゲート絶縁
層として用いられる。したがって、類似ダイヤモンド膜
のゲート絶縁層は高品位ＴＦＴ−ＬＣＤの実現に多大に
寄与することができる。また、類似ダイヤモンド膜がＰ
ＥＣＶＤにより形成でき、シリコン窒化膜がＰＥＣＶＤ
により形成されるので、類似ダイヤモンド膜の形成工程
システムとシリコン窒化膜の形成工程システム間の連結
が容易である。類似ダイヤモンド膜は、活性層に影響を
及ぼしやすい酸素原子ではなく、炭素原子を含んだガ
ス、例えばＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2 Ｈ6 ，またはＣ3 Ｈ
8 のような媒炭ガスを使用して形成でき、したがって、
優れた絶縁特性を有するアモルファスまたは多結晶ＴＦ
Ｔを製造することが可能となる。
【図１】本発明に係る類似ダイヤモンド膜とシリコン窒
化膜を備えたゲート絶縁層を用いる逆スタッガード型薄
膜トランジスタの断面図である。
化膜を備えたゲート絶縁層を用いる逆スタッガード型薄
膜トランジスタの断面図である。
【図２】本発明に係る類似ダイヤモンド膜とシリコン窒
化膜を備えたゲート絶縁層を用いるスタッガード型薄膜
トランジスタの断面図である。
化膜を備えたゲート絶縁層を用いるスタッガード型薄膜
トランジスタの断面図である。
【図３】本発明に係る類似ダイヤモンド膜とシリコン窒
化膜を備えたゲート絶縁層を用いるコプラナー型薄膜ト
ランジスタの断面図である。
化膜を備えたゲート絶縁層を用いるコプラナー型薄膜ト
ランジスタの断面図である。
【図４】薄膜トランジスタのゲート絶縁層として使用さ
れた類似ダイヤモンド膜の電流−電圧特性を示すグラフ
である。
れた類似ダイヤモンド膜の電流−電圧特性を示すグラフ
である。
【図５】蒸着時に使用された水素の流量により薄膜トラ
ンジスタのゲート絶縁層として使用された類似ダイヤモ
ンド膜の漏洩電流特性を示すグラフである。
ンジスタのゲート絶縁層として使用された類似ダイヤモ
ンド膜の漏洩電流特性を示すグラフである。
【図６】薄膜トランジスタのゲート絶縁層として使用さ
れた類似ダイヤモンド膜の光学的バンドギャップを示す
グラフである。
れた類似ダイヤモンド膜の光学的バンドギャップを示す
グラフである。
【図７】類似ダイヤモンド膜とシリコン窒化膜との二重
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタのドレイン電流対ゲート電圧の
特性を示すグラフである。
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタのドレイン電流対ゲート電圧の
特性を示すグラフである。
【図８】類似ダイヤモンド膜とシリコン窒化膜との二重
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタの出力特性を示すグラフであ
る。
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタの出力特性を示すグラフであ
る。
【図９】類似ダイヤモンド膜とシリコン窒化膜との二重
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタの電界効果移動度を示すグラフ
である。
構造のゲート絶縁層を有する水素化したアモルファスシ
リコン薄膜トランジスタの電界効果移動度を示すグラフ
である。
１０・・基板 １１・・ゲート電極 １２・・ゲート絶縁層 １２−１・・第１ゲート絶縁層（類似ダイヤモンド膜） １２−２・・第２ゲート絶縁層（シリコン窒化膜） １３・・活性層 １４ａ，１４ｂ・・低抵抗接触層 １５ａ・・ソース電極 １５ｂ・・ドレイン電極 ２０・・基板 ２１・・ドレイン電極 ２２・・ソース電極 ２３・・活性層 ２４・・ゲート絶縁層 ２４−１・・第１ゲート絶縁層（類似ダイヤモンド膜） ２４−２・・第２ゲート絶縁層（シリコン窒化膜） ２５・・ゲート電極 ３０・・基盤 ３１・・活性層 ３２・・ドレイン電極 ３３・・ソース電極 ３４・・ゲート絶縁層 ３４−１・・第１ゲート絶縁層（シリコン窒化膜） ３４−２・・第２ゲート絶縁層（類似ダイヤモンド膜） ３５・・ゲート電極
フロントページの続き (72)発明者 文 宋 鉉 大韓民国 ソウル 東大門区 回基洞 １ 番地 慶煕大学校 物理学科 (72)発明者 鄭 皙 在 大韓民国 ソウル 東大門区 回基洞 １ 番地 慶煕大学校 物理学科
Claims (34)
- 【請求項１】 ゲート電極と活性層を有するトランジス
タのゲート絶縁層において、前記ゲート電極と前記活性
層との間に形成された類似ダイヤモンド膜を備えること
を特徴とする類似ダイヤモンド膜を含むゲート絶縁層。 - 【請求項２】 前記類似ダイヤモンド膜と前記活性層と
の間に形成されたシリコン窒化膜をさらに備えることを
特徴とする請求項１記載の類似ダイヤモンド膜を含むゲ
ート絶縁層。 - 【請求項３】 ゲート電極，活性層，及び前記ゲート電
極と前記活性層との間に形成された類似ダイヤモンド膜
を備えたゲート絶縁層を備えることを特徴とする薄膜ト
ランジスタ。 - 【請求項４】 前記活性層は、アモルファスシリコン，
ポリシリコン，水素化したアモルファスシリコン，及び
化合物半導体中のいずれか一つで構成されることを特徴
とする請求項３記載の薄膜トランジスタ。 - 【請求項５】 前記ゲート絶縁層は、前記類似ダイヤモ
ンド膜と前記活性層との間に形成されたシリコン窒化膜
をさらに備えることを特徴とする請求項３記載の薄膜ト
ランジスタ。 - 【請求項６】 前記ゲート絶縁層は、前記類似ダイヤモ
ンド膜と前記活性層との間に形成されたシリコン窒化膜
をさらに備えることを特徴とする請求項４記載の薄膜ト
ランジスタ。 - 【請求項７】 前記類似ダイヤモンド膜，前記シリコン
窒化膜，及び前記水素化したアモルファスシリコンで構
成された活性層の厚さは、それぞれ１５００Å，３５０
０Å，及び１５００Åであることを特徴とする請求項６
記載の薄膜トランジスタ。 - 【請求項８】 前記ゲート電極が前記ゲート絶縁層下面
に形成され、前記活性層の一部上面に形成されたソース
電極，及び前記ソース電極と離隔して前記ソース電極と
同一平面に形成されたドレイン電極をさらに備えること
を特徴とする請求項３記載の薄膜トランジスタ。 - 【請求項９】 前記ゲート電極が前記類似ダイヤモンド
膜下面に形成され、前記活性層の一部上面に形成された
ソース電極、及び前記ソース電極と離隔して前記ソース
電極と同一平面に形成されたドレイン電極をさらに備え
ることを特徴とする請求項５記載の薄膜トランジスタ。 - 【請求項１０】 前記ゲート電極が前記ゲート絶縁層上
面に形成され、前記活性層の一部下面に形成されたソー
ス電極，及び前記ソース電極と離隔して前記ソース電極
と同一平面に形成されたドレイン電極をさらに備えるこ
とを特徴とする請求項３記載の薄膜トランジスタ。 - 【請求項１１】 前記ゲート電極が前記類似ダイヤモン
ド膜上面に形成され、前記活性層の一部下面に形成され
たソース電極，及び前記ソース電極と離隔して前記ソー
ス電極と同一平面に形成されたドレイン電極をさらに備
えることを特徴とする請求項５記載の薄膜トランジス
タ。 - 【請求項１２】 前記ゲート電極が前記ゲート絶縁層上
面に形成され、前記活性層上面に形成されたソース電
極，及び前記ソース電極と離隔して前記ソース電極と同
一平面に形成されたドレイン電極をさらに備えることを
特徴とする請求項３記載の薄膜トランジスタ。 - 【請求項１３】 前記ゲート電極が前記類似ダイヤモン
ド膜上面に形成され、前記活性層上面に形成されたソー
ス電極，及び前記ソース電極と離隔して前記ソース電極
と同一平面に形成されたドレイン電極をさらに備えるこ
とを特徴とする請求項５記載の薄膜トランジスタ。 - 【請求項１４】 ゲート電極と活性層を備えたトランジ
スタのゲート絶縁層を形成する方法において、前記ゲー
ト電極と前記活性層との間に類似ダイヤモンド膜を形成
する段階を備えることを特徴とするゲート絶縁層の形成
方法。 - 【請求項１５】 前記類似ダイヤモンド膜の形成以後及
び前記活性層の形成以前に、前記類似ダイヤモンド膜上
面にシリコン窒化膜を形成する段階をさらに備えること
を特徴とする請求項１４記載のゲート絶縁層の形成方
法。 - 【請求項１６】 前記活性層の形成以後及び前記類似ダ
イヤモンド膜の形成以前に、前記活性層上面にシリコン
窒化膜を形成する段階をさらに備えることを特徴とする
請求項１４記載のゲート絶縁層の形成方法。 - 【請求項１７】 前記類似ダイヤモンド膜がプラズマ化
学気相蒸着法で形成されることを特徴とする請求項１４
記載のゲート絶縁層の形成方法。 - 【請求項１８】 前記類似ダイヤモンド膜及び前記シリ
コン窒化膜両者がプラズマ化学気相蒸着法で形成される
ことを特徴とする請求項１５記載のゲート絶縁層の形成
方法。 - 【請求項１９】 前記類似ダイヤモンド膜及び前記シリ
コン窒化膜両者がプラズマ化学気相蒸着法で形成される
ことを特徴とする請求項１６記載のゲート絶縁層の形成
方法。 - 【請求項２０】 前記類似ダイヤモンド膜は、炭素原子
を含んだガスを用いて形成されることを特徴とする請求
項１７記載のゲート絶縁層の形成方法。 - 【請求項２１】 前記類似ダイヤモンド膜は、炭素原子
を含んだガスを用いて形成されることを特徴とする請求
項１８記載のゲート絶縁層の形成方法。 - 【請求項２２】 前記ガスは、ＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2
Ｈ6 ，及びＣ3 Ｈ8中のいずれか一つであることを特徴
とする請求項２０記載のゲート絶縁層の形成方法。 - 【請求項２３】 前記ガスは、ＣＨ4 ，Ｃ2 Ｈ2 ，Ｃ2
Ｈ6 ，及びＣ3 Ｈ8中のいずれかであることを特徴とす
る請求項２１記載のゲート絶縁層の形成方法。 - 【請求項２４】 前記類似ダイヤモンド膜は、２５℃乃
至４００℃で形成されることを特徴とする請求項１４記
載のゲート絶縁層の形成方法。 - 【請求項２５】 基板上面に薄膜トランジスタを形成す
る方法において、ゲート電極を前記基板上面に形成する
段階，前記ゲート電極を含む前記基板上面に類似ダイヤ
モンド膜を備えたゲート絶縁層を形成する段階，前記ゲ
ート絶縁層上面に活性層を形成する段階、前記活性領域
の上面一部にソース電極を形成する段階，及び前記ソー
ス電極から離隔して前記ソース電極と同一平面にドレイ
ン電極を形成する段階を備えることを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項２６】 前記活性層は、アモルファスシリコ
ン、ポリシリコン、水素化したアモルファスシリコン、
及び化合物半導体中のいずれか一つで構成されることを
特徴とする請求項２５記載の薄膜トランジスタの製造方
法。 - 【請求項２７】 前記活性層を形成する以前に、前記類
似ダイヤモンド膜上面にシリコン窒化膜を形成する段階
をさらに備えることを特徴とする請求項２５記載の薄膜
トランジスタの製造方法。 - 【請求項２８】 前記活性層を形成する以前に、前記類
似ダイヤモンド膜上面にシリコン窒化膜を形成する段階
をさらに備えることを特徴とする請求項２６記載の薄膜
トランジスタの製造方法。 - 【請求項２９】 基板上面に薄膜トランジスタを形成す
る方法において、ソース電極を前記基板の上面一部に形
成する段階，前記ソース電極と所定間隔離隔したドレイ
ン電極を前記ソース電極と同一平面に形成する段階，前
記ソース電極及び前記ドレイン電極を含む前記基板上面
に活性層を形成する段階，前記活性層上面に類似ダイヤ
モンド膜を備えたゲート絶縁層を形成する段階，及び前
記ゲート絶縁層上面にゲート電極を形成する段階を備え
ることを特徴とする薄膜トランジスタの製造方法。 - 【請求項３０】 前記活性層は、アモルファスシリコ
ン，ポリシリコン，水素化したアモルファスシリコン，
及び化合物半導体中のいずれか一つで構成されることを
特徴とする請求項２９記載の薄膜トランジスタの製造方
法。 - 【請求項３１】 前記類似ダイヤモンド膜の形成以前
に、前記活性層上面にシリコン窒化膜を形成する段階を
さらに備えることを特徴とする請求項２９記載の薄膜ト
ランジスタの製造方法。 - 【請求項３２】 基板上面に薄膜トランジスタを形成す
る方法において、前記基板上面に活性層を形成する段
階、前記活性層の上面一部にソース電極を形成する段
階、前記ソース電極と所定間隔離隔したドレイン電極を
前記ソース電極と同一平面に形成する段階、前記ソース
電極及び前記ドレイン電極の間で前記活性層上面の他部
分に類似ダイヤモンド膜を備えたゲート絶縁層を形成す
る段階、及び前記ゲート絶縁層上面にゲート電極を形成
する段階を備えることを特徴とする薄膜トランジスタの
製造方法。 - 【請求項３３】 前記活性層は、アモルファスシリコ
ン，ポリシリコン，水素化したアモルファスシリコン，
及び化合物半導体中のいずれか一つで構成されることを
特徴とする請求項３２記載の薄膜トランジスタの製造方
法。 - 【請求項３４】 前記類似ダイヤモンド膜の形成以前
に、前記活性層上面にシリコン窒化膜を形成する段階を
さらに備えることを特徴とする請求項３２記載の薄膜ト
ランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P57811 | 1996-11-21 | ||
| KR1019960057811A KR100272260B1 (ko) | 1996-11-27 | 1996-11-27 | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294468A true JPH10294468A (ja) | 1998-11-04 |
| JP3054862B2 JP3054862B2 (ja) | 2000-06-19 |
Family
ID=19483727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9337840A Expired - Lifetime JP3054862B2 (ja) | 1996-11-21 | 1997-11-21 | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3054862B2 (ja) |
| KR (1) | KR100272260B1 (ja) |
| DE (1) | DE19751745A1 (ja) |
| GB (1) | GB2319660B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039802A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 박막 트랜지스터 액정표시소자의 하부기판 제조방법 |
| KR100713877B1 (ko) * | 1998-12-18 | 2007-07-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
| KR100767354B1 (ko) * | 2000-09-04 | 2007-10-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101051831B1 (ko) | 2004-02-18 | 2011-07-25 | 칸토 덴카 코교 가부시키가이샤 | 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스 |
| KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307782A (ja) * | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW521537B (en) * | 1998-05-08 | 2003-02-21 | Idemitsu Kosan Co | Organic electroluminescence element |
| GB9929614D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| JP2005228819A (ja) | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| KR100696536B1 (ko) * | 2005-09-26 | 2007-03-19 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치 |
| KR100786498B1 (ko) * | 2005-09-27 | 2007-12-17 | 삼성에스디아이 주식회사 | 투명박막 트랜지스터 및 그 제조방법 |
| KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
| JPH0815160B2 (ja) * | 1991-03-29 | 1996-02-14 | 株式会社神戸製鋼所 | ダイヤモンドショットキーゲート型電界効果トランジスタ |
| JPH0799318A (ja) * | 1993-09-28 | 1995-04-11 | Kobe Steel Ltd | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 |
| US5559367A (en) * | 1994-07-12 | 1996-09-24 | International Business Machines Corporation | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
-
1996
- 1996-11-27 KR KR1019960057811A patent/KR100272260B1/ko not_active IP Right Cessation
-
1997
- 1997-11-20 GB GB9724618A patent/GB2319660B/en not_active Expired - Lifetime
- 1997-11-21 JP JP9337840A patent/JP3054862B2/ja not_active Expired - Lifetime
- 1997-11-21 DE DE19751745A patent/DE19751745A1/de not_active Ceased
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039802A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 박막 트랜지스터 액정표시소자의 하부기판 제조방법 |
| KR100713877B1 (ko) * | 1998-12-18 | 2007-07-18 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 |
| KR100767354B1 (ko) * | 2000-09-04 | 2007-10-16 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR101051831B1 (ko) | 2004-02-18 | 2011-07-25 | 칸토 덴카 코교 가부시키가이샤 | 유기 박막 트랜지스터 및 그 제조방법과 유기 박막디바이스 |
| KR20200053640A (ko) * | 2017-10-12 | 2020-05-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
| KR20220132056A (ko) * | 2017-10-12 | 2022-09-29 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
| US11670722B2 (en) | 2017-10-12 | 2023-06-06 | Applied Materials, Inc. | Process to reduce plasma induced damage |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980038871A (ko) | 1998-08-17 |
| GB2319660A (en) | 1998-05-27 |
| JP3054862B2 (ja) | 2000-06-19 |
| DE19751745A1 (de) | 1998-05-28 |
| GB9724618D0 (en) | 1998-01-21 |
| GB2319660B (en) | 2001-10-24 |
| KR100272260B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7125758B2 (en) | Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors | |
| US7884035B2 (en) | Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface | |
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| US5311040A (en) | Thin film transistor with nitrogen concentration gradient | |
| TW465113B (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| US20110095402A1 (en) | Gate dielectric film with controlled structural and physical properties over a large surface area substrate | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| US7589031B2 (en) | Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| JPH11121762A (ja) | 液晶表示素子の薄膜トランジスタ及びその製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04240733A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| KR19980065169A (ko) | 질화막/비정질 실리콘/질화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 제조 방법 | |
| US20090146264A1 (en) | Thin film transistor on soda lime glass with barrier layer | |
| JPH0653505A (ja) | 逆スタッガ型薄膜トランジスタ及びその製造方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003234344A (ja) | 半導体装置の製造方法 | |
| JPH0442577A (ja) | 薄膜トランジスタ | |
| JPH0544180B2 (ja) | ||
| JPH01106470A (ja) | 薄膜トランジタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |