JPH08242005A - 非晶質シリコン薄膜トランジスタ及びその製造方法 - Google Patents
非晶質シリコン薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH08242005A JPH08242005A JP8016818A JP1681896A JPH08242005A JP H08242005 A JPH08242005 A JP H08242005A JP 8016818 A JP8016818 A JP 8016818A JP 1681896 A JP1681896 A JP 1681896A JP H08242005 A JPH08242005 A JP H08242005A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- film transistor
- sih
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 8
- 238000007740 vapor deposition Methods 0.000 abstract description 8
- 239000002245 particle Substances 0.000 abstract description 4
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 abstract 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 2
- 229910004014 SiF4 Inorganic materials 0.000 abstract 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 74
- 239000007789 gas Substances 0.000 description 23
- 230000005669 field effect Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
Abstract
用な非晶質シリコンTFTにおいて、オーム接触層及び
活性層を改善して素子の特性を向上させた非晶質シリコ
ンTFT及びその製造方法を提供する。 【解決手段】 SiH2 Cl2 ガスが添加された混合ガ
スを用いてClの含まれた微細結晶質シリコンをオーム
接触層24として用いることで工程収率及び生産性を向
上させ得る。さらに、水素量が少なく安定性に優れたC
lの含まれた水素化された非晶質シリコンをTFTの活
性層として用いることにより、オフ電流を既存のTFT
の約1/10程度に減少し得る。特に光照射時のオフ電
流が著しく減らすので、バックライト照明時の漏れ電流
を大幅に減少し得る。従って、良質のTFT−LCDの
制作に有用である。
Description
(Thin Film Transistor:以下、TFTと称する)に係
り、特に非晶質シリコン(Amorphous Silicon )TFT
におけるオーム接触層及び活性層を改善して素子の特性
を向上させた非晶質シリコンTFT及びその製造方法に
関する。
rystal Display:以下、LCDと称する)の画素電極駆
動素子として広く用いられる。
シリコンを使用したものと、CdSeを使用したものと
がある。このうち、水素化された非晶質シリコン(Hydr
ogenated amorphous silicon:以下a−Si:Hと略す
る)TFTは量産性と大面積化に優れている。
ッシュは電界効果移動度を上げ、バックライトの照明下
でオフ電流を減らすことである。特に、a−Si:Hは
高光伝導度を有するのでバックライト照明下でハイレベ
ルの漏れ電流が発生する。
トを用いるプロジェクションディスプレイで深刻な問題
を引き起こす。従って、良質のTFT−LCDを求める
ためにはa−Si:H TFTで光漏れ電流を減らすこ
とが重要である。
て、ドーピングされないa−Si:H層の厚さを減少さ
せる方法が示されているが(N.Hirano等のIDRC9
4、369(1994)参照)、この方法は電界移動度
を減少させる問題があった。
晶質シリコン(microcrystal silicon:以下、μc−S
iと称する)を用いて漏れ電流を減らしたa−Si:H
TFTが報告されたことがある(J.Kanicki 等のMat.
Res.Soc.Symp.Proc.149,239(1989) 参照)。
に比して板抵抗が低く電気伝導度が高くてTFTのオフ
動作時、正孔電流を効果的に遮断し且つオン電流を増や
すことができる。従って、n+ μc−Siはa−Si:
H TFTでオーム接触層として広く使用されている。
ターンである活性層の位置により大別し得る。即ち、半
導体層を挟んでゲート電極とソース/ドレイン電極が分
離されているスタッガ型と半導体層の一面にゲート電極
とソース/ドレイン電極が形成されているコープラナ
(coplanar)型に分ける。
リコンTFTで最も多用されている逆スタッガ型の例で
ある。
金属パターンよりなるゲート11が形成されており、前
記構造の全表面に窒化膜よりなるゲート絶縁層12が構
成されており、前記ゲート電極11の上方のゲート絶縁
層12上にはチャネル又は活性層13となるa−Si:
Hパターンが形成されている。
の両側の上部には該活性層と接触されるソース/ドレイ
ン15が形成されており、前記a−Si:H活性層13
パターンとソース/ドレイン電極15との間にはオーム
特性の向上のためのオーム接触層14としてn型不純物
が高濃度でドーピングされたn+ a−Si:H又は前記
したn+ μc−Siが形成されている。
FTでオーム接触層14として用いられる前記n+ μc
−Siを制作するにはSiH4 ガスにH2 ガスを10倍
以上混合させて蒸着したり、SiF4 /H2 /SiH4
混合ガスを用いてプラズマ化学気相蒸着(plasma encha
nced chemical vapor deposition:以下、PECVDと
称する)方法で蒸着する方法が用いられる。
質シリコン蒸着方法はH2 /SiH4 混合ガスを用いる
場合、水素のエッチング効果により蒸着速度が著しく減
少し、蒸着時粒子が発生される。
SiF4 が高いRF電力で分解されるので加速されたイ
オンにより予め蒸着されるa−Si:H層が損傷される
問題がある。
問題を解決するために案出されたもので、本発明の目的
はTFTのオーム接触のための高濃度不純物半導体層を
Clの含有されたμc−Siより形成して蒸着を加速化
し、蒸着時の活性層の損傷及び粒子発生を防止して素子
の特性を向上させ得る非晶質シリコンTFT及びその製
造方法を提供するにある。
ンTFTの特性を決定付ける活性層をClの含まれた水
素化された非晶質シリコン(a−Si:H(:Cl))
より形成して水素量が少なく安定性に優れた良質の非晶
質シリコン薄膜トランジスタ及びその製造方法を提供す
るにある。
めに本発明によるTFTは、絶縁基板上にゲート電極が
形成されている逆スタッガ型TFT又はスタッガ型TF
Tにおいて、前記TFTのチャネルとなるa−Si:H
とソース/ドレイン電極との間のオーム接触のためのオ
ーム接触層がClの含まれた微細結晶質シリコン〔μc
−Si(:Cl)〕により構成されたことを特徴とす
る。
明によるTFTの製造方法は、絶縁基板上にゲート電極
の形成されている逆スタッガ型又はスタッガ型TFTの
製造方法において、前記TFTのチャネルとなるa−S
i:H層とソース/ドレイン電極との間のオーム接触層
がSiH4 /H2 /PH3 と共にSiH2 Cl2 が添加
された混合ガスを用いたPECVD方法でμc−S
i(:Cl)層を形成する工程を具備することを特徴と
する。
よる非晶質シリコンTFTは、前記非晶質シリコンTF
Tのチャネルとなる活性層をClが0.1ppm〜10
6 ppm程度含まれたa−Si:H(:Cl)より構成
することを特徴とする。
明による非晶質シリコンTFTの製造方法は、前記非晶
質シリコンTFTのチャネルとなる活性層をSiH2 C
l2/SiH4 、SiHCl3 /SiH4 及びSiCl
4 /SiH4 などのClが含まれた混合気体よりなるグ
ループの中で選択されたいずれか一つの混合ガスを用い
たプラズマ化学気相蒸着法によりa−Si:H(:C
l)層より形成する工程を具備することを特徴とする。
ンTFTでオーム接触層としてClの含まれたμc−S
i(Cl)層をSiH2 Cl2 ガスが添加された混合ガ
スで制作することにより蒸着速度が速く、低RF電力で
良質の非晶質シリコン薄膜トランジスタを制作し得る。
従って、TFT−LCDの制作時に工程収率及び生産性
を向上させ得る。
質シリコンTFTの特性を決定付ける活性層を水素量が
少なく且つ安定性に優れたClの含まれた水素化された
非晶質シリコンで制作することにより、オフ電流を既存
TFTの約1/10程度に減少し得る。特に、光照射時
のオフ電流が既存TFTの約1/100程度なので、バ
ックライト照明時の漏れ電流を大幅に減らし得る。
明を詳細に説明する。
な部分に対しては同一の参照符号を付け、それに対する
説明は省略する。
逆スタッガ型a−Si薄膜トランジスタの断面図であ
る。
極11パターンの形成されたガラス基板10上に約0.
3μm厚さのSiNX 層12と約0.15μm厚さのド
ーピングされないa−Si:H層13をPECVD方法
により蒸着する。
約220℃でSiH4 /H2 の混合ガスにより蒸着さ
れ、ゲート絶縁体としての前記SiNX 層12はSiH
4 /NH3 混合ガスにより約330℃の温度で蒸着され
る。
なる単一層の代わりに絶縁特性に優れたSiO2 /Si
N、Al2 O3 /SiNなどの積層構造であっても良
い。
ン電極15との間にオーム接触層としてn+ μc−Si
(:Cl)層24が示されている。前記n+ μc−Si
(:Cl)層24の厚さは約0.05μmで、チャネル
領域内の前記n+ μc−Si(:Cl)層24と前記a
−Si:H層13の一部はCF4 プラズマにより蝕刻さ
れる。
iH4 /H2 /PH3 内にSiH2Cl2 が添加された
混合ガスを用いたPECVD方法により形成される。
i(:Cl)層24の温度による電気伝導度の特性を示
す。図3のグラフにおいて、計算された電気伝導度の活
性化エネルギ(Ea )は約29meVで、常温における
電気伝導度は約1.5S/cmであった。
iH2 Cl2 /SiH4 混合ガスを用いて制作されたn
+ μc−Si(:Cl)層24をオーム接触層として使
用したa−SiTFTの電気的特性を調査したものであ
る。
層24としてn+ μc−Si(:Cl)を用いたTFT
の電流電圧の特性を示したものであり、サブスレショル
ドスロープ(subthreshold slope)は約0.48V/d
ec.、オン/オフ比率は>106 であることが判る。
グラフである。図5のグラフから判るように、スレショ
ルド電圧(VTH)は約2.1V、電界効果移動度(μ)
は0.58cm2 /Vsである。
で、ゲート電圧が20Vである時、ドレイン電流が2.
2μAでほぼ飽和されることを示しており、SiH2 C
l2 /SiH4 を用いたn形微細結晶質シリコンTFT
の優秀なオーム層として作用している。
1によれば、オーム接触層として広いバンドギャップを
有するn+ μc−SiをSiH2 Cl2 /SiH4 ガス
を使用して制作することにより、従来のn+ a−Si:
Hやn+ μc−Siに比べてH2 微量のガスを微量使用
するようになるので蒸着速度が早くなり工程収率が上げ
られ、粒子生成率も前の方法により著しく減らし得る。
さらに、SiH2 Cl2 がSiF4 とは違って低RF電
力で分解されることによりチャネル領域の損傷が防止し
得る。
のチャネル領域である活性層としてa−Si:H(:C
l)を使用するTFTに関する。
逆スタッガ型a−Si薄膜トランジスタの断面図であ
る。
金属をゲート電極11として蒸着した後、ゲート絶縁層
12であるシリコンニトリドと、活性層であるa−S
i:H(:Cl)層23を真空状態のまま蒸着させる。
次いで、オーム接触のためにn+ 非晶質シリコンやn+
微細シリコン層14を形成した後、Al/Crをソース
/ドレイン電極15として用いて制作する。
l)層23を薄くするために、蝕刻ストッパを用いた蝕
刻ストッパ型の構造に制作しても良い。
りに量産収率を上げるためにSiO2 /SiN或いはA
l2 O3 /SiNなどの構造を使用しても良い。
して非晶質シリコンが使用されるが、よって非晶質シリ
コンの特性がTFTの特性を決定する。このような非晶
質シリコンは大抵SiH4 (或いはSiH4 /H2 )を
グロー放電により分解して使用するのでPECVD装備
を用いる。
にClの含まれたガスの例を挙げると、SiH2 C
l2 、SiCl4 又はSiHCl3 を添加するとClが
プラズマ内に含まれ、ClのSiエッチング作用により
Si−H及び結合エネルギが比較的低いSi−Siが蒸
着時になくなって良質の非晶質シリコンを得ることがで
き、結果的に特性の向上されたTFTの制作が期待され
る。
性層を具備した薄膜トランジスタとClの含有されない
活性層を具備した従来の非晶質シリコン薄膜トランジス
タとの電流電圧の特性を比較したグラフである。
本実施例によるa−Si TFTのオフ電流が既存の非
晶質シリコンTFTのオフ電流より約1/10程度小さ
いことが判る。これは、Clが含まれて非晶質シリコン
の電気伝導度が下がるからである。
含まれて水素化された非晶質シリコン薄膜トランジスタ
のサブスレショルドスロープは約0.36V/dec
で、オン/オフ比率は>106 と測定された。
グラフであり、√ID =〔μFE(W/L)Ci (VG −
VTH)VD 〕1/2 の式(式中、ID はドレイン電流、μ
FEは電界効果移動度、WはTFTの幅、LはTFTの長
さ、Ci はゲート絶縁層のキャパシタンス、VG はゲー
ト電圧、VTHはスレショルド電圧、VD はドレイン電圧
である)から求められたスレショルド電圧(VTH)は約
1.8V、電界効果移動度(μFE)は約0.72cm2
/Vsであることを示している。
リコンを用いて同一した工程で制作したTFTの電界効
果移動度は0.70cm2 /Vsと測定された。従っ
て、非晶質シリコンにClが含まれても移動度は減少さ
れないことが判る。
質シリコンTFTでチャネルとなる活性層としてSiH
2 Cl2 が添加された混合ガスを用いて7×1018cm
-3程度のClを含む水素化された非晶質シリコンを用い
たa−Si TFTの出力特性を示したグラフである。
W/L(ここで、WはTFTの幅、LはTFTの長さを
それぞれ示す)は60μm/30μmであり、ゲート電
圧が20Vの時、ドレイン電流が2.8×10-6Aで殆
ど飽和されることを示している。
Cl2 /SiH4 ガスを用いて制作したa−Si:
H(:Cl)活性層を具備した薄膜トランジスタのCl
含有量を二次イオン質量分析機(SIMS)で測定した
データを示したグラフである。図11の測定データにお
いて、実線はSiH2 Cl2 /SiH4 =0.2の時の
Cl含有量、一点鎖線はSiH2 Cl2 /SiH4 =
0.1の時のCl含有量、点線はSiH2 Cl2 /Si
H4 =0の時のCl含有量をそれぞれ示す。
H2 Cl2 /SiH4 が0.1、0.2の時Clの含有
量はそれぞれ7×1018cm-3及び4×1019cm-3を
示している。これは、SiH2 Cl2 /SiH4 増加さ
れると、試料に含まれたClが増加されることを意味す
る。SiH2 Cl2 /SiH4 が0の時もClが試料内
に含まれる理由はチャンバ壁などに吸い込まれているC
lが蒸着時抜け出して試料に含まれるからである。
ンジスタで使用されたa−Si:H(:Cl)活性層の
SiH2 Cl2 /SiH4 ガス流量比による暗及び光電
気伝導度の特性を示すグラフである。光電気伝導度は1
00mW/cm2 即ち、AM1(Air Mass 1)条件下で
測定した。
から判るようにSiH2 Cl2 /SiH4 ガス流量が増
加するに従ってた暗及び光電気伝導度が減少することが
示されている。これはClが非晶質シリコンに含まれる
とフェルミ準位がバランスバンド(EV ) 側に移動して
暗電気伝導度及び光電気伝導度が減少するからである。
量比により制作した非晶質シリコンにおいて、光を持続
的に印加した場合、光電気伝導度の減衰特性を示すグラ
フである。ここで、(a)、(b)、(c)、(d)、
(e)と示されたグラフはSiH2 Cl2 /SiH4 ガ
ス流量比が、それぞれ0、0.07、0.1、0.4及
び1.0である時の光伝導度の減衰特性を示す。この
際、SiH2 Cl2 /SiH4 が0.1(図13の
(c))である時、減衰特性を決定する定数のγ〔σph
∝t-r:ここで、σphは光電気伝導度、tは露出時間を
示す)が0.045として最小値を有する。これはCl
の含まれた非晶質シリコンが光の照射時に光電気伝導度
が非常に安定的であることを示す。
れた非晶質シリコン薄膜トランジスタとClを含有して
いない薄膜トランジスタの暗及び光照射時のトランスフ
ァの特性を比べたグラフである。
(即ち、TFTの前方)から照射された。
の実施例2によるa−Si TFTは光の照射時、オフ
電流が従来のa−Si TFTに比べて1/100程度
小さいことが判る。
レショルド電圧が減少することなく光漏れ電流を減らし
得る。その結果、TFT−LCDに適用時、漏れ電流の
減少による画面の質を向上させ得、上品のTFT−LC
Dの制作に有用に利用され得る。
FTの特性を決定する活性層を水素量が少なく安定性に
優れたClの含まれた水素化された非晶質シリコンを用
いて制作することにより、オフ電流を既存のTFTの約
1/10程度に減少させ得る。特に、光照射時のオフ電
流が既存TFTの約1/100程度なので、バックライ
ト照明時の漏れ電流を大幅に減少させ得る。
トランジスタの断面図である。
ガ型a−Si薄膜トランジスタの断面図である。
ンジスタでClの含まれた微細結晶質シリコンの温度に
よる電気伝導度特性のグラフである。
ンジスタの電流電圧特性のグラフである。
ンジスタの電界効果移動度を示したグラフである。
ンジスタの出力特性を示したグラフである。
ガ型a−Si薄膜トランジスタの断面図である。
ンジスタの電流電圧特性グラフである。
ンジスタの電界効果移動度を示したグラフである。
ランジスタの出力特性を示したグラフである。
で用いられた活性層のCl含量を測定したグラフであ
る。
で用いられた活性層の光及び暗電気伝導度特性を示した
グラフである。
で用いられた活性層の光電気伝導度の減衰特性を示した
グラフである。
ジスタの暗及び光照射時の電流電圧特性を比較したグラ
フである。
Claims (4)
- 【請求項1】 絶縁基板上にゲート電極の形成されてい
る非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
水素化された非晶質シリコン層とソース/ドレイン電極
間のオーム接触のためのオーム接触層がClの含まれた
微細結晶質シリコン層により構成されることを特徴とす
る非晶質シリコン薄膜トランジスタ。 - 【請求項2】 絶縁基板上にゲート電極の形成されてい
る非晶質シリコン薄膜トランジスタの製造方法におい
て、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
水素化された非晶質シリコン層とソース/ドレイン電極
間のオーム接触層として、SiH4 /H2 /PH3 に加
えてSiH2 Cl2 が付け加わった混合ガスを用いたプ
ラズマ化学気相蒸着方法でClが含まれた微細結晶質シ
リコン層を形成する工程を具備することを特徴とする非
晶質シリコン薄膜トランジスタ。 - 【請求項3】 薄膜トランジスタの液晶表示装置に用い
られる非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
活性層をClが0.1ppm〜106 ppm程度含まれ
た水素化された非晶質シリコンより構成することを特徴
とする非晶質シリコン薄膜トランジスタ。 - 【請求項4】 薄膜トランジスタの液晶表示装置に用い
られる非晶質シリコン薄膜トランジスタにおいて、 前記非晶質シリコン薄膜トランジスタのチャネルとなる
活性層を、SiH2 Cl2 /SiH4 、SiHCl3 /
SiH4 及びSiCl4 /SiH4 などのClが含まれ
た混合気体よりなるグループの中で選択されたいずれか
一つの混合ガスを用いたプラズマ化学気相蒸着法により
Clの含まれた水素化された非晶質シリコンにより形成
する工程を具備することを特徴とする非晶質シリコン薄
膜トランジスタの製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950002187A KR0165579B1 (ko) | 1995-02-08 | 1995-02-08 | 비정질 실리콘 박막트랜지스터 및 그 제조방법 |
KR95P3588 | 1995-02-24 | ||
KR95P2187 | 1995-02-24 | ||
KR1019950003588A KR960032763A (ko) | 1995-02-24 | 1995-02-24 | C1이 함유된 비정질 실리콘을 이용한 박막트랜지스터 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08242005A true JPH08242005A (ja) | 1996-09-17 |
Family
ID=26630880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8016818A Pending JPH08242005A (ja) | 1995-02-08 | 1996-02-01 | 非晶質シリコン薄膜トランジスタ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5923050A (ja) |
JP (1) | JPH08242005A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027735A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
CN108615771A (zh) * | 2018-07-02 | 2018-10-02 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3607016B2 (ja) * | 1996-10-02 | 2005-01-05 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター |
KR100277184B1 (ko) * | 1998-06-30 | 2001-01-15 | 김영환 | 액정 표시 장치의 제조방법 |
US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
US20040229412A1 (en) * | 1999-05-10 | 2004-11-18 | Sigurd Wagner | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
US6713329B1 (en) * | 1999-05-10 | 2004-03-30 | The Trustees Of Princeton University | Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film |
TW200837956A (en) * | 2007-03-14 | 2008-09-16 | Chunghwa Picture Tubes Ltd | Thin film transistor |
US20100159635A1 (en) * | 2008-12-24 | 2010-06-24 | Weyerhaeuser Company | Method of patterning conductive layer and devices made thereby |
CN102738007B (zh) * | 2012-07-02 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制造方法及阵列基板的制造方法 |
CN109935627A (zh) * | 2019-01-21 | 2019-06-25 | 上海易密值半导体技术有限公司 | 薄膜晶体管 |
US11502217B1 (en) | 2021-05-24 | 2022-11-15 | Gautam Ganguly | Methods and apparatus for reducing as-deposited and metastable defects in Amorphousilicon |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620122B2 (ja) * | 1982-01-19 | 1994-03-16 | キヤノン株式会社 | 半導体素子 |
US4949141A (en) * | 1988-02-04 | 1990-08-14 | Amoco Corporation | Vertical gate thin film transistors in liquid crystal array |
JP3320180B2 (ja) * | 1993-12-22 | 2002-09-03 | ティーディーケイ株式会社 | 薄膜トランジスタの製造方法 |
-
1996
- 1996-01-24 US US08/589,713 patent/US5923050A/en not_active Expired - Lifetime
- 1996-02-01 JP JP8016818A patent/JPH08242005A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027735A (ja) * | 2005-07-12 | 2007-02-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
CN108615771A (zh) * | 2018-07-02 | 2018-10-02 | 惠科股份有限公司 | 一种薄膜晶体管及其制造方法、以及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US5923050A (en) | 1999-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5811325A (en) | Method of making a polysilicon carbon source/drain heterojunction thin-film transistor | |
US7375372B2 (en) | Thin film transistor | |
US5470763A (en) | Method for manufacturing thin film transistor with short hydrogen passivation time | |
JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
KR0180323B1 (ko) | 박막 트랜지스터의 제조방법 | |
KR100272260B1 (ko) | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 | |
US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
EP0744775A2 (en) | Microcrystal silicon thin film transistor | |
Sekiya et al. | High performance poly-crystalline silicon thin film transistors fabricated using remote plasma chemical vapor deposition of SiO/sub 2 | |
JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
Kim et al. | Excimer-laser crystallized poly-Si TFT's with transparent gate | |
JP2523679B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20070040035A (ko) | 표시 기판 및 이의 제조 방법 | |
JPH09162405A (ja) | 半導体装置およびその作製方法 | |
KR0165579B1 (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 | |
KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
JPS61256671A (ja) | 薄膜トランジスタの製造方法 | |
Kim et al. | Hydrogen dilution effect on the properties of coplanar amorphous silicon thin-film transistors fabricated by inductively-coupled plasma CVD | |
JPH06120505A (ja) | 薄膜トランジスタ | |
JPH088440A (ja) | 薄膜トランジスタとその製造方法 | |
JPS6215857A (ja) | 電界効果トランジスタの製造方法 | |
JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2003209261A (ja) | 半導体装置およびその作製方法 | |
JP4286771B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050705 |