JPH11121762A - 液晶表示素子の薄膜トランジスタ及びその製造方法 - Google Patents
液晶表示素子の薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH11121762A JPH11121762A JP10183442A JP18344298A JPH11121762A JP H11121762 A JPH11121762 A JP H11121762A JP 10183442 A JP10183442 A JP 10183442A JP 18344298 A JP18344298 A JP 18344298A JP H11121762 A JPH11121762 A JP H11121762A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film transistor
- thin film
- active layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 17
- 239000010432 diamond Substances 0.000 claims abstract description 14
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract 3
- 239000000463 material Substances 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 オン電流特性を向上させるとともに漏洩電流
を減少させることができる薄膜トランジスタ及びその製
造方法を提供する。 【解決手段】 活性層とソース／ドレイン間に形成され
るオーミック層として非晶質ダイヤモンドを使用する。
特に、逆スタガ型薄膜トランジスタにおいて、ゲート電
極及びゲート絶縁膜が絶縁基板の上面に形成され、ゲー
ト絶縁層の上面に水素化した非晶質シリコンで構成され
た活性層が形成される。活性層の上面中にゲート電極と
重畳されるようにエッチストッパ層が形成される。次
に、エッチストッパ層が形成された結果物の上面にゲー
ト電極と重畳されるようにCH４またはC ２H ２ガスを利
用してプラズマ化学気相蒸着法で非晶質ダイヤモンド層
を形成し、続いてオーミック層が形成された結果物の上
面に金属層を形成した後、金属層と非晶質ダイヤモンド
層をエッチストッパ層が露出されるようにパターニング
してオーミック層及びソース／ドレイン電極を形成する
構成とする。
を減少させることができる薄膜トランジスタ及びその製
造方法を提供する。 【解決手段】 活性層とソース／ドレイン間に形成され
るオーミック層として非晶質ダイヤモンドを使用する。
特に、逆スタガ型薄膜トランジスタにおいて、ゲート電
極及びゲート絶縁膜が絶縁基板の上面に形成され、ゲー
ト絶縁層の上面に水素化した非晶質シリコンで構成され
た活性層が形成される。活性層の上面中にゲート電極と
重畳されるようにエッチストッパ層が形成される。次
に、エッチストッパ層が形成された結果物の上面にゲー
ト電極と重畳されるようにCH４またはC ２H ２ガスを利
用してプラズマ化学気相蒸着法で非晶質ダイヤモンド層
を形成し、続いてオーミック層が形成された結果物の上
面に金属層を形成した後、金属層と非晶質ダイヤモンド
層をエッチストッパ層が露出されるようにパターニング
してオーミック層及びソース／ドレイン電極を形成する
構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示素子の薄膜
トランジスタに関し、特に、オーミック層として非晶質
ダイヤモンドを使用した薄膜トランジスタ及びその製造
方法に関する。
トランジスタに関し、特に、オーミック層として非晶質
ダイヤモンドを使用した薄膜トランジスタ及びその製造
方法に関する。
【０００２】
【従来の技術】一般的に、液晶表示素子のスイッチング
素子として使用される薄膜トランジスタは、活性層の半
導体層を挟んでゲート電極とソース／ドレイン電極が垂
直的に分離されているスタガ型または逆スタガ型と、半
導体層の一面にゲート電極とソース／ドレイン電極が形
成されているコプルラナ(Coplanar)型とに分類される。
薄膜トランジスタ中、薄膜トランジスタの活性層及びオ
ーミック層で使われる成分として非晶質シリコン、多結
晶シリコンなどを利用する素子と、CdSe等のような化合
物を利用する素子とがある。このうち、水素化した非晶
質シリコンを使用する薄膜トランジスタは量産性と大面
積化を図れる点で優れ、水素化した非晶質シリコンが薄
膜トランジスタの活性層及びオーミック層で広く使われ
ている。
素子として使用される薄膜トランジスタは、活性層の半
導体層を挟んでゲート電極とソース／ドレイン電極が垂
直的に分離されているスタガ型または逆スタガ型と、半
導体層の一面にゲート電極とソース／ドレイン電極が形
成されているコプルラナ(Coplanar)型とに分類される。
薄膜トランジスタ中、薄膜トランジスタの活性層及びオ
ーミック層で使われる成分として非晶質シリコン、多結
晶シリコンなどを利用する素子と、CdSe等のような化合
物を利用する素子とがある。このうち、水素化した非晶
質シリコンを使用する薄膜トランジスタは量産性と大面
積化を図れる点で優れ、水素化した非晶質シリコンが薄
膜トランジスタの活性層及びオーミック層で広く使われ
ている。
【０００３】
【発明が解決しようとする課題】ところが、水素化した
非晶質シリコンa-Si:Hは、低い電界効果移動度と高い光
電気伝導度を持つ等、光や電界により不安定になるの
で、a-Si:H薄膜トランジスタは漏洩電流が大きい。ま
た、水素化した非晶質シリコンで構成されたオーミック
層は電気伝導度が低いので、低いオン電流及び大きいオ
フ電流を持つという短所がある。一方、漏洩電流を減少
させる方法として、自己整列または完全自己整列水素化
した非晶質シリコン薄膜トランジスタを製造する方法
と、水素化した非晶質シリコンの厚さを減少させる方法
とがある。完全自己整列薄膜トランジスタはその電界効
果移動度が低くなるという問題があり、非晶質シリコン
の厚さを減少させる工程は実際的に難しいという問題が
ある。
非晶質シリコンa-Si:Hは、低い電界効果移動度と高い光
電気伝導度を持つ等、光や電界により不安定になるの
で、a-Si:H薄膜トランジスタは漏洩電流が大きい。ま
た、水素化した非晶質シリコンで構成されたオーミック
層は電気伝導度が低いので、低いオン電流及び大きいオ
フ電流を持つという短所がある。一方、漏洩電流を減少
させる方法として、自己整列または完全自己整列水素化
した非晶質シリコン薄膜トランジスタを製造する方法
と、水素化した非晶質シリコンの厚さを減少させる方法
とがある。完全自己整列薄膜トランジスタはその電界効
果移動度が低くなるという問題があり、非晶質シリコン
の厚さを減少させる工程は実際的に難しいという問題が
ある。
【０００４】従って、オーミック層の厚さを減少させず
自己整列薄膜トランジスタを形成しなくても、オン電流
特性を向上させ漏洩電流を減少させることができる薄膜
トランジスタの技術が必要となっている。
自己整列薄膜トランジスタを形成しなくても、オン電流
特性を向上させ漏洩電流を減少させることができる薄膜
トランジスタの技術が必要となっている。
【０００５】本発明はこのような問題を解決するために
創案されたものであり、オン電流特性を向上させるとと
もに漏洩電流を減少させることができる薄膜トランジス
タ及びその製造方法を実現することをその目的としてい
る。
創案されたものであり、オン電流特性を向上させるとと
もに漏洩電流を減少させることができる薄膜トランジス
タ及びその製造方法を実現することをその目的としてい
る。
【０００６】
【課題を解決するための手段】本発明の目的に従い、薄
膜トランジスタにおいて、活性層とソース／ドレイン間
に形成されるオーミック層で非晶質ダイヤモンドを使用
する。
膜トランジスタにおいて、活性層とソース／ドレイン間
に形成されるオーミック層で非晶質ダイヤモンドを使用
する。
【０００７】具体的には、逆スタガ型薄膜トランジスタ
において、ゲート電極及びゲート絶縁膜が絶縁基板の上
面に形成され、ゲート絶縁層の上面に活性層が形成され
る。活性層の上面中にゲート電極と重畳されるようにエ
ッチストッパ層が形成される。次に、エッチストッパ層
が形成された結果物の上面にゲート電極と重畳されるよ
うに非晶質ダイヤモンド層を形成し、続いて金属層を形
成した後、金属層と非晶質ダイヤモンド層をエッチスト
ッパ層が露出されるようにパターニングしてオーミック
層及びソース／ドレイン電極を形成する。
において、ゲート電極及びゲート絶縁膜が絶縁基板の上
面に形成され、ゲート絶縁層の上面に活性層が形成され
る。活性層の上面中にゲート電極と重畳されるようにエ
ッチストッパ層が形成される。次に、エッチストッパ層
が形成された結果物の上面にゲート電極と重畳されるよ
うに非晶質ダイヤモンド層を形成し、続いて金属層を形
成した後、金属層と非晶質ダイヤモンド層をエッチスト
ッパ層が露出されるようにパターニングしてオーミック
層及びソース／ドレイン電極を形成する。
【０００８】非晶質ダイヤモンドを薄膜トランジスタの
オーミック層で使用するにしたがい、薄膜トランジスタ
のオン電流特性が向上する。また、水素化した非晶質シ
リコン薄膜トランジスタで漏洩電流は正孔により発生さ
れるが、非晶質ダイヤモンドの活性化エネルギーがオー
ミック層で使用されたN ＋水素化した非晶質シリコンの
活性化エネルギーより低いため、フェルミ準位の伝導帯
近傍の電子数が増加してこの電子が正孔と再結合するこ
とにより、漏洩電流は非常に減少する。
オーミック層で使用するにしたがい、薄膜トランジスタ
のオン電流特性が向上する。また、水素化した非晶質シ
リコン薄膜トランジスタで漏洩電流は正孔により発生さ
れるが、非晶質ダイヤモンドの活性化エネルギーがオー
ミック層で使用されたN ＋水素化した非晶質シリコンの
活性化エネルギーより低いため、フェルミ準位の伝導帯
近傍の電子数が増加してこの電子が正孔と再結合するこ
とにより、漏洩電流は非常に減少する。
【０００９】
【発明の実施の形態】図１は本発明による逆スタガ型薄
膜トランジスタの断面図である。絶縁基板１０の上面に
CrまたはAl等のような金属を蒸着しパターニングしてゲ
ート電極１１を形成する。ゲート電極１１は傾斜食刻に
より形成され、以後に形成される薄膜等の段差被覆性を
向上させる。ゲート電極１１が形成された基板の全面に
SiO２，SiONまたはSiNxのいずれか、またはこれらの積
層で構成されたゲート絶縁膜１２が形成される。次に、
ゲート絶縁膜１２の上部にSiH４またはSi３H ８等のガス
を利用してプラズマ化学気相蒸着によりa-Si:H層を形成
しパターニングして活性層１３を形成する。前記活性層
１３の上部中にゲート電極と重畳するようにエッチスト
ッパ層１４が形成される。エッチストッパ層１４が形成
された基板の全面に非晶質ダイヤモンドと金属物質を蒸
着し、エッチストッパ層１４が露出するように食刻し、
オーミック層１５とソース／ドレイン電極１６a，１６b
を形成する。非晶質ダイヤモンド薄膜は、CH４またはC
２H２等のガスを利用してプラズマ化学気相蒸着法で形
成する。
膜トランジスタの断面図である。絶縁基板１０の上面に
CrまたはAl等のような金属を蒸着しパターニングしてゲ
ート電極１１を形成する。ゲート電極１１は傾斜食刻に
より形成され、以後に形成される薄膜等の段差被覆性を
向上させる。ゲート電極１１が形成された基板の全面に
SiO２，SiONまたはSiNxのいずれか、またはこれらの積
層で構成されたゲート絶縁膜１２が形成される。次に、
ゲート絶縁膜１２の上部にSiH４またはSi３H ８等のガス
を利用してプラズマ化学気相蒸着によりa-Si:H層を形成
しパターニングして活性層１３を形成する。前記活性層
１３の上部中にゲート電極と重畳するようにエッチスト
ッパ層１４が形成される。エッチストッパ層１４が形成
された基板の全面に非晶質ダイヤモンドと金属物質を蒸
着し、エッチストッパ層１４が露出するように食刻し、
オーミック層１５とソース／ドレイン電極１６a，１６b
を形成する。非晶質ダイヤモンド薄膜は、CH４またはC
２H２等のガスを利用してプラズマ化学気相蒸着法で形
成する。
【００１０】なお、図１は薄膜トランジスタ中にエッチ
ストッパを有する逆スタガ型薄膜トランジジスタのみを
示したが、本発明はこれに限らず、エッチバックを有す
る逆スタガ型薄膜トランジスタ，スタガ型薄膜トランジ
スタ及びコプラナ(Coplanar)型薄膜トランジスタスタ等
のオーミック層にも適用できる。また、前記説明は特定
の実施の形態に限って説明したものであるが、本発明は
これに限定されず、本発明の技術思想から逸脱しない範
囲内で多様に変形できることは当業者にとって当然であ
る。
ストッパを有する逆スタガ型薄膜トランジジスタのみを
示したが、本発明はこれに限らず、エッチバックを有す
る逆スタガ型薄膜トランジスタ，スタガ型薄膜トランジ
スタ及びコプラナ(Coplanar)型薄膜トランジスタスタ等
のオーミック層にも適用できる。また、前記説明は特定
の実施の形態に限って説明したものであるが、本発明は
これに限定されず、本発明の技術思想から逸脱しない範
囲内で多様に変形できることは当業者にとって当然であ
る。
【００１１】
【発明の効果】オーミック層として非品質ダイヤモンド
を使用した薄膜トランジスの電流特性を示す図２から明
らかなように、本発明の薄膜トランジスタのオン電流
は、一般的に使用されている水素化した非晶質シリコン
をオーミック層として使用する薄膜トランジスタのもの
より大きく、また、オフ電流は小さい。即ち、薄膜トラ
ンジスタのオン電流特性が向上するとともに漏洩電流を
減少させることかできる薄膜トランジスタを実現でき
る。
を使用した薄膜トランジスの電流特性を示す図２から明
らかなように、本発明の薄膜トランジスタのオン電流
は、一般的に使用されている水素化した非晶質シリコン
をオーミック層として使用する薄膜トランジスタのもの
より大きく、また、オフ電流は小さい。即ち、薄膜トラ
ンジスタのオン電流特性が向上するとともに漏洩電流を
減少させることかできる薄膜トランジスタを実現でき
る。
【００１２】
【図１】本発明に係る逆スタガ型薄膜トランジスタの断
面図である。
面図である。
【図２】本発明に係る薄膜トランジスタの電流特性を示
すグラフである。
すグラフである。
１０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ 活性層 １４ エッチストッパ層 １５ オーミック層 １６ａ，１６ｂ ソース／ドレイン電極
Claims (8)
- 【請求項１】 基板、 前記基板上に形成された活性層、 前記基板上に形成されたソース／ドレイン電極、及び前
記活性層と前記ソース／ドレイン電極間に形成された非
晶質ダイヤモンドから構成されたオーミック層を備える
ことを特徴とする液晶表示素子の薄膜トランジスタ。 - 【請求項２】 前記活性層は水素化した非晶質シリコン
である請求項１記載の液晶表示素子の薄膜トランジス
タ。 - 【請求項３】 前記活性層の下部に形成されるゲート電
極を更に備え、前記ソース／ドレイン電極は前記活性層
の上部に形成される請求項１記載の液晶表示素子の薄膜
トランジスタ。 - 【請求項４】 絶縁基板を提供する段階、前記絶縁基板
の上面にゲート電極を形成する段階、前記ゲート絶縁膜
が形成された前記基板の上面にゲート絶縁膜を形成する
段階、 前記ゲート絶縁膜の上面に活性層を形成する段階、 前記ゲート電極と重畳されるように前記活性層の上面に
非晶質ダイヤモンド薄膜でオーミック層を形成する段
階、及び前記オーミック層の上面に金属層を蒸着しパタ
ーニングしてソース／ドレイン電極を形成する段階を備
えることを特徴とする液晶表示素子の薄膜トランジスタ
の製造方法。 - 【請求項５】 前記活性層は水素化した非晶質シリコン
である請求項４記載の液晶表示素子の薄膜トランジスタ
の製造方法。 - 【請求項６】 前記非晶質ダイヤモンド薄膜は、CH４ま
たはC２H２ガスを利用しプラズマ化学気相蒸着法で形成
される請求項４記載の液晶表示素子の薄膜トランジスタ
の製造方法。 - 【請求項７】 前記水素化した非晶質シリコンは、SiH
４またはSi３H８ガスを利用してプラズマ化学気相蒸着
法で形成される請求項５記載の液晶表示素子の薄膜トラ
ンジスタの製造方法。 - 【請求項８】 前記活性層を形成する段階と前記オーミ
ック層を形成する段階との間に、前記ゲート電極上部の
前記活性層の上面にエッチストッパを形成する段階を更
に備える請求項４記載の液晶表示素子の薄膜トランジス
タの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997/P30428 | 1997-06-30 | ||
| KR1019970030428A KR100272272B1 (ko) | 1997-06-30 | 1997-06-30 | 박막 트랜지스터 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121762A true JPH11121762A (ja) | 1999-04-30 |
Family
ID=19513097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10183442A Pending JPH11121762A (ja) | 1997-06-30 | 1998-06-30 | 液晶表示素子の薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6166400A (ja) |
| JP (1) | JPH11121762A (ja) |
| KR (1) | KR100272272B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683664B1 (ko) * | 2004-01-06 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
| US7947539B2 (en) | 2006-04-24 | 2011-05-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display device and a method of manufacturing the same |
| CN102236188A (zh) * | 2010-04-23 | 2011-11-09 | 北京京东方光电科技有限公司 | 栅极驱动方法、电路及液晶显示面板 |
| RU2749493C1 (ru) * | 2020-10-01 | 2021-06-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| KR100310946B1 (ko) * | 1999-08-07 | 2001-10-18 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR100483358B1 (ko) * | 2001-09-07 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| DE102004026108B4 (de) * | 2004-05-28 | 2008-10-02 | Qimonda Ag | Integrierte Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| KR101410926B1 (ko) * | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN102651401B (zh) | 2011-12-31 | 2015-03-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制造方法和显示器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3117563B2 (ja) * | 1992-11-24 | 2000-12-18 | 株式会社神戸製鋼所 | ダイヤモンド薄膜電界効果トランジスタ |
| US5474816A (en) * | 1993-04-16 | 1995-12-12 | The Regents Of The University Of California | Fabrication of amorphous diamond films |
-
1997
- 1997-06-30 KR KR1019970030428A patent/KR100272272B1/ko active IP Right Grant
-
1998
- 1998-06-26 US US09/105,871 patent/US6166400A/en not_active Expired - Lifetime
- 1998-06-30 JP JP10183442A patent/JPH11121762A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683664B1 (ko) * | 2004-01-06 | 2007-02-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
| US7947539B2 (en) | 2006-04-24 | 2011-05-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display device and a method of manufacturing the same |
| CN102236188A (zh) * | 2010-04-23 | 2011-11-09 | 北京京东方光电科技有限公司 | 栅极驱动方法、电路及液晶显示面板 |
| RU2749493C1 (ru) * | 2020-10-01 | 2021-06-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006206A (ko) | 1999-01-25 |
| KR100272272B1 (ko) | 2000-11-15 |
| US6166400A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPS63306668A (ja) | 薄膜トランジスタの製造方法 | |
| US5173753A (en) | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance | |
| JPH11121762A (ja) | 液晶表示素子の薄膜トランジスタ及びその製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02224275A (ja) | 薄膜トランジスタ | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPS5655074A (en) | Schottky barrier gate type field effect transistor | |
| KR100241809B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| JPS62200768A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| Chang et al. | A novel high-performance poly-silicon thin film transistor with a self-aligned thicker sub-gate oxide near the drain/source regions | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| KR100520379B1 (ko) | 폴리 실리콘 박막 트랜지스터 | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| KR100304911B1 (ko) | 박막트랜지스터제조방법 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| JPH04348533A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS58190058A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPS6347979A (ja) | 薄膜トランジスタ | |
| KR0165579B1 (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 |