KR100520379B1 - 폴리 실리콘 박막 트랜지스터 - Google Patents
폴리 실리콘 박막 트랜지스터 Download PDFInfo
- Publication number
- KR100520379B1 KR100520379B1 KR1019980034170A KR19980034170A KR100520379B1 KR 100520379 B1 KR100520379 B1 KR 100520379B1 KR 1019980034170 A KR1019980034170 A KR 1019980034170A KR 19980034170 A KR19980034170 A KR 19980034170A KR 100520379 B1 KR100520379 B1 KR 100520379B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- substrate
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 15
- 239000010432 diamond Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 폴리실리콘 박막트랜지스터에 관한 것으로서, 보다 구체적으로는 유사다이아몬드막을 이용한 오프셋 구조를 갖는 수직 얼라인된 폴리실리콘 박막트랜지스터에 관한 것이다. 본 발명의 폴리실리콘 박막트랜지스터는, 투명성절연기판; 상기 기판 상에 형성된 폴리실리콘으로 이루어진 반도체층; 상기 반도체층의 중앙 부분 상에 형성되며, 상대적으로 두꺼운 두께를 갖는 게이트절연막; 상기 게이트절연막 상에 형성된 게이트전극; 상기 게이트전극 양측의 반도체층 및 기판에 걸쳐 형성되며, 유사다이아몬드막으로 이루어진 오프셋층; 및 상기 오프셋층 상에 형성된 소오스/드레인 전극을 포함하는 것을 특징으로 한다.
Description
본 발명은 폴리실리콘 박막트랜지스터에 관한 것으로서, 보다 구체적으로는, 누설전류를 감소시킬 수 있는 유사다이아몬드막을 이용한 오프셋 구조를 갖는 수직 얼라인된 폴리실리콘 박막트랜지스터에 관한 것이다.
박막트랜지스터는 반도체층의 재질에 따라 비정질실리콘막을 이용한 박막트랜지스터와 폴리실리콘막을 이용한 박막트랜지스터로 구분되고, 구조에 따라 스태거형(stagger), 코플라나형(coplanar), 셀프 얼라인된(self-aligned) 박막트랜지스터로 구분된다.
최근, 폴리실리콘 박막트랜지스터는 액티브 매트릭스 액정표시소자(AMLCD)에서 스위칭소자로서 상당한 관심을 받고 있다. 이러한 폴리실리콘 박막트랜지스터는 비정실실리콘 박막트랜지스터에 비하여 이동도가 크고 온(On) 전류가 크다는 장점을 가지고 있지만, 오프(Off) 상태의 누설전류가 크다는 문제점이 있다.
한편, 이러한 폴리실리콘 박막트랜지스터에 있어서의 누설전류는 드레인 근처에서의 고전계에 기인한 것으로서, 드레인 근처에서의 전계를 감소시켜 누설전류를 억제하기 위한 방안으로서 다양한 LDD 구조 및 오프셋 구조의 박막트랜지스터 등이 제안되고 있다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 수직 얼라인된 구조를 채택하고 오믹층과 반도체층 사이에 유사다이아몬드막으로 이루어진 오프셋층을 형성하여 누설전류를 감소시킨 폴리실리콘 박막트랜지스터를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성절연기판; 상기 기판 상에 형성된 폴리실리콘으로 이루어진 반도체층; 상기 반도체층의 중앙 부분 상에 형성되며, 상대적으로 두꺼운 두께를 갖는 게이트절연막; 상기 게이트절연막 상에 형성된 게이트전극; 상기 게이트전극 양측의 반도체층 및 기판에 걸쳐 형성되며, 유사다이아몬드막으로 이루어진 오프셋층; 및 상기 오프셋층 상에 형성된 소오스/드레인 전극을 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터를 제공 한다.
본 발명에 따르면, 반도체층과 오믹층 사이에 유사다이아몬드막으로 이루어지면서 수직 얼라인된 구조의 오프셋층을 형성함으로써, 폴리실리콘 박막트랜지스터에서 문제시되고 있는 누설전류 문제를 효과적으로 해결할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 수직 얼라인된 폴리실리콘 박막트랜지스터의 단면 구조를 도시한 것이다.
도 1을 참조하면, 본 발명의 실시예에 따른 수직 얼라인된 폴리실리콘 박막 트랜지스터는 투명성절연기판(11) 상에 반도체층(12)으로 폴리실리콘막이 형성되고, 상기 반도체층(12)의 중앙 부분 상에는 상대적으로 두꺼운 게이트절연막(13)이 형성된다. 여기서, 상기 게이트절연막(13)으로서는 실리콘질화막 등이 사용된다.
상기 게이트절연막(13) 상에는 실리사이드를 포함한 게이트전극(14)이 형성되고, 상기 게이트전극(14) 양측의 반도체층(12) 및 기판 상에 걸쳐 오프셋층(15), 고농도 오믹층(16) 및 소오스/드레인전극(17)이 순차 형성된다.
여기서, 상기 오프셋층(15)은 유사다이아몬드막으로 이루어지며, 이러한 유사다이아몬드막(Diamond-Like Carbon, DLC)은 증착 파라미터에 따라 비저항값이 변하게 되어 절연막 또는 도전막으로의 사용이 가능하다.
(표 1)과 (표 2)는 각각 유사 다이아몬드막을 도전막과 절연막으로 사용하는 경우의 증착조건을 열거한 것이다.
(표 1) 유사 다이아몬드막이 도전막으로 사용되는 경우의 증착조건
| RF 파워 (W) | 50 - 100 |
| 압력(mTorr) | 200 - 500 |
| 유량(sccm) : He CH4 H2 | 20 15 0.1 - 30 |
| 기판 온도(℃) | 20 - 250 |
(표 2) 유사 다이아몬드막이 절연막으로 사용되는 경우의 증착조건
| RF 파워 (W) | 100 |
| 압력(mTorr) | 200 |
| 유량(sccm) : He CH4 H2 | 20 15 1 |
| 기판 온도(℃) 누설전류(A/cm2) 브레이크다운 전압(MV/cm) 광학 밴드갭(eV) | 200 1.6x10-10 3.5 4.25 |
따라서, 유사 다이아몬드막을 증착시 그의 증착 파라미터를 조절하면 박막트랜지스터의 오프셋층의 비저항을 용이하게 콘트롤하는 것이 가능하다. 따라서, 박막트랜지스터의 특성을 용이하게 조절할 수 있다.
이상에서와 같이, 본 발명은 수직 얼라인된 구조를 채택하면서 반도체층과 오믹층 사이에 오프셋층을 형성시켜 줌으로써 폴리실리콘 박막트랜지스터에서 문제가 되고 있는 누설전류를 효과적으로 감소시킬 수 있으며, 따라서, 온/오프 전류비가 증가하여 본 발명은 박막트랜지스터의 특성을 향상시킬 수 있다.
특히, 오믹층으로 유사다이아몬드막의 사용할 때 유사다이몬드막의 특성상 증착 파라미터에 따라 그의 비저항을 조절할 수 있으므로, 박막 트랜지스터의 공정 콘트롤이 용이할 뿐만 아니라 박막트랜지스터의 특성 조절이 용이한 이점이 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 본 발명의 실시예에 따른 수직 얼라인된 폴리실리콘 박막트랜지스터의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11 : 투명성절연기판 12 : 반도체층
13 : 게이트절연막 14 : 게이트전극
15 : 오프셋층 16 : 오믹층
17 : 소오스/드레인전극
Claims (2)
- 투명성절연기판;상기 기판 상에 형성된 폴리실리콘으로 이루어진 반도체층;상기 반도체층의 중앙 부분 상에 형성되며, 상대적으로 두꺼운 두께를 갖는 게이트절연막;상기 게이트절연막 상에 형성된 게이트전극;상기 게이트전극 양측의 반도체층 및 기판에 걸쳐 형성되며, 유사다이아몬드막으로 이루어진 오프셋층; 및상기 오프셋층 상에 형성된 소오스/드레인 전극을 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제 1 항에 있어서, 상기 게이트절연막은 실리콘질화막으로 이루어진 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980034170A KR100520379B1 (ko) | 1998-08-22 | 1998-08-22 | 폴리 실리콘 박막 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980034170A KR100520379B1 (ko) | 1998-08-22 | 1998-08-22 | 폴리 실리콘 박막 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014656A KR20000014656A (ko) | 2000-03-15 |
| KR100520379B1 true KR100520379B1 (ko) | 2006-03-09 |
Family
ID=19548014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980034170A KR100520379B1 (ko) | 1998-08-22 | 1998-08-22 | 폴리 실리콘 박막 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520379B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494038B1 (ko) * | 2002-08-01 | 2005-06-13 | 한국전자통신연구원 | 수직방향의 오프셋을 갖는 고전압 박막 트랜지스터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003737A (ko) * | 1995-06-07 | 1997-01-28 | 제프리 엘. 포맨 | 유기적인 칩 캐리어에 대한 개선된 다이 고착용 장치 및 프로세스 |
| JPH09283765A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR19980082176A (ko) * | 1997-05-01 | 1998-12-05 | 장진 | 박막트랜지스터 및 그 제조방법 |
| KR100301851B1 (ko) * | 1993-12-30 | 2001-12-15 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
-
1998
- 1998-08-22 KR KR1019980034170A patent/KR100520379B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301851B1 (ko) * | 1993-12-30 | 2001-12-15 | 구본준, 론 위라하디락사 | 박막트랜지스터제조방법 |
| KR970003737A (ko) * | 1995-06-07 | 1997-01-28 | 제프리 엘. 포맨 | 유기적인 칩 캐리어에 대한 개선된 다이 고착용 장치 및 프로세스 |
| JPH09283765A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
| KR19980082176A (ko) * | 1997-05-01 | 1998-12-05 | 장진 | 박막트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000014656A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101638978B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100477473B1 (ko) | 박막트랜지스터 및 그 제조방법, 박막트랜지스터어레이기판, 액정표시장치 및 일렉트로 루미네선스형표시장치 | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US5834071A (en) | Method for forming a thin film transistor | |
| KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
| KR20050018530A (ko) | 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법 | |
| US6166400A (en) | Thin film transistor of liquid crystal display with amorphous silicon active layer and amorphous diamond ohmic contact layers | |
| KR100520379B1 (ko) | 폴리 실리콘 박막 트랜지스터 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| Lin et al. | Amorphous-silicon thin-film transistors with very high field-effect mobility | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| KR100252926B1 (ko) | 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법 | |
| Ohgata et al. | A new dopant activation technique for poly-Si TFTs with a self-aligned gate-overlapped LDD structure | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| KR100241809B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR100261680B1 (ko) | 박막 트랜지스터의 제조방법 | |
| Kim et al. | A novel coplanar amorphous silicon thin-film transistor using silicide layers | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| US20040201067A1 (en) | LLD structure of thin film transistor | |
| JP2629601B2 (ja) | 半導体装置 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| KR101100423B1 (ko) | 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| Lin et al. | P‐1.7: High Performance 12.7 inch 3K* 2K DEMUX TDDI TPC LCD Fabricated by TGSA bilayer Oxide TFT Technology | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 13 |