KR100241809B1 - 다결정 실리콘 박막트랜지스터 및 그 제조방법 - Google Patents
다결정 실리콘 박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100241809B1 KR100241809B1 KR1019970017101A KR19970017101A KR100241809B1 KR 100241809 B1 KR100241809 B1 KR 100241809B1 KR 1019970017101 A KR1019970017101 A KR 1019970017101A KR 19970017101 A KR19970017101 A KR 19970017101A KR 100241809 B1 KR100241809 B1 KR 100241809B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- amorphous
- polycrystalline
- drain
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 title description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010956 selective crystallization Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001179 sorption measurement Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 기존의 다결정 실리콘 박막트랜지스터에서의 누설전류를 감소시키는 새로운 구조의 다결정 실리곤 박막트랜지스터와 그 제조방법에 관한 것이다.
다결정 박막트랜지스터의 단점은 OFF 상태에서 누설전류가 크고 불균일하다는데 있다. 이를 개선하기 위하여 기존에는 트랜지스터 구조에서 드레인과 채널 사이에 오프셋(offset) 저항구조를 이용하였으나 이 경우 누설전류와 ON 전류가 함께 낮아지는 결과가 야기된다. 또 다른 구조는 다결정 박막트랜지스터를 두개이상 직립 연결하는 멀티게이트(multi gate) 구조나 멀티게이트와 오프셋의 혼용구조로 이 경우 광투과 개구율이 낮아지는 단점이 있다. 본 발명에서는 박막 채널에 다결정박막을 채우고 드레인과 드레인 부근에서 비정질 박막으로 구성하여 채널 영역에 비정질과 다결정을 동시에 이용함으로써 누설전류를 비정질 박막트랜지스터 수준에 가깝게 낮추면서도 ON 전류를 다결정 박막트랜지스터의 수준으로 높게 유지시키는 새로운 박막트랜지스터 구조를 발명하였다.
Description
본 발명은 기존의 다결정 실리콘 박막트랜지스터에서의 누설전류를 감소시킴을 목적으로 하는 새로운 구조의 다결정 실리콘 박막트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 다결정 박막트랜지스터는 제3도와 같은 구조로 이루어져 있으며 현재 소자로써의 가장 큰 문제는 누설전류가 매우 크면서 그 크기가 재현성이 나쁘다는데 있다. 반면에 비정질 실리콘 박막 트랜지스터는 Avitive Matrix Liquid Crystal Display(AMLCD)에 이미 상용화되어 있으나 동작 상태의 전류(on-current)가 낮아 트랜지스터 면적이 커야 하기 때문에 상대적으로 개구율이 낮아진다.
FR-2191578(1994)은 누설전류를 줄이기 위하여 게이트(gate)의 길이를 채널(channel) 길이에 비하여 작게 하여 오프셋(offset) 식각을 이용하는 방법에 관한 것이고, JP07022627(1995) 멀티게이트(multi gate)를 이용하여 누설전류를 줄이는 방법에 관한 것이다.
Fabrication of the laser annealed poly-Si TFT with vertical a-Si:H offest layer, 이경하 등 The 4th Korean Conference on Semiconductors, p.201은 step coverage가 뛰어난 화학증착법을 이용하여 도우핑이 안된 a-Si:H와 n+ a-Si:H를 순차적으로 증착함으로써 드레인(drain)과 채널 간에 비정질 Si 오프셋 구조를 도입하여 저항을 높여 누설전류의 감소를 꾀한 TFT의 방법에 관한 것이다.
다결정 박막트랜지스터와 비정질트랜지스터의 일반적인 전류-전압특성은 제4도와 같다. 다결정 트랜지스터의 누설전류는 드레인과 다결정실리콘 채널 사이의 공핍층에서의 결함에 의해 전자-정공의 생성으로 야기되며 이를 감소시키기 위해 드레인과 다결정실리콘 채널사이에 다결정 박막이 저항형식으로도 도입되기도 하고(오프셋 구조), 게이트 여러 개를 직렬로 연결한 멀티게이트(multi gate)를 개발하기도 한다.
다결정 박막트랜지스터의 단점은 OFF 상태에서 누설전류가 크고 불균일하다는데 있다. 이를 개선하기 위하여 기존에는 트랜지스터 구조에서 드레인과 채널 사이에 오프셋 저항구조를 이용하였으나 이 경우 누설전류와 ON 전류가 함께 낮아지는 결과가 야기된다. 또 다른 구조는 다결정 박막트랜지스터를 두 개 이상 직렬 연결하는 멀티 게이트 구조나 멀티게이트와 오프셋의 혼용구조로 이 경우 광투과 개구율이 낮아지는 단점이 있다. 본 발명에서는 채널 영역에 비정질과 다결정을 동시에 이용함으로써 누설전류를 비정질 박막트랜지스터 수준에 가깝게 낮추면서도 ON 전류를 다결정 박막트랜지스터의 수준으로 높게 유지시키는 새로운 박막트랜지스터 구조를 착안하여 본 발명을 완성하였다.
제1도는 본 발명의 다결정 실리콘 박막트랜지스터의 구조.
제2도는 본 발명의 다결정 실리콘 박막트랜지스터의 제조공정도.
제3도는 종래의 다결정 실리콘 박막트랜지스터의 구조.
제4도는 다결정 박막 트랜지스터와 비정질 박막트랜지스터의 일반적인 전류, 전압특성.
앞 제3도와 같이 다결정 박막 트랜지스터 드레인과 다결정실리콘 채널 사이에 오프셋 다결정 박막저항이 도입될 경우 필연적으로 누설전류는 약간 감소하기는 하나 감소폭이 크지 않고, 재현성이 없으며 동작전류(on-current)가 크게 감소하게 된다. 반면에 비정질 실리콘은 누설전류가 아주 낮고 재현성이 좋은 장점을 갖고 있다. 본 발명에서는 다결정실리콘의 누설전류를 비정질 실리콘의 수준으로 감소시키는 방안으로서 제1도와 같이 그 구조를 구성하게 되면 누설전류를 감소시킬 수 있다.
제1도에서는 소스영역과 소스영역을 포함한 대부분의 채널은 다결정 실리콘 박막으로 구성되어 있으며 드레인과 드레인부근에서의 채널 일부는 비정질 실리콘 박막으로 구성된 구조이다. 이 경우 드레인 영역부근에서 생기는 누설전류를 비정질 박막 트랜지스터의 일부를 적용함으로써 비정질 트랜지스터의 값 부근까지 낮출 수 있게 될 것이다. 채널의 일부가 비정질로 구성되어 있어 동작전류는 떨어질 수 있으나 다결정 트랜지스터에서는 오프셋 구조저항이 존재하기 때문에 오프셋 저항이 있는 구조와 비교하면 동작전류는 크게 감소하지는 않을 것으로 기대된다.
이 구조를 사용함으로써 박막 트랜지스터의 특성이 안정화되고 재현성이 있을 것으로 기대되며 그 결과 Pixel에서의 트랜지스터뿐만 아니라 안정된 주변회로용 트랜지스터로도 적용이 가능할 것으로 기대된다. 제2도는 본 발명의 박막 트랜지스터구조인 제1도를 제조하는 방법을 도식적으로 나타낸 것이다. 제조방법은 SiO2마스크를 비정질 박막 위에 형성하여 자기정렬 방식에 의해 선택 결정화시키는 방법을 제안하였다.
[제1공정]
비정질 Si, SiO2증착
유리, 석영, 실리콘상의 열적산화물(thermal Oxide:SiO2) 위에 비정질 실리콘 박막을 중착하고 그 위에 실리콘 산화막을 증착한다.
[제2공정]
선택 결정화 영역 정의
결정화시키는 영역율 실리콘 산화막외 사진식각공정을 이용하여 정의한다.
[제3공정]
금속흡착 또는 Oxygen Plasma 처리
금속흡착은 금속율 spin coaling을 이용해서 표면에 흡착시킨다. 이때 Si 표면에는 흡착이 되고 SiO2위에는 흡착이 되지 않는다.
Oxygen plasma 처리는 oxygen plasma에 노출시킨다. 그러면 Si 표면은 Plasma에 노출되나 SiO2가 위에 있는 경우는 Plasma에 노출되지 않는다.
[제4공정]
선택적 결정화
금속이 흡착된 상태로 열처리를 하면, 금속이 흡착된 영역은 결정화가 되어 다결정 실리콘이 되고, 금속이 흡착되지 않은 영역은 결정화가 되지 않아 비정질이 된다.
Oxygen plasma 처리를 하면 plasma에 노출된 부분은 결정화가 되고, 노출되지 않은 부분은 결정화가 되지 않는다.
[제5공정]
소자 활성화영역 정의
사진식각공정을 이용하여 소자 활성영역을 정의한다. 이때 다결정실리콘영역과 비정질 실리콘영역이 함께 포함되도록 한다.
[제6공정]
게이트 산화물(SiO2), 게이트 실리콘(Si) 증착
게이트 산화물(SiO2)과 게이트용 다결정 실리콘(Si)을 증착한다.
[제7공정]
게이트 n+ 주입
게이트의 저항을 낮추기 위해 이론주입이나 이온샤워 방법을 이용해 P나 As를 주입한다.
[제8공정]
게이트 정의
사진시각방법을 이용해 게이트를 정의한다. 이때 대부분은 다결정실리콘 위에 형성퇴고 드레인끝 일부분만 비정질 실리콘 위에 형성한다.
[제9공정]
S/D 주입
S/D의 저항을 낮추기 위해 이온주입이나 이온샤워 방법을 이용해 P나 As를 주입한다.
[제10공정]
산화물 증착
표면보호(passivation)용 산화물을 증착하고 사진식각방법을 이용하여 금속접촉을 형성시킨다.
본 발명은 다결정 박막트랜지스터의 가장 큰 문제점인 누설전류를 박막트랜지스터의 드레인 영역을 비정질로 구성하여 누설전류를 감소시킬 수 있다. 본 발명을 이용하면 비정질 박막트랜지스터와 거의 비슷한 누설전류로 다결정 박막트랜지스터의 높은 이동도를 얻을 수 있어 다결정 박막트랜지스터의 장점인 주변회로의 내장과, 박막트랜지스터의 소형화물, 오프셋 구조에서의 ON 전류감소나 멀티 게이트에서의 크기 증가와 같은 문제없이, 실현시킬 수 있을 것으로 기대된다.
Claims (4)
- 드레인과 드레인부근의 채널 일부를 다결정 박막을 대체한 비정질 박막의 구조로 됨을 특징으로 하는 다결정 실리콘 박막트랜지스터.
- 제1항에 있어 NMOS박막 트랜지스터를 대체하여 PMOS박막 구조로 됨을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 제1항에 있어서 다결정 채널이 intrinsic, p-type, n-type인 TFT의 구조로 됨을 특징으로 하는 다결정 실리콘 박막 트랜지스터.
- 유리, 석영 실리콘 상외 산화물 위에 비정질 실리콘 막을 증착하고, 상기 비정질 막을 SiO2막으로 덮은 후 SiO2일부를 식각하여 선택적 결정화를 위한 영역을 정의한 후, 금속흡착법에 의하여 금속을 비정질 실리콘에 흡착하고, 열처리에 의하여 금속흡착된 비정질 실리콘만 다결정으로 결정화시키고, 비정질 실리콘 막 위의 SiO2막을 전부 제거시킨 다음, 다결정과 비정질막이 동시에 포함되게 활성층을 정의하고 게이트 산화막, 게이트 실리콘막을 차례로 증착하고 게이트 n-형성한 후 사진식각에 의하여 정의하면, 소스, 드레인을 이온주입이나 이온 Shower를 이용해서 형성하고, 층간절연물 SiO2를 증착, 사진식각하여 소스, 게이트, 드레인 접촉을 형성하는 자기정렬 선택결정화에 의한 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017101A KR100241809B1 (ko) | 1997-05-02 | 1997-05-02 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017101A KR100241809B1 (ko) | 1997-05-02 | 1997-05-02 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980082289A KR19980082289A (ko) | 1998-12-05 |
| KR100241809B1 true KR100241809B1 (ko) | 2000-02-01 |
Family
ID=19504844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970017101A KR100241809B1 (ko) | 1997-05-02 | 1997-05-02 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100241809B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| KR101774478B1 (ko) | 2010-10-22 | 2017-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587086B1 (en) | 1999-10-26 | 2003-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
-
1997
- 1997-05-02 KR KR1019970017101A patent/KR100241809B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| KR101774478B1 (ko) | 2010-10-22 | 2017-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980082289A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211536B1 (en) | Semiconductor device having improved crystal orientation | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6818485B2 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
| US5396084A (en) | Thin film transistor device having driving circuit and matrix circuit | |
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| KR20020033373A (ko) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| KR100241809B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| US6861298B2 (en) | Method of fabricating CMOS thin film transistor | |
| Zhan et al. | A novel self-aligned bottom gate poly-Si TFT with in-situ LDD | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| KR20030038835A (ko) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
| US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100271082B1 (ko) | 반도체장치 제작방법 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH09116159A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20021028 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |