JPH1154755A - 半導体素子の製造方法および薄膜トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 極低濃度の不純物ドープを行った多結晶質半
導体膜の結晶粒径を均一にし、リーク電流を低減する。 【解決手段】 不純物ドープをした第１の半導体膜１３
とイントリンシックな第２の半導体膜１４を積層成膜
し、レーザー光によりアニールを行うことにより５×１
０¹⁶〜３×１０¹⁷ｃｍ^-3程度の極微量の不純物を含有す
る多結晶質の半導体膜１５を形成する。このような半導
体膜は特にバックチャネル結晶性が向上し、ＴＦＴに適
用すれば特性劣化のない範囲でＶthを制御することがで
き、さらにＴＦＴのオフ電流を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特に非単結晶の結晶質シリコンからなり極微
量の不純物を均一に導入した半導体膜を備えた半導体素
子の製造方法に関する。

【０００２】また本発明は薄膜トランジスタに関し、特
に非単結晶の結晶質シリコンからなる半導体膜をチャネ
ルに用いた薄膜トランジスタに関する。

【０００３】

【従来の技術】半導体素子は、薄膜トランジスタ、密着
センサ、光電変換素子をはじめとして様々な分野で大量
に用いられている。

【０００４】シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタを、キャリア走行層（活性層）の
構成材料から分類すると、非晶質シリコン（アモルファ
スシリコン：ａ−Ｓｉ）からなる半導体膜を用いたもの
と、結晶相を有する非単結晶の結晶質シリコン（多結晶
（ポリ）シリコン：ｐｏｌｙ−Ｓｉ、または微結晶シリ
コン：μｃ−Ｓｉ）からなる半導体膜を用いたものとに
分類することができる。 ｐｏｌｙ−Ｓｉ、またはμｃ
−Ｓｉなどの多結晶質シリコン（非単結晶の結晶質シリ
コン）からなる半導体膜は、アモルファスシリコンから
なる半導体膜と比較してキャリアの移動度が１０倍から
１００倍程度大きいという特徴があり、スイッチング素
子の構成材料として非常に優れた特性を有する。

【０００５】また多結晶質シリコンを活性層に用いた薄
膜トランジスタは高速動作が可能なことから、近年で
は、各種論理回路（例えばドミノ論理、ＣＭＯＳトラン
スミッションゲート回路）やこれらを用いたマルチプレ
クサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、ＲＡＭ、さ
らに液晶表示装置の駆動回路などを構成するスイッチン
グ素子としても注目されている。例えば液晶表示装置を
はじめとする平面型表示装置は、表示部の薄型化か可能
で、消費電力が小さいことから、事務機器やコンピュー
タ等の表示装置あるいは家電製品の表示装置として幅広
く用いられている。

【０００６】特に、液晶表示装置においては、画素部
（画素アレイ）と、走査線信号回路や信号線駆動回路な
どの周辺駆動回路とを同一の基板上に形成する、いわゆ
る画素部・駆動回路部一体型の液晶表示装置の研究・開
発も精力的に行われている。このような画素部・駆動回
路部一体型の液晶表示装置の画素のスイッチン素子、周
辺駆動回路のスイッチング素子としてはｐｏｌｙ−Ｓ
ｉ、μｃ−Ｓｉなどの多結晶質シリコンからなる半導体
膜をチャネルに用いた薄膜トランジスタを用いることが
適している。

【０００７】このようにｐｏｌｙ−Ｓｉ、μｃ−Ｓｉな
どの多結晶質シリコンからなる半導体膜をチャネルに用
いた薄膜トランジスタは優れた特性を有するが、例えば
液晶表示装置のアレイ基板などの薄膜トランジスタアレ
イなどを作製するには解決しなければならない問題点が
残されている。

【０００８】ｐｏｌｙ−ＳｉＴＦＴ、μｃ−ＳｉＴＦＴ
は、ａ−ＳｉＴＦＴに比べ移動度は高いが、他方リーク
電流（ＴＦＴがＯＦＦ状態のとき流れてしまう電流）が
ａ−ＳｉＴＦＴに比べ高いという問題を有する。このリ
ーク電流は駆動回路部を構成する場合には特に問題にな
らないが、画素スイッチングに用いた場合に画質劣化の
原因となる。

【０００９】また、ｐｏｌｙ−Ｓｉ、μｃ−Ｓｉなどの
多結晶質シリコンからなる半導体膜をチャネルに用いた
薄膜トランジスタの問題点の１つにしきい値電圧Ｖthの
制御がある。ｐｏｌｙ−Ｓｉ、μｃ−Ｓｉなどの多結晶
質シリコンからなる半導体膜をチャネルに用いたＴＦＴ
で駆動回路を構成する際には、通常、動作速度や消費電
力等を考慮してＣＭＯＳ構造（一部はｎ−ｃｈＴＦＴ）
を用いて駆動回路を形成する。しかし、ｎ−ｃｈのＴＦ
ＴはＶthが低く（マイナス側）なりやすく、リーク電流
に起因して回路のオン／オフ比が十分にとれないという
問題があった。このようなＴＦＴにより例えば液晶表示
装置を構成すると、ｎ−ｃｈのＴＦＴリーク電流のため
に、消費電力が増大したり、画素の白ズミ等が生じると
いう問題がある。

【００１０】このような問題を解決する方法の一つに、
チャネルドープとよばれる技術がある。これは、半導体
膜に不純物を打ち込むことによりチャネルをｐ^- にする
とう技術である。しかしながら、このチャネルドープに
は主として２つの問題がある。１つは、不純物の半導体
膜への打ち込みは成膜装置とは別の装置で行うために工
程が増加し、タクトタイムが長くなって生産性が低下し
てしまうという問題である。もう１つの問題は、約４０
０ｍｍ×５００ｍｍ程度のような大型基板上に形成され
た大面積の半導体膜に対する極低濃度での不純物打ち込
みは極めて困難であるということである。

【００１１】チャネルドープでは、半導体膜に導入され
るイオンなどの不純物濃度を５×１０¹⁶ｃｍ^-3〜６×１
０¹⁷ｃｍ^-3程度に制御する必要がある。ところが不純物
の注入、打ち込み工程ではおおよそ１×１０¹²ｃｍ^-2程
度のドーズ量が下限となり、チャネルドープで必要とさ
れる不純物濃度に制御するのは困難であり、さらに面内
の濃度の均一性まで考慮すると極めて困難であるという
問題がある。

【００１２】また、ｐｏｌｙ−Ｓｉ、μｃ−Ｓｉなどの
半導体多結晶を形成する際の問題点として結晶粒径の不
均一化の問題がある。特にバックチヤネル側で結晶性が
悪く、欠陥が多い等の問題がある。これらの問題は、薄
膜トランジスタの特性に悪影響を及ぼす。例えば結晶粒
径の不均一の問題は、薄膜トランジスタの移動度、しき
い値電圧といった特性のばらつきとなり、またバックチ
ャネル側の欠陥が多い等の結晶性の悪さの問題は薄膜ト
ランジスタのリーク電流の増大となってしまう。

【００１３】例えばリーク電流について見てみるため、
厚さ約５０ｎｍと８０ｎｍのｐｏｌｙ−Ｓｉ半導体膜を
チャネルにもちいたＴＦＴのリーク電流を測定した。結
果はそれぞれ１×１０^-13 Ａ、２×１０^-12 Ａ（Ｖds＝
０．０５Ｖ、Ｖg ＝０Ｖ、Ｗ＝１００μｍの場合）であ
り、半導体膜の膜厚が大きい薄膜トランジスタの方がリ
ーク電流が大きいことががわかった。これはＥＬＡ（エ
キシマレーザーアニール法）により形成されたｐｏｌｙ
−Ｓｉでは、膜厚５０ｎｍのものと比較すると膜厚８０
ｎｍの半導体膜はバックチャネル側の結晶性が悪いこと
に起因すると考えられる。したがって、ｐｏｌｙ−Ｓ
ｉ、μｃ−Ｓｉなどの半導体多結晶を形成する際に、バ
ックチヤネル側の結晶性を向上する技術が求められてい
る。

【００１４】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、多結晶質シリコンからなる半導体膜を有する半
導体素子の製造方法において、半導体膜に極微量の不純
物を制御された状態で導入する方法を提供することを目
的とする。またチャネル半導体膜を構成する多結晶質シ
リコンの結晶粒径が均一な半導体膜を有する半導体素子
の製造方法を提供することを目的とする。さらに多結晶
質シリコンからなる半導体膜のバックチャネル側の結晶
性を向上することができる半導体素子の製造方法を提供
することを目的とする。

【００１５】本発明は多結晶質シリコンをチャネルに用
いた薄膜トランジスタにおいて、しきい値電圧を十分に
制御することができる薄膜トランジスタを提供すること
を目的とする。また本発明は多結晶質シリコンをチャネ
ルに用いた薄膜トランジスタにおいて、リーク電流を低
減し、スイッチング特性を向上することを目的とする。

【００１６】

【課題を解決するための手段】このような課題を解決す
るため、本発明は以下のような構成を備えたものであ
る。本発明の半導体素子の製造方法は、少なくとも表面
が絶縁性を呈する基板上に不純物イオンを導入した第１
の半導体膜を形成する工程と、前記第１の半導体膜上
に、イントリンシックな第２の半導体膜を形成する工程
と、前記第１の半導体膜と前記第２の半導体膜とが溶融
して前記不純物イオンが溶融層内に実質的に均一に拡散
するように前記第１の半導体膜と前記第２の半導体膜と
に光を照射する工程とを有することを特徴とする。ここ
で溶融層とは、前記第１の半導体膜と第２の半導体膜と
の溶融により生じたメルト層のことである。第１の半導
体膜としては例えば不純物イオンをドープしたａ−Ｓｉ
半導体膜を用いるようにしてもよい。また第２の半導体
膜としては、イントリンシックなａ−Ｓｉ半導体膜を用
いるようにしてもよい。そして、第１の半導体膜に導入
する不純物としては、例えばリン（Ｐ）、ホウ素（Ｂ）
などをあげることができる。第１の半導体膜と第２の半
導体膜とを溶融させる光としては例えばエキシマーレー
ザーなどのエネルギー密度の大きい光ビームを照射する
ようにすればよい。そして、これらの半導体膜の積層構
造へエキシマーレーザーなどの光ビームを照射すること
により、第１の半導体膜と第２の半導体膜とを瞬間的に
溶融させて全体を多結晶質シリコン膜にするとともに、
高温の液相中で第１の半導体膜に導入しておいた不純物
を第１の半導体膜と第２の半導体膜とのメルト中に均一
に拡散させることにより、極微量の不純物が高い均一性
で導入された多結晶質のシリコン半導体膜を得ることが
できる。

【００１７】また例えば、前記光を照射する工程で溶融
したとき、溶融した前記第１の半導体膜および前記第２
の半導体膜中の前記不純物イオンの濃度が約５×１０¹⁶
〜３×１０¹⁷ｃｍ^-3になるように、前記第１の半導体膜
に導入する前記不純物イオンの濃度、前記第１の半導体
膜の体積、または前記第２の半導体膜の体積を調節する
ようにしてもよい。第１の半導体膜の不純物濃度とその
体積、第２の半導体膜の体積を調節することにより、従
来困難だった約５×１０¹⁶〜３×１０¹⁷ｃｍ^-3程度の極
微量の不純物が導入された多結晶質のシリコン半導体膜
を得ることができる。

【００１８】本発明の薄膜トランジスタは、第１の面と
第２の面とを有し、多結晶質シリコンからなり、不純物
イオンが約５×１０¹⁶〜３×１０¹⁷ｃｍ^-3の濃度で実質
的に均一に導入された半導体膜と、前記半導体膜の前記
第１の面と絶縁性膜を介して対向したゲート電極と、前
記半導体膜の前記第２の面上で前記半導体膜とオーミッ
ク接合するとともに互いに分離して配設されたソース電
極およびドレイン電極とを具備し、前記半導体膜は、前
記第１の面側に形成された第１の結晶粒径を有する第１
の層と、前記第２の面側に形成され前記第１の結晶粒径
よりも小さな第２の結晶粒径を有する第２の層とを有す
ることを特徴とする。

【００１９】すなわち本発明の半導体素子の製造方法
は、例えば不純物を導入した第１の半導体膜と、イント
リンシックな第２の半導体膜を積層構造に形成し、エキ
シマレーザーアニール法（ＥＬＡ法）などにより溶融、
多結晶化を行うものである。この際、第１の半導体膜と
第２の半導体膜とは溶融して１つの膜となる。当然、半
導体膜の温度は瞬時ではあるが半導体の融点まで上昇す
るため、第１の半導体膜中に導入された不純物は、第１
の半導体膜と第２の半導体膜のメルト全体に拡散する。
この拡散は高温液層中での拡散であるため、例えば固層
成長のような固層拡散とは異なり不純物の拡散速度は速
い。このため不純物は第１の半導体膜と第２の半導体膜
全体に実質的に均一に拡散する。

【００２０】また、不純物を導入した第１の半導体膜
は、バッファ層（アンダーコート層）との界面付近（半
導体層の基板側）にあるにも関わらず、結晶核が成長す
る層となるため、この領域での結晶性が向上する。した
がって、半導体膜全体にわたって良好な結晶性を得るこ
とができ、例えば薄膜トランジスタのチャネル半導体膜
として用いる場合にはリーク電流が低減する。

【００２１】このように本発明では、例えばアモルファ
ス半導体膜を加熱して再結晶化するような単なる熱アニ
ールによる結晶成長ではなく、高エネルギー光ビームな
どをもちいて多結晶質の半導体膜を得るものである。し
たがって不純物は液層拡散するために拡散速度がより速
く、均一に進行するため、不純物が半導体膜全体（第１
の半導体膜と第２の半導体膜からなる積層構造の全体）
にほぼ均一に拡散させることができる。

【００２２】また、得られる多結晶質の半導体膜の不純
物濃度は低濃度不純物ドープアモルフアス半導体の不純
物濃度および、低濃度不純物ドープアモルファス半導体
とイントリンシックアモルフアス半導体を各層の膜厚に
より制御される。いま例えば、低濃度不純物ドープアモ
ルフアス半導体を第１の半導体膜とし、イントリンシッ
クアモルフアス半導体を第２の半導体膜として、各層の
膜厚をそれぞれ８ｎｍ、７２ｎｍ、第１の半導体膜中の
不純物濃度が約３×１０¹⁸ｃｍ^-3とすれば、約３×１０
¹⁷ｃｍ^-3の不純物濃度を有する多結晶質の半導体膜が得
られる。大面積の半導体膜を成膜する装置では１×１０
¹⁸ｃｍ^-3程度が不純物濃度の制御の下限であり、本発明
によれば従来実現できなかった低濃度半導体膜の濃度制
御を行うことができる。

【００２３】また、本発明をもちいた薄膜トランジスタ
ではＶthを充分に制御できるため、所望のＶthを得るこ
とができる。

【００２４】なお本発明の薄膜トランジスタは、例えば
トップゲート型の薄膜トランジスタ、ボトムゲート型の
薄膜トランジスタなど薄膜トランジスタの形式によらず
適用することができる。すなわち通常は半導体層のうち
基板側の結晶性が悪が、本発明により基板側の結晶性が
改善されるため、ボトムゲート型薄膜トランジスタの場
合には移動度も向上する。

【００２５】例えば本発明の薄膜トランジスタによりを
液晶表示装置（ＬＣＤ）の駆動回路を構成すれば、しき
い値電圧Ｖthを充分に制御することができるため、オン
／オフ比の高い特性の優れた駆動回路を形成することが
できる。また、画素の表示信号の保持特性も向上するた
め、白ズミ等の不良がなく、コントラストの高い優れた
表示品質を有する液晶表示装置を形成することができ
る。

【００２６】本発明の半導体の製造方法によれば、低濃
度不純物ドープアモルフアス半導体とイントリンシツク
アモルフアス半導体を２層積層構造にしてＥＬＡを行う
ために、大型基板対応成膜装置・大型基板対応不純物注
入装置では制御困難な１×１０17ｃｍ．３だいの不純物
濃度を低濃度不純物ドープアモルファス半導体の不純物
濃度および、低濃度不純物ドープアモルフアス半導体と
イントリンシックアモルフアス半導体を各層の膜厚によ
り制御が可能である。

【００２７】また、本発明の半導体の製造方法によれ
ば、半導体層の基板側でも不純物ドープ層があるために
結晶核が成長し易い層となるため、この層の結晶性が向
上する。その結果８００Ａの膜厚にしてもリーク電流が
増加することはない。

【００２８】また、本発明のＴＦＴの製造方法によれ
ば、Ｖthを任意にコントロールできるためにノ一マリオ
ンタイプの薄膜トランジスタのしきい値電圧Ｖthをシフ
トさせノ一マリオフタイプの薄膜トランジスタにするこ
とができる。

【００２９】また、本発明のＬＣＤの製造方法によれ
ば、ｎ−ｃｈのＶｔｈをシフトさせることにより、リー
ク電流を低減させ、画素の保持特性も良好となるため、
白ズミ等の不良がなく、高品質（高コントラスト）のＴ
ＦＴ−ＬＣＤを形成することが可能である

【００３０】

【発明の実施の形態】以下に本発明についてさらに詳細
に説明する。

【００３１】（実施形態１）本発明の半導体素子の製造
方法について説明する。

【００３２】図１は本発明の半導体素子の製造方法を説
明するための図である。まず、ガラス等の絶縁性基板１
１上に、バッファ層（アンダーコート層）１２として例
えばシリコン酸化膜ＳｉＯx をプラズマＣＶＤ法などに
より、厚さ約４００ｎｍにわたって成膜する。ついで、
バッファ層１２上に不純物として約１×１０¹⁸ｃｍ^-3の
Ｐ（リン）を含有したアモルファスシリコンからなる厚
さ約８ｎｍの第１の半導体膜１３を成膜し、さらにイン
トリンシックなアモルファスシリコンからなる厚さ約７
２ｎｍの第２の半導体膜１４を成膜する。なお、絶縁性
基板１１として石英基板、無アルカリガラス基板などを
用いる場合には、バッファ層１２は形成しないようにし
てもよい。またバッファ層１２としてはシリコン酸化膜
に限らずシリコン窒化膜、あるいはこれらの積層膜を用
いるようにしてもよい。基板上に成膜した第１の半導体
膜と第２の半導体膜とを、約５００℃の温度で約１時間
アニーリングする（図１（ａ））。

【００３３】この後、ＸｅＣｌエキシマレーザを用いた
ＥＬＡ法により第１の半導体膜１３および第２の半導体
膜のアニールを行い、２種の半導体膜が溶融、再結晶化
した実質的に１つのｐｏｌｙ−Ｓｉ半導体膜１５とする
（図１（ｂ））。ＥＬＡ法による高エネルギーの光ビー
ムの照射により、第１の半導体膜１３、第２の半導体膜
１４は瞬時（約１００ｎｓｅｃ程度）溶融して液層にな
るが、このとき第１の半導体膜１３にあらかじめ導入し
ておいた約１×１０¹⁸ｃｍ^-3のＰ（リン）が第１の半導
体膜１３と第２の半導体膜１４とが溶融したメルト層全
体に拡散する。したがって、ＥＬＡ法などにより多結晶
化された半導体膜１５には濃度約１×１０¹⁷ｃｍ^-3のＰ
（リン）が導入されることになり、したがってしきい値
電圧Ｖthのシフトが可能な不純物濃度とすることができ
る。

【００３４】（実施形態２）第１の半導体膜１３と第２
の半導体膜１４との厚さを変化させて、実施形態１と同
様の方法により極微量の不純物を導入した比較的厚い半
導体膜１５を作成した。

【００３５】すなわち、あらかじめ不純物を導入した厚
さ約４０ｎｍの第１の半導体膜１３と、厚さ約１６０ｎ
ｍの第２の半導体膜とを積層し、ＥＬＡ法によりｐｏｌ
ｙ−Ｓｉからなる半導体膜１５を得た。

【００３６】このように作成したｐｏｌｙ−Ｓｉ半導体
膜１５の膜厚方向の断面をＳＥＭで観察した。図２は、
半導体膜１５の膜厚方向の断面構造を模式的に示す図で
ある。半導体膜１５は全体に渡って多結晶化していた
が、バッファ層１２側の第１の層１５ａとその反対側の
第２の層とではその粒径（平均粒径）は異なっていた。
すなわち第１の層１５ａの結晶粒径は第２の層１５ｂの
結晶粒径よりも大きくなっていた。これは、もともと第
１の半導体膜１３であった領域には、第２の半導体膜１
４であった領域よりも結晶核がより多く存在するために
結晶化が進みやすく、より大きくかつ粒径の均一な多結
晶シリコンが形成されるためだと考えられる。

【００３７】なお、ここで第１の層１５ａと第２の層１
５ｂの境界は明確なものでなく、粒径の不連続な分布は
みられなかった。

【００３８】また、実施形態１の半導体膜１５について
同様の観察を行ったところ、半導体膜１５全体にわたっ
てシリコン結晶の粒径はほぼ均一に分布していた。

【００３９】また、いずれの場合でも通常結晶性が問題
となる半導体膜１５のバッファ層側の領域においても、
多結晶シリコンの結晶性は良好であった。

【００４０】（実施形態３）つぎに本発明の半導体素子
の製造方法を薄膜トランジスタの製造に適用した例につ
いて説明する。なお、ここではｐチャネルのコプラナ型
薄膜トランジスタも製造工程を例にとって説明する。

【００４１】図３、図４は本発明を適用した薄膜トラン
ジスタの製造工程を説明するための図であり、主要な工
程における薄膜トランジスタの断面構造を概略的に示し
たものである。

【００４２】最初に、ガラス、石英等からなる透光性の
縁性性基板１１上にＰＥ（プラズマエンハンスド）ＣＶ
Ｄ法等によりバッファ層１２となるＳｉＯx 膜を約１０
０ｎｍ程度の膜厚で成膜する。ついでＣＶＤ法等により
約１×１０¹⁸cm^-3の濃度のＢ（ホウ素）をドープしたａ
−Ｓｉ：Ｈ（水素添加したａ−Ｓｉ）からなる第１の半
導体膜１３を厚さ約８ｎｍ、イントリンシックなａ−Ｓ
ｉ：Ｈからなる第２の半導体膜１４を厚さ約７２ｎｍ成
膜し被着し、温度５００℃で１時間にわたり炉アニール
を行った。

【００４３】その後、例えばＸｅＣｌエキシマレーザア
ニールにより第１の半導体膜１３と第２の半導体膜１４
とを溶融再結晶化させてｐｏｌｙ−Ｓｉからなる多結晶
質の半導体膜１５を形成する（実施形態１参照）。この
時の半導体膜１５中の不純物濃度は約１×１０¹⁷ｃｍ^-3
となり、１Ｖ程度のしきい値電圧Ｖthをシフトすること
が可能である。

【００４４】この後、フォトリソグラフィープロセス等
によりｐｏｌｙ−Ｓｉ半導体膜１５のパターニング、エ
ッチングを行い、あらかじめ定められた形状に成形する
（図３（ａ））。

【００４５】次に、パターニングした半導体膜１５の上
側から、ＣＶＤ法などによりＳｉＯx からなる膜厚約１
００ｎｍのゲート絶縁膜１６を成膜する（図３
（ｂ））。

【００４６】続いて、例えば厚さ約４００ｎｍのＭｏＷ
を被着し、フォトリソグラフィ、エッチングによりゲー
ト電極１７に成形する。ついで、このゲート電極１７を
マスクとしてゲート絶縁膜１６をエッチングする。（図
３（ｃ））。

【００４７】次に、ゲート電極１７をマスクとし自己整
合的にイオンドーピング法等によりＨ（水素）とＢ（ボ
ロン）を同時注入することにより、ソース領域１５ｓと
ドレイン領域１５ｄを形成する（図３（ｄ））。イオン
ドーピングの条件としては例えば加速電圧は約６５ｋｅ
Ｖ、ドーズ量は約３×１０¹⁵ｃｍ^-2とした。イオンドー
ピングするドーパントの原料ガスとしてはＰＨ³ を希ガ
スで希釈したガスを用いた。なおこの工程で、ＰＨ³ ／
希ガスの代わりにＢ² Ｈ⁶ ／Ｈ² 、Ｂ² Ｈ⁶ ／希ガスを
用いて、加速電圧約５０ｋＶ、ドーズ量約１×１０¹⁶ｃ
ｍ^-2程度でイオンドーピングを行うとｐ−ｃｈＴＦＴが
形成される。

【００４８】この後レジスト等の剥離を行い、さらに、
ＡＰＣＶＤ法等によりシリコン窒化膜乃至シリコン酸化
膜からなる層間絶縁膜１８を４００ｎｍ程度被着し、６
００℃、３時間の炉アニールによりコンタクト領域であ
るソース領域１５ｓ、ドレイン領域１５ｄの活性化を行
う（図４（ｅ））。なお、図中１５ｃはチャネル領域で
ある。

【００４９】さらに、フォトリソグラフィプロセスによ
り、層間絶縁膜１８をＲＩＥによりエッチングし、続い
て連続的にＣＤＥ処理によりソース領域１５ｓ、ドレイ
ン領域１５ｄの表面をエッチングすることによりコンタ
クトホール１８ａを開孔する（図４（ｆ））。

【００５０】この後に、例えばＡｌなどの導電性材料を
スパッタリング法などにより成膜し、フオトリソグラフ
ィプロセス等によりパターニングしてソース電極１９
ｓ、ドレイン電極１９ｄを形成する（図４（ｇ））。

【００５１】以上のような工程によりｎチャネルのコプ
ラナ型薄膜トランジスタ２０が完成する。本発明を適用
して薄膜トランジスタを製造することにより、半導体膜
１５に極微量の不純物を均一に拡散させることができる
だけではなく、ｐｏｌｙ−Ｓｉからなる半導体膜１５の
バックチャネル（半導体膜１５のバッファ層１２側）の
結晶性が向上し、リーク電流が小さくオン・オフ比が高
い特性の優れた薄膜トランジスタを製造することができ
る。

【００５２】（実施形態４）以下に本発明を適用した薄
膜トランジスタの特性について説明する。

【００５３】図５は本発明を適用した薄膜トランジスタ
と従来の薄膜トランジスタのゲート電圧とソース・ドレ
イン電流Ｉd との関係を示すグラフである。

【００５４】図６は本発明を適用したｎ−ｃｈ薄膜トラ
ンジスタのチャネル不純物濃度（ホウ素濃度）と移動度
との関係を示すグラフである。図７は本発明を適用した
ｐ−ｃｈ薄膜トランジスタのチャネル不純物濃度（ホウ
素濃度）と移動度との関係を示すグラフである。図８は
本発明を適用したｎ−ｃｈ薄膜トランジスタの不純物濃
度としきい値電圧Ｖthとの関係を示すグラフである。図
９は本発明を適用したｐ−ｃｈ薄膜トランジスタの不純
物濃度としきい値電圧Ｖthとの関係を示すグラフであ
る。図１０は本発明を適用したｎ−ｃｈ薄膜トランジス
タのチャネル不純物濃度（ホウ素濃度）とＳ値との関係
を示すグラフである。図１１は本発明を適用したｐ−ｃ
ｈ薄膜トランジスタのチャネル不純物濃度（ホウ素濃
度）とＳ値との関係を示すグラフである。図５からわか
るように、本発明の薄膜トランジスタは、ノンドープの
薄膜トランジスタ、すなわち、イントリンシックな半導
体膜でチャネルを形成した薄膜トランジスタと比べ、し
きい値Ｖthが約１Ｖ程度シフトし（半導体膜の膜厚約８
０ｎｍの場合）、ｎ−ｃｈＴＦＴのオフ電流を大幅に低
減することができる。すなわち、リーク電流が大幅に低
減しており、オン・オフ比が高い特性の優れた薄膜トラ
ンジスタであることがわかる。

【００５５】また図６、図７、図８、図９、図１０は、
図１１は、不純物濃度（ホウ素濃度）を変えた場合のｎ
−ｃｈＴＦＴとｐ−ｃｈＴＦＴの特性変化を示すグラフ
であるが、特に注目すべき点は、ｎ−ｃｈＴＦＴでは不
純物濃度が大きくなると移動度が低下するということ
と、５×１０¹⁷ｃｍ^-3の不純物濃度（ホウ素）でＳ値が
劣化しており、このＳ値の劣化は特にｐ−ｃｈＴＦＴで
顕著であることがわかる。すなわち、本発明を適用した
薄膜トランジスタでは、チャネルに導入する不純物濃度
が約５×１０¹⁷ｃｍ^-3以上の濃度になると特性劣化が顕
著であることを示している。したがって、約５×１０¹⁷
ｃｍ^-3より小さな不純物濃度、より好適には約５．０×
１０¹⁶〜３×１０¹⁷ｃｍ^-3程度の不純物濃度の範囲に設
定することが好適である。

【００５６】また、従来の薄膜トランジスタ（チャネル
半導体膜がイントリンシックな薄膜トランジスタ）で
は、リーク電流は１×１０^-9Ａ程度であったものが、本
発明を適用した薄膜トランジスタでは８×１０^-11 Ａ程
度（Ｖds＝１０Ｖ、Ｖgs＝０Ｖ、Ｗ＝１０μｍの場合、
Ｗはチャネル長）となり、バッファ層１２側の半導体膜
１５ａの結晶性が向上した効果が現れている。

【００５７】なお、上述の例では、薄膜トランジスタと
してコプラナ型の薄膜トランジスタに本発明を適用した
例について説明したが、本発明はこれに限ることなく例
えばスタガ型の薄膜トランジスタ、あるいは薄膜トラン
ジスタ以外の半導体素子に適用するようにしてもよい。
また、半導体膜１５としてはｐｏｌｙ−Ｓｉを用いた例
を説明したが、μｃ−Ｓｉからなる半導体膜についても
極微量のイオンなどの不純物を制御した状態で半導体膜
中に導入することができた。またμｃ−Ｓｉからなる半
導体膜についてもバックチャネルの結晶性を向上し、リ
ーク電流を低減することができた。

【００５８】本発明の主旨を逸脱しない範囲において、
さまざまに変形して実施することができる。

【００５９】（実施形態５）上述のような、ｐｏｌｙ−
ＳｉＴＦＴを用いて、画素アレイと周辺駆動回路をアレ
イ基板上に一体的に配設した液晶表示装置を作成した。

【００６０】図１２は本発明の薄膜トランジスタを用い
て構成した液晶表示装置の例を模式的に示す断面図であ
る。

【００６１】図１３は図１２に例示した液晶表示装置の
等価回路を概略的に示す図である。この液晶表示装置は
第１の透明絶縁性基板（アレイ基板）６０１上にそれそ
れ複数の画素スイッチング用ＴＦＴ６０２、画素電極６
０３、ゲート線６０４、信号線６０５からなるＴＦＴア
レイが形成され、対向電極６０８が形成された第２の透
明絶縁性基板（対向基板）６０９が配置され、また、こ
れらのＴＦＴアレイは駆動するための図示しない走査線
駆動回路、信号線駆動回路は第１の透明絶縁性基板６０
１上のＴＦＴアレイの周囲に一体的に配設されている。

【００６２】駆動回路用ＴＦＴは、ｐ−ｃｈＴＦＴ６１
０とｎ−ｃｈＴＦＴ６２０とからなるＣＭＯＳ（Ｃｏｍ
ｐｌｅｍｅｎｔａｌｙ ＭＯＳ）から構成した。なお６
１３は液晶容量、６１４は補助容量（Ｃｓ）を示してい
る。また、これらのＴＦＴ６０２、６１０、６１１は実
施形態１乃至実施形態４で説明した、多結晶質シリコン
からなる半導体膜をチャネル半導体膜として有する薄膜
トランジスタにより構成した。

【００６３】このような構成を採用することにより、移
動度が高くスイッチング特性の良好なｐｏｌｙ−ＳｉＴ
ＦＴ、μｃ−ＳｉＴＦＴなどの多結晶質シリコンからな
る半導体膜をチャネルに用いた薄膜トランジスタを用い
て液晶表示装置を構成するとともに、リーク電流を大幅
に低減することができた。したがって、特に画素スイッ
チング素子におけるリーク電流が低減するとともに、画
素の白ズミ等の極めてすくないコントラストの高い優れ
た表示品質を実現することができた。また消費電力も低
減することができた。さらに駆動回路部のｎ−ｃｈのＴ
ＦＴにおいてもリーク電流が低減し、回路のオン／オフ
比が十分をとることができ、画素アレイの駆動能力を大
幅に向上することができた。

【００６４】なお、この例では透過型液晶表示装置を例
にとって説明したが、本発明の薄膜トランジスタは反射
型液晶表示装置にも全く同様に適用することができる。

【００６５】

【発明の効果】以上説明したようにの半導体素子の製造
方法によれば、多結晶質シリコンからなる半導体膜に極
微量の不純物を制御された状態で導入することができ
る。また、またチャネル半導体膜を構成する多結晶質シ
リコンの結晶粒径が均一な半導体膜を有する半導体素子
を製造することができる。さらに多結晶質シリコンから
なる半導体膜のバックチャネル側の結晶性を向上するこ
とができる。したがって、例えば本発明を適用して薄膜
トランジスタを製造することにより、半導体膜に極微量
の不純物を均一に拡散させることができるだけではな
く、ｐｏｌｙ−Ｓｉからなる半導体膜のバックチャネル
の結晶性を向上し、リーク電流が小さくオン・オフ比が
高い特性の優れた薄膜トランジスタを製造することがで
きる。さらに、本発明の半導体素子の製造方法によれ
ば、Ｖthを任意にコントロールできるためにノ一マリオ
ンタイプの薄膜トランジスタのしきい値電圧Ｖthをシフ
トさせノ一マリオフタイプの薄膜トランジスタにするこ
とができる。

【００６６】また本発明の薄膜トランジスタは、極微量
の不純物が均一に拡散し、かつバックチャネルの結晶性
の高い半導体膜を備えている。したがって、リーク電流
が低減し、オン・オフ比を向上することができる。

【図面の簡単な説明】

【図１】本発明の半導体素子の製造方法を説明するため
の図。

【図２】図１に例示した方法により製造した半導体膜の
膜厚方向の断面構造を模式的に示す図。

【図３】本発明を適用した薄膜トランジスタの製造工程
を説明するための図。

【図４】本発明を適用した薄膜トランジスタの製造工程
を説明するための図。

【図５】本発明を適用した薄膜トランジスタと従来の薄
膜トランジスタのゲート電圧とソース・ドレイン電流Ｉ
d との関係を示すグラフ。

【図６】本発明を適用したｎ−ｃｈ薄膜トランジスタの
チャネル不純物濃度（ホウ素濃度）と移動度との関係を
示すグラフ。

【図７】本発明を適用したｐ−ｃｈ薄膜トランジスタの
チャネル不純物濃度（ホウ素濃度）と移動度との関係を
示すグラフ。

【図８】本発明を適用したｎ−ｃｈ薄膜トランジスタの
不純物濃度としきい値電圧Ｖthとの関係を示すグラフ。

【図９】本発明を適用したｐ−ｃｈ薄膜トランジスタの
不純物濃度としきい値電圧Ｖthとの関係を示すグラフ。

【図１０】本発明を適用したｎ−ｃｈ薄膜トランジスタ
のチャネル不純物濃度（ホウ素濃度）とＳ値との関係を
示すグラフ。

【図１１】本発明を適用したｐ−ｃｈ薄膜トランジスタ
のチャネル不純物濃度（ホウ素濃度）とＳ値との関係を
示すグラフ。

【図１２】本発明の薄膜トランジスタを用いて構成した
液晶表示装置の例を模式的に示す断面図。

【図１３】図１２に例示した液晶表示装置の等価回路を
概略的に示す図。

【符号の説明】

１１…………絶縁性基板 １２…………バッファ層 １３…………第１の半導体膜 １４…………第２の半導体膜 １５…………半導体膜 １５ａ………第１の層 １５ｂ………第２の層 １５ｓ………ソース領域 １５ｄ………ドレイン領域 １６…………ゲート絶縁膜 １７…………ゲート電極 １８…………層間絶縁膜 １８ａ………コンタクトホール １９ｓ………ソース電極 １９ｄ………ドレイン電極 ２０…………薄膜トランジスタ ６０１………第１の透明絶縁性基板 ６０２………薄膜トランジスタ（画素スイッチング用） ６０３………画素電極 ６０４………走査線 ６０５………信号線 ６０７………液晶層 ６０８………対向電極 ６０９………第２の透明絶縁性基板 ６１０………ｐ−ｃｈＴＦＴ ６１１………ｎ−ｃｈＴＦＴ ６１２………ＣＭＯＳ ６１３………液晶容量 ６１４………補助容量

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１８Ｆ ６２７Ｚ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくとも表面が絶縁性を呈する基板上
   に、不純物イオンを導入した第１の半導体膜を形成する
   工程と、 前記第１の半導体膜上に、イントリンシックな第２の半
   導体膜を形成する工程と、 前記第１の半導体膜と前記第２の半導体膜とが溶融して
   前記不純物イオンが溶融層内に実質的に均一に拡散する
   ように前記第１の半導体膜と前記第２の半導体膜とに光
   を照射する工程とを有することを特徴とする半導体素子
   の製造方法。
2. 【請求項２】 前記光を照射する工程で溶融したとき、
   溶融した前記第１の半導体膜および前記第２の半導体膜
   中の前記不純物イオンの濃度が約５×１０¹⁶〜３×１０
   ¹⁷ｃｍ^-3になるように、前記第１の半導体膜中の前記不
   純物イオンの濃度、前記第１の半導体膜の体積、または
   前記第２の半導体膜の体積を調節することを特徴とする
   請求項１に記載の半導体素子の製造方法。
3. 【請求項３】 第１の面と第２の面とを有し、非単結晶
   の結晶質シリコンからなり、不純物イオンが約５×１０
   ¹⁶〜３×１０¹⁷ｃｍ^-3の濃度で実質的に均一に導入され
   た半導体膜と、 前記半導体膜の前記第１の面と絶縁性膜を介して対向し
   たゲート電極と、 前記半導体膜の前記第２の面上で前記半導体膜とオーミ
   ック接合するとともに互いに分離して配設されたソース
   電極およびドレイン電極とを具備し、 前記半導体膜は、前記第１の面側に形成された第１の結
   晶粒径を有する第１の層と、前記第２の面側に形成され
   前記第１の結晶粒径よりも小さな第２の結晶粒径を有す
   る第２の層とを有することを特徴とする薄膜トランジス
   タ。