KR100261680B1 - 박막 트랜지스터의 제조방법 - Google Patents
박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100261680B1 KR100261680B1 KR1019930023068A KR930023068A KR100261680B1 KR 100261680 B1 KR100261680 B1 KR 100261680B1 KR 1019930023068 A KR1019930023068 A KR 1019930023068A KR 930023068 A KR930023068 A KR 930023068A KR 100261680 B1 KR100261680 B1 KR 100261680B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- layer
- channel
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 LCD나 에스램등에 사용되는 TFT의 제조 방법에 관한 것으로서, a-Si을 두껍게 형성한 후, 저온에서 장시간 열처리하여 그레인 바운더리가 큰 폴리 실리콘층을 형성하고, 상기 폴리 실리콘층을 에치백하여 TFT에 적당한 두께로 식각하여 채널 폴리를 형성하였으므로, 두꺼운 채널의 장점인 높은 온전류, 낮은 오프전류, 작은 스윙 폭 등의 특성에 의해 LCD 응용시에는 콘트라스트가 증가되고, 소비전력이 감소되며, 소자의 동작 속도가 증가되는 효과가 있으며, 에스램 적용시에는 소비 전력 감소 및 온 전류 증가에 의해 소프트 에러율이 감소된다.
Description
제1도 (a)~(d)는 본발명의 일실시예에 따른 박막 트랜지스터의 제조 공정도.
제2도 (a)~(c)는 본발명의 다른 실시예에 따른 박막트랜지스터의 제조 공정도.
＜도면의 주요부분에 대한 부호의 설명＞
11,21 : 절연 기판 12,22 : 폴리 실리콘층
13,23 : 감광막 패턴 14,24 : 소오스/드레인 영역
15,25 : 게이트 절연막 16,26 : 게이트
17,27 : 절연층 18,28 : 콘택홀
19,29 : 금속 배선
본 발명은 박막 트랜지스터(thin film transister; 이하 TFT라 칭함)의 제조 방법에 관한 것으로서, 특히 절연기판 상에 채널 폴리실리콘층를 두껍게 형성한 후, 저온에서 장시간 열처리하여 그레인 바운더리(grain boundary)를 크게하고 에치백하여 얇은 채널폴리를 형성함으로서 온(on) 전류를 증가시키고, 오프(off) 전류를 감소시키며, 전하 이동도(mobility)를 증가시켜 전기적 특성 및 신뢰성을 향상시킬 수 있는 TFT의 제조 방법에 관한 것이다.
일반적으로 절연기판상에 형성되는 박막 트랜지스터는 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 구동소자나, 에스램(static RAM)의 풀업(pull-up) 소자로 사용된다.
이러한 TFT는 반도체 기판 상에 형성되는 벌크(bulk) 트랜지스터에 비해 전하의 채널이 되는 게이트하부의 채널 폴리실리콘층의 두께가 얇으므로 전하 이동도가 낮고, 온-전류가 낮으며, 오프-전류가 높고, 신호의 스윙 폭이 큰 등의 전기적으로 열악한 특성을 나타내는 단점이 있다. 그러나 TFT는 절연기판 상에 형성할 수 있으며, 구조가 간단하고, 두께가 얇은 등의 이점이 있어 널리 사용되고 있다.
상기 TFT는 게이트의 위치에 따라 게이트가 채널 폴리실리콘층의 상부에 형성되는 톱 게이트(top gate)형과 채널 폴리실리콘층의 하부에 형성되는 버툼 게이트(bottom gate)형이 있다.
도시되어 있지는 않으나, 종래 기술에 따른 TFT의 제조 방법을 버툼 게이트 형을 예를들어 살펴보면 다음과 같다.
먼저, 절연기판, 예를들어 LCD의 경우 유리기판 상에 폴리 실리콘으로된 게이트를 형성한 후, 상기 게이트 및 유리기판 표면에 산화막으로된 게이트 절연막을 화학기상증착(chemical vapor deposition; 이하 CVD라 칭함) 방법으로 형성한다.
그다음 상기 게이트 절연막 상에 폴리 실리콘층을 CVD 방법으로 형성하고, 상기 폴리실리콘층을 사진식각하여 폴리실리콘층 패턴을 형성하고, 상기 게이트 양측의 폴리 실리콘층에 불순물 이온을 주입하여 소오스/드레인 영역과 채널 영역을 정의한다. 그후, 상기 폴리 실리콘층을 덮는 평탄화 및 절연을 위한 절연층을 전면에 도포하고, 콘택홀 및 금속배선을 형성하여 TFT를 완성한다.
상기와 같이 제작된 TFT는 채널 폴리실리콘층의 두께에 따라 전기적 특성이 크게 영향을 받는데, 이는 오프 전류의 원인이 되는 채널 폴리실리콘층의 그레인 바운더리의 크기가 두께에 비례하기 때문이다.
도시되어 있지는 않으나, 본발명자의 실험 결과에 의하면, 채널 폴리실리콘층의 두께가 300Å 에서 1500Å의 범위에서는 채널 폴리실리콘층의 비저항이 약 10-2Ω·cm 에서 10-3Ω·cm 이하로 감소되어 일정하게 유지되고, 홀(hall) 이동도는 약 10 ㎠/V·s 에서 50 ㎠/V·s 으로 증가되어 일정하게 유지된다. 따라서, 채널폴리를 1500~3000Å 정도로 두껍게 형성하면, 폴리 실리콘의 두께에 따라 증가되는 전하 이동도가 증가되고, 비저항이 감소되어 온 전류가 증가되며, 소오스/드레인 저항이 감소되어 TFT의 전기적 동작 특성을 개선할 수 있다. 그러나 상기와 같이 두께가 두꺼운 채널 폴리실리콘층을 사용한 TFT는 그레인 바운더리에 의한 오프 전류가 증가되어 반도체 장치의 특성을 저하시킨다. 특히 LCD의 경우에는 화면의 콘트라스트(contrast)를 저하시키고, 소모 전력을 증가시키며, SRAM의 경우에는 스탬 바이(stand by) 전류를 증가시키는 등의 문제점이 있다.
따라서 채널 폴리실리콘층을 200~800Å 정도로 얇게하여 TFT를 형성하였으나, 이는 앞에서 설명한 바와 같이, 소오스/드레인 저항을 증가시키고, 온 전류를 감소시키며, 전하 이동도를 감소시켜 소자의 특성을 저하시키는 문제점이 있다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 TFT의 채널 폴리실리콘층이 될 비정질 실리콘(amorphous silicon; 이하 a-Si이라 칭함) 층을 두껍게 형성한 후, 저온에서 장시간 열처리하여 상기 a-Si층을 그레인 바운더리가 큰 폴리실리콘층화시키고, 에치백하여 얇은 채널 폴리실리콘층을 갖는 TFT를 형성하여 전자 이동도 및 온 전류를 높이고, 오프 전류 및 소오스/ 드레인 저항을 감소시켜 전기적 동작 특성을 향상시킬 수 있는 TFT의 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 TFT 제조 방법의 특징은, TFT의 채널층으로 사용되는 비정질 실리콘층을 형성하고자하는 채널층의 두께 보다 두껍게 형성한 후, 소정온도에서 소정시간 동안 열처리하여 상기 비정질 실리콘층의 그레인 바운더리를 성장시켜 폴리 실리콘화시키고, 상기 폴리 실리콘층을 소정 두께 제거하여 채널 폴리실리콘층을 형성함에 있다.
이하, 첨부 도면을 참조하여 본 발명에 따른 TFT의 제조 방법에 대하여 상세히 설명한다.
제 1 도 (a)~(d)는 본발명에 따른 TFT의 제조 공정도로서, 에스램에 주로 사용되는 톱 게이트형 TFT의 예이다.
먼저, 절연 기판(11) 상에 a-Si층을 CVD 방법으로 채널로 사용될 두께 보다 두껍게, 예를들어 1500~3000Å 정도 두께로 도포한 후, 비교적 저온, 예를 들어 580~650℃ 정도의 온도에서 장시간, 예를들어 2~24시간 정도 열처리하여 큰 그레인 바운더리를 갖는 폴리 실리콘층(12)을 형성한다. 이때 상기 열처리 공정을 인-시투(in-situ) 상태에서 실시한다. (제 1 도 (a) 참조).
그다음 상기 폴리 실리콘층(12) 상에 채널 폴리실리콘층로 예정된 부분이 보호되도록 감광막 패턴(13)을 형성한 후, 상기 감광막 패턴(13)에 의해 노출되어 있는 폴리 실리콘층(12)에 불순물 이온을 주입하고 활성화시켜 소오스/드레인 영역(14)을 형성한다. (제 1 도 (b) 참조).
그후, 상기 감광막 패턴(13)을 제거하고, 상기 폴리 실리콘층(12)을 에치백하여 TFT에 적당한 두께, 예를들어 200~800Å 정도 두께가 되도록한다.
그다음 상기 폴리 실리콘층(12)의 표면에 절연막, 예를들어 산화막이나 산화막-질화막-산화막의 적층 구조로된 게이트 절연막(15)과 폴리 실리콘층(도시되지 않음)을 CVD 방법으로 순차적으로 형성한 후, 상기 소오스/드레인 영역(14) 사이의 채널 폴리실리콘층 상의 폴리 실리콘층이 남도록 패턴잉하여 게이트(16)를 형성한다. (제 1 도 (c) 참조).
그다음 상기 구조의 전표면에 절연재질, 예를들어 에스.오.지(spin on glass)나 산화막 또는 질화막으로된 절연층(17)을 도포하고, 콘택홀(18) 및 상기 콘택홀(18)을 메운 금속배선(19)을 순차적으로 형성하여 두께가 얇은 채널 폴리 실리콘층을 가지는 TFT를 완성한다. (제 1 도 (d) 참조).
본발명의 다른 실시예로서, 버툼 게이트형 TFT의 제조 방법을 제 2 도 (a)~(c)를 참조하여 살펴보면 다음과 같다.
먼저, 절연기판(21) 상에 폴리 실리콘층(도시되지 않음)을 도포한 후, 패턴 잉하여 게이트(26)를 형성한 후, 상기 구조의 전표면에 게이트 절연막(25)과 1500~3000Å 정도 두께의 a-Si층(도시되지 않음)을 CVD 방법으로 순차적으로 형성한다. 그다음 580~650℃ 정도의 저온에서, 2~24시간 정도 장시간 열처리하여 상기 a-Si층을 큰 그레인 바운더리를 갖는 폴리 실리콘층(22)으로 변환시킨다. 그후, 상기 폴리 실리콘층(22)을 원하는 채널 폴리실리콘층의 두께, 예를들어 200~800Å 정도 두께가 되도록 에치백한다. (제 2 도 (a) 참조).
그다음 상기 게이트(25) 상부의 폴리 실리콘층(22)이 보호되도록 감광막 패턴(23)을 형성한 후, 상기 감광막 패턴(23)에 의해 노출되어 있는 폴리 실리콘층(22)에 불순물 이온을 주입하고 활성화시켜 소오스/드레인 영역(24)을 형성한다. (제 2 도 (b) 참조).
그후, 상기 구조의 전표면에 절연층(27)을 도포한 후, 콘택홀(28) 및 금속 배선(29)을 순차적으로 형성하여 TFT를 완성한다. (제 2 도 (c) 참조).
상기에서는 에스램용 TFT를 예로들었으나, TFT가 액정 구동의 스위칭 소자로 쓰이는 LCD에서도 본발명에 따른 채널 폴리실리콘층의 제조 방법을 사용할 수 있다.
도시되어 있지는 않으나, 상기와 같이 형성된 채널 폴리실리콘층는 본 발명자의 실험 결과에 의하면, 채널 폴리실리콘층의 두께에 관계 없이 홀 이동도가 약 45 ㎠/V·s 정도로 증가되고, 비저항이 10-3Ω·cm 이하로 감소되었다. 특히 채널 폴리실리콘층의 두께가 얇을 경우, 예를들어 1000Å 이하에서도 거의 일정한 값을 유지하였다.
상술한 바와 같이 본발명에 따른 TFT의 제조 방법은 a-Si을 두껍게 형성한 후, 저온에서 장시간 열처리하여 그레인 바운더리가 큰 폴리 실리콘층을 형성한다. 그다음 상기 폴리 실리콘층을 에치백하여 TFT에 적당한 두께로 식각하여 채널 폴리실리콘층을 형성하였으므로, 두꺼운 채널의 장점인 높은 온전류, 낮은 오프전류, 낮은 스윙 폭 등의 특성에 의해 LCD 응용시에는 콘트라스트가 증가되고, 소비전력이 감소되며, 소자의 동작 속도가 증가되는 효과가 있으며, 에스램 적용시에는 소비 전력 감소 및 온 전류 증가에 의해 소프트 에러율이 감소되는 효과가 있다.
Claims (2)
- 게이트전극과 게이트절연막과 채널이 되는 채널 폴리실리콘층 및 소오스/드레인영역을 구비하여 절연기판상에 형성되는 박막 트랜지스터의 제조 방법에 있어서, 상기 박막 트랜지스터의 채널층으로 사용될 비정질 실리콘층을 형성하되, 채널 폴리실리콘층으로 사용될 두께 보다 두꺼운 1500~3000Å 두께로 형성하는 공정과, 상기 비정질 실리콘층을 열처리하여 그레인 바운더리가 성장된 폴리 실리콘층을 형성하는 공정과, 상기 폴리 실리콘층을 소정 두께를 제거하여 200~800Å 두께의 채널 폴리 실리콘층을 형성하는 공정을 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 비정질 실리콘층의 열처리를 580~650℃ 에서, 2~24시간 동안 열처리하는 것을 특징으로하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023068A KR100261680B1 (ko) | 1993-11-02 | 1993-11-02 | 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023068A KR100261680B1 (ko) | 1993-11-02 | 1993-11-02 | 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015661A KR950015661A (ko) | 1995-06-17 |
| KR100261680B1 true KR100261680B1 (ko) | 2000-07-15 |
Family
ID=19367165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023068A KR100261680B1 (ko) | 1993-11-02 | 1993-11-02 | 박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100261680B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362187B1 (ko) * | 1995-12-28 | 2003-03-06 | 주식회사 하이닉스반도체 | 박막트랜지스터제조방법 |
| KR100428782B1 (ko) * | 2001-04-11 | 2004-04-27 | 삼성전자주식회사 | 포고 핀 탄성 측정장치 |
-
1993
- 1993-11-02 KR KR1019930023068A patent/KR100261680B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015661A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| US7008830B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US6075257A (en) | Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure | |
| US5981317A (en) | Method of fabricating a thin film transistor | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| KR20020050085A (ko) | 박막 트랜지스터 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100261680B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US20060071352A1 (en) | Thin film transistors and methods of manufacture thereof | |
| JP3325996B2 (ja) | 半導体装置作製方法 | |
| JP4354099B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001111055A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4100655B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100488063B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| KR200161009Y1 (ko) | 다결정 실리콘 박막트랜지스터 액정표시판 | |
| KR950011024B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JPH0572555A (ja) | 薄膜トランジスター | |
| KR100520379B1 (ko) | 폴리 실리콘 박막 트랜지스터 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| KR100269356B1 (ko) | 박막트랜지스터제조방법 | |
| Lin et al. | P‐1.7: High Performance 12.7 inch 3K* 2K DEMUX TDDI TPC LCD Fabricated by TGSA bilayer Oxide TFT Technology | |
| CN114242735A (zh) | 一种阵列基板及制作方法、移动终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |