JP2001111055A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP2001111055A JP2001111055A JP28436299A JP28436299A JP2001111055A JP 2001111055 A JP2001111055 A JP 2001111055A JP 28436299 A JP28436299 A JP 28436299A JP 28436299 A JP28436299 A JP 28436299A JP 2001111055 A JP2001111055 A JP 2001111055A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- polycrystalline
- side wall
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 結晶Si薄膜トランジスタのLDD領域は、不純
物の注入により形成されるため損傷を受ける。また、従
来のLDD作成工程は、多くの不純物注入工程を含んでい
るため工程が複雑になる。多結晶Siの水素化工程もコス
ト高の要因となる。 【解決手段】 ゲート電極側面に絶縁膜で形成されるサ
イドウォール中に、チャネル部の導電型と反対符号の固
定電荷を導入することで、サイドウォール下部の多結晶
Si領域にキャリアが誘起され、抵抗を下げることで、多
結晶Si膜への不純物注入無しに、実効的にＬＤＤ領域を
形成する。また、サイドウォール形成用の絶縁膜を水素
あるいは窒素、その両方を含む雰囲気中で形成すること
で、水素化工程を兼ねるという効果を有している。
物の注入により形成されるため損傷を受ける。また、従
来のLDD作成工程は、多くの不純物注入工程を含んでい
るため工程が複雑になる。多結晶Siの水素化工程もコス
ト高の要因となる。 【解決手段】 ゲート電極側面に絶縁膜で形成されるサ
イドウォール中に、チャネル部の導電型と反対符号の固
定電荷を導入することで、サイドウォール下部の多結晶
Si領域にキャリアが誘起され、抵抗を下げることで、多
結晶Si膜への不純物注入無しに、実効的にＬＤＤ領域を
形成する。また、サイドウォール形成用の絶縁膜を水素
あるいは窒素、その両方を含む雰囲気中で形成すること
で、水素化工程を兼ねるという効果を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）に関する。特に本発明はアクティブマトリク
ス回路のスイッチング素子及び駆動回路に用いる薄膜ト
ランジスタ（ＴＦＴ）に関する。
（ＴＦＴ）に関する。特に本発明はアクティブマトリク
ス回路のスイッチング素子及び駆動回路に用いる薄膜ト
ランジスタ（ＴＦＴ）に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、市場の拡大に伴
い、大型化、高精細化、高輝度化へと開発が進められて
いる。その中でも、特に画素スイッチ素子、駆動回路を
基板に組み込んだ、一体型のアクティブマトリックス液
晶表示装置は、将来の液晶表示装置の主流と目され研究
開発が進められている。基板に形成される画素スイッチ
素子、駆動回路は、多結晶シリコン薄膜を用いた薄膜ト
ランジスタ（ｐ−SiTFT）で構成されている。
い、大型化、高精細化、高輝度化へと開発が進められて
いる。その中でも、特に画素スイッチ素子、駆動回路を
基板に組み込んだ、一体型のアクティブマトリックス液
晶表示装置は、将来の液晶表示装置の主流と目され研究
開発が進められている。基板に形成される画素スイッチ
素子、駆動回路は、多結晶シリコン薄膜を用いた薄膜ト
ランジスタ（ｐ−SiTFT）で構成されている。
【０００３】しかし、多結晶Si薄膜トランジスタは、オ
フ電流（リーク電流）が大きく、液晶表示装置の画素ス
イッチ素子として使用する場合には問題があった。ま
た、多結晶Si薄膜トランジスタは長時間の駆動におい
て、単結晶SiMOS型トランジスタと同様に、ホットキャ
リアによりオン電流が低下するという、信頼性上の問題
があった。
フ電流（リーク電流）が大きく、液晶表示装置の画素ス
イッチ素子として使用する場合には問題があった。ま
た、多結晶Si薄膜トランジスタは長時間の駆動におい
て、単結晶SiMOS型トランジスタと同様に、ホットキャ
リアによりオン電流が低下するという、信頼性上の問題
があった。
【０００４】従来、上記の課題を解決するために、単結
晶SiMOS型トランジスタで行われているように、ソース
・ドレイン領域に並地して、ソース・ドレイン領域と同
じ導電型でかつ不純物濃度が低い領域を設ける。いわゆ
る、Lightly doped Drain(LDD)構造が採用されている。
晶SiMOS型トランジスタで行われているように、ソース
・ドレイン領域に並地して、ソース・ドレイン領域と同
じ導電型でかつ不純物濃度が低い領域を設ける。いわゆ
る、Lightly doped Drain(LDD)構造が採用されている。
【０００５】以下に従来のLDD構造の工程例を図３に示
す。絶縁性基板１上に、下地絶縁膜２を形成し、多結晶
Si膜３を所定領域にパターン形成する。そして、この多
結晶Si膜３上に、ＳｉＯ2等のゲート絶縁層４を形成す
る。次に、ゲート電極５を所定領域にパターン形成す
る。さらに、このゲート電極をマスクとして、イオンド
ーピング等の手段によって不純物元素（リンやホウ素）
を導入し、自己整合的に不純物濃度が低い領域(LDD領
域)６、が多結晶Si膜３に形成される。その後、図３に
示すように次に、プラズマＣＶＤ、ＡＰＣＶＤ等の手段
によって、絶縁膜７を形成する。その後、絶縁膜７を異
方性エッチングすることによって、ゲート電極の側面に
隣接してサイドウォール（側壁）８を形成する。次に、
サイドウォール８とゲート電極５をマスクとして図３に
示すように、LDD領域６を形成した時と同じ導電型の不
純物のイオン注入を行い、多結晶Si膜３に自己整合的に
十分な高濃度の不純物領域（ソース／ドレイン領域）９
を形成する。その後注入した不純物の活性化処理を行
う。次に図４に示すように層間絶縁膜８を全表面に形成
する。このとき、そしてこの層間絶縁膜１０とゲート絶
縁層４に、多結晶Si膜３のソース・ドレイン領域６に到
達するようにコンタクトホール１１を開け、さらにその
コンタクトホール１１を通してソース・ドレイン領域９
に接続されるソース・ドレイン電極１２を形成する。こ
のようにして、Lightly doped Drain(LDD)構造の多結晶
Si薄膜トランジスタが形成される。通常、多結晶Si薄膜
トランジスタではこの後、特性を向上させるために多結
晶Si中のダングリングを終端するための処理（水素化）
が行われる。
す。絶縁性基板１上に、下地絶縁膜２を形成し、多結晶
Si膜３を所定領域にパターン形成する。そして、この多
結晶Si膜３上に、ＳｉＯ2等のゲート絶縁層４を形成す
る。次に、ゲート電極５を所定領域にパターン形成す
る。さらに、このゲート電極をマスクとして、イオンド
ーピング等の手段によって不純物元素（リンやホウ素）
を導入し、自己整合的に不純物濃度が低い領域(LDD領
域)６、が多結晶Si膜３に形成される。その後、図３に
示すように次に、プラズマＣＶＤ、ＡＰＣＶＤ等の手段
によって、絶縁膜７を形成する。その後、絶縁膜７を異
方性エッチングすることによって、ゲート電極の側面に
隣接してサイドウォール（側壁）８を形成する。次に、
サイドウォール８とゲート電極５をマスクとして図３に
示すように、LDD領域６を形成した時と同じ導電型の不
純物のイオン注入を行い、多結晶Si膜３に自己整合的に
十分な高濃度の不純物領域（ソース／ドレイン領域）９
を形成する。その後注入した不純物の活性化処理を行
う。次に図４に示すように層間絶縁膜８を全表面に形成
する。このとき、そしてこの層間絶縁膜１０とゲート絶
縁層４に、多結晶Si膜３のソース・ドレイン領域６に到
達するようにコンタクトホール１１を開け、さらにその
コンタクトホール１１を通してソース・ドレイン領域９
に接続されるソース・ドレイン電極１２を形成する。こ
のようにして、Lightly doped Drain(LDD)構造の多結晶
Si薄膜トランジスタが形成される。通常、多結晶Si薄膜
トランジスタではこの後、特性を向上させるために多結
晶Si中のダングリングを終端するための処理（水素化）
が行われる。
【０００６】
【発明が解決しようとする課題】上記のLDD領域は、前
記のようにオフ特性、及び信頼性を保持する重要な部分
であるが、不純物の注入により形成されるために、損傷
を受ける。単結晶SiMOS型トランジスタでは活性化処理
を〜１０００℃の高温で行うことで、損傷を回復させる
ことができるが、耐熱性の低い絶縁性基板を用いている
場合には、LDD部分の、十分な損傷回復ができず、TFT特
性、特にオフ特性に悪影響を与えていた。
記のようにオフ特性、及び信頼性を保持する重要な部分
であるが、不純物の注入により形成されるために、損傷
を受ける。単結晶SiMOS型トランジスタでは活性化処理
を〜１０００℃の高温で行うことで、損傷を回復させる
ことができるが、耐熱性の低い絶縁性基板を用いている
場合には、LDD部分の、十分な損傷回復ができず、TFT特
性、特にオフ特性に悪影響を与えていた。
【０００７】また、上記のLDDを作成する工程では２回
の不純物注入を行っているが、通常、駆動回路を構成す
るためにはｎチャネルとp-チャネルの２種屡のTFTを形
成する必要からさらに少なくとも１回の不純物注入が必
要となり、TFTの作製工程が複雑になり、コスト高の要
因となる。同じく、多結晶Siの水素化の工程もコスト高
の要因となる。
の不純物注入を行っているが、通常、駆動回路を構成す
るためにはｎチャネルとp-チャネルの２種屡のTFTを形
成する必要からさらに少なくとも１回の不純物注入が必
要となり、TFTの作製工程が複雑になり、コスト高の要
因となる。同じく、多結晶Siの水素化の工程もコスト高
の要因となる。
【０００８】上記のLDD部分の損傷を避ける手段として
は、LDD部分に不純物を注入しない、いわゆるオフセッ
ト構造が挙げられるが、オフセット部分の抵抗が高くな
るため、TFTの能力を落としてしまうという欠点があっ
た。
は、LDD部分に不純物を注入しない、いわゆるオフセッ
ト構造が挙げられるが、オフセット部分の抵抗が高くな
るため、TFTの能力を落としてしまうという欠点があっ
た。
【０００９】
【課題を解決するための手段】本発明に係わる薄膜トラ
ンジスタはゲート電極の側面に隣接するサイドウォール
中、あるいはこの絶縁膜とその下部の多結晶Si領域の界
面に、チャネル部の導電型と反対符号の固定電荷(ｎチ
ャネルTFTの場合には正の電荷、ｐチャネルTFTの場合に
は負の電荷)を導入することで、サイドウォール下部の
多結晶Si領域にキャリアが誘起され、抵抗を下げること
で、多結晶Si膜への不純物注入無しに、実効的にＬＤＤ
領域を形成する。このため、LDD領域の多結晶Si膜に損
傷が入らないという効果を有している。また上記の固定
電荷の形成は、サイドウォール形成用の膜堆積時に膜中
に導入する方法や、ゲート電極形成後にセシウム、塩素
などのイオン注入を行なう方法などによって実現でき
る。
ンジスタはゲート電極の側面に隣接するサイドウォール
中、あるいはこの絶縁膜とその下部の多結晶Si領域の界
面に、チャネル部の導電型と反対符号の固定電荷(ｎチ
ャネルTFTの場合には正の電荷、ｐチャネルTFTの場合に
は負の電荷)を導入することで、サイドウォール下部の
多結晶Si領域にキャリアが誘起され、抵抗を下げること
で、多結晶Si膜への不純物注入無しに、実効的にＬＤＤ
領域を形成する。このため、LDD領域の多結晶Si膜に損
傷が入らないという効果を有している。また上記の固定
電荷の形成は、サイドウォール形成用の膜堆積時に膜中
に導入する方法や、ゲート電極形成後にセシウム、塩素
などのイオン注入を行なう方法などによって実現でき
る。
【００１０】イオン注入で固定電荷を形成する場合は、
固定電荷の制御がより正確に行えるという効果を有して
いる。また、サイドウォール形成用の絶縁膜を水素ある
いは窒素、その両方を含む雰囲気中で形成することで、
水素化工程を兼ねるという効果を有している。また、そ
のサイドウォール形成用の絶縁膜をプラズマCVD法で作
製することで、プラズマの効果で、前記水素化がより効
果的に行われるという効果を有している。
固定電荷の制御がより正確に行えるという効果を有して
いる。また、サイドウォール形成用の絶縁膜を水素ある
いは窒素、その両方を含む雰囲気中で形成することで、
水素化工程を兼ねるという効果を有している。また、そ
のサイドウォール形成用の絶縁膜をプラズマCVD法で作
製することで、プラズマの効果で、前記水素化がより効
果的に行われるという効果を有している。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１２】（実施例１）図１は、本発明を用いたｎチ
ャネルTFTの一実施例を示す断面図である。
ャネルTFTの一実施例を示す断面図である。
【００１３】絶縁性基板１上に、下地絶縁膜２を形成
し、多結晶Si膜３を所定領域にパターン形成する。そし
て、この多結晶Si膜３上に、ＳｉＯ2等のゲート絶縁層
４を形成する。次に、ゲー電極５を所定領域にパターン
形成する。さらに、図３に示すように、プラズマＣＶＤ
法でＳｉＨ4、ＮＨ3、Ｈ2、Ｎ2を含む雰囲気中で、正の固
定電荷を有するＳｉＮx膜１３を形成する（形成条件に
より、ＳｉＮxが正の固定電荷を有することは、例えば
「半導体・集積回路技術シンポジウム Vol.34 p.97〜10
2(1988)」に示されている）。その後、ＳｉＮx膜１３を
異方性エッチングすることによって、ゲート電極の側面
に隣接してサイドウォール（側壁）１４を形成する。サ
イドウォール(SiNx)中の正の固定電荷により、下部の多
結晶Si領域にキャリアが誘起され、多結晶Si膜への不純
物注入無しに、実効的なＬＤＤ領域１５が形成される。
次に、サイドウォール１４とゲート電極５をマスクとし
て図１に示すように不純物(P)の注入を行い、多結晶Si
膜３に自己整合的に十分な高濃度の不純物領域（ソース
／ドレイン領域）９を形成する。その後注入した不純物
の活性化処理を行う。次に図１に示すように層間絶縁膜
１０を全面に形成する。そしてこの層間絶縁膜１０とゲ
ート絶縁層４に、多結晶Si膜３のソース・ドレイン領域
９に到達するようにコンタクトホール１１を開け、さら
にそのコンタクトホール１１を通してソース・ドレイン
領域９に接続されるソース・ドレイン電極１２を形成す
る。
し、多結晶Si膜３を所定領域にパターン形成する。そし
て、この多結晶Si膜３上に、ＳｉＯ2等のゲート絶縁層
４を形成する。次に、ゲー電極５を所定領域にパターン
形成する。さらに、図３に示すように、プラズマＣＶＤ
法でＳｉＨ4、ＮＨ3、Ｈ2、Ｎ2を含む雰囲気中で、正の固
定電荷を有するＳｉＮx膜１３を形成する（形成条件に
より、ＳｉＮxが正の固定電荷を有することは、例えば
「半導体・集積回路技術シンポジウム Vol.34 p.97〜10
2(1988)」に示されている）。その後、ＳｉＮx膜１３を
異方性エッチングすることによって、ゲート電極の側面
に隣接してサイドウォール（側壁）１４を形成する。サ
イドウォール(SiNx)中の正の固定電荷により、下部の多
結晶Si領域にキャリアが誘起され、多結晶Si膜への不純
物注入無しに、実効的なＬＤＤ領域１５が形成される。
次に、サイドウォール１４とゲート電極５をマスクとし
て図１に示すように不純物(P)の注入を行い、多結晶Si
膜３に自己整合的に十分な高濃度の不純物領域（ソース
／ドレイン領域）９を形成する。その後注入した不純物
の活性化処理を行う。次に図１に示すように層間絶縁膜
１０を全面に形成する。そしてこの層間絶縁膜１０とゲ
ート絶縁層４に、多結晶Si膜３のソース・ドレイン領域
９に到達するようにコンタクトホール１１を開け、さら
にそのコンタクトホール１１を通してソース・ドレイン
領域９に接続されるソース・ドレイン電極１２を形成す
る。
【００１４】上記の実施例では、サイドウォールを形成
するSiNxを水素原子及び窒素原子を含む雰囲気で、プラ
ズマＣＶＤ法で行っているため、多結晶Si膜のダングリ
ングボンドの終端もSiNx形成と同時に行われるという効
果を有している。
するSiNxを水素原子及び窒素原子を含む雰囲気で、プラ
ズマＣＶＤ法で行っているため、多結晶Si膜のダングリ
ングボンドの終端もSiNx形成と同時に行われるという効
果を有している。
【００１５】図４に本発明に係る薄膜トランジスタの特
性を実線で示す。比較のために、図３に示した従来の薄
膜トランジスタの特性を点線で示す。この図から明らか
なように本発明の薄膜トランジスタはオフ特性が改善し
ていることがわかる。
性を実線で示す。比較のために、図３に示した従来の薄
膜トランジスタの特性を点線で示す。この図から明らか
なように本発明の薄膜トランジスタはオフ特性が改善し
ていることがわかる。
【００１６】（実施例２）図２は、本発明を用いたｎチ
ャネルTFTの一実施例を示す断面図である。絶縁性基板
１上に、下地絶縁膜２を形成し、多結晶Si膜３を所定領
域にパターン形成する。
ャネルTFTの一実施例を示す断面図である。絶縁性基板
１上に、下地絶縁膜２を形成し、多結晶Si膜３を所定領
域にパターン形成する。
【００１７】そして、この多結晶Si膜３上に、ゲート絶
縁層としてＳｉＯ2膜４を形成する。次に、ゲート電極
５を所定領域にパターン形成する。さらに、図２に示す
ように、プラズマＣＶＤあるいはAPCVD法でＳｉＯ2膜１
６を形成する。その後、ＳｉＯ2膜１５中に正の固定電
荷を形成するために、セシウムイオン注入する（イオン
注入されたセシウムがＳｉＯ2中で正電荷となること
は、例えば、IEEE Trans.Electron Devices,ED-34(198
7)28に示されている）。
縁層としてＳｉＯ2膜４を形成する。次に、ゲート電極
５を所定領域にパターン形成する。さらに、図２に示す
ように、プラズマＣＶＤあるいはAPCVD法でＳｉＯ2膜１
６を形成する。その後、ＳｉＯ2膜１５中に正の固定電
荷を形成するために、セシウムイオン注入する（イオン
注入されたセシウムがＳｉＯ2中で正電荷となること
は、例えば、IEEE Trans.Electron Devices,ED-34(198
7)28に示されている）。
【００１８】ＳｉＯ2膜１５を異方性エッチングするこ
とによって、ゲート電極の側面に隣接してサイドウォー
ル（側壁）１７を形成する。実施例１とは違い、ゲート
絶縁膜とサイドウォール形成用絶縁膜が同じＳｉＯ2で
あるために、異方性エッチングにより、多結晶Si３をエ
ッチングのストッパーとする。サイドウォール(Ｓｉ
Ｏ2)中の正の固定電荷により、下部の多結晶Si領域にキ
ャリアが誘起され、多結晶Si膜への不純物注入無しに、
実効的なＬＤＤ領域１５が形成される。次に、サイドウ
ォール１７とゲート電極５をマスクとして図２に示すよ
うに不純物(P)の注入を行い、多結晶Si膜３に自己整合
的に十分な高濃度の不純物領域（ソース／ドレイン領
域）９を形成する。その後注入した不純物の活性化処理
を行う。次に図４に示すように層間絶縁膜１０を全面に
形成する。そしてこの層間絶縁膜１０とゲート絶縁層４
に、多結晶Si膜３のソース・ドレイン領域９に到達する
ようにコンタクトホール１１を開け、さらにそのコンタ
クトホール１１を通してソース・ドレイン領域９に接続
されるソース・ドレイン電極１２を形成する。
とによって、ゲート電極の側面に隣接してサイドウォー
ル（側壁）１７を形成する。実施例１とは違い、ゲート
絶縁膜とサイドウォール形成用絶縁膜が同じＳｉＯ2で
あるために、異方性エッチングにより、多結晶Si３をエ
ッチングのストッパーとする。サイドウォール(Ｓｉ
Ｏ2)中の正の固定電荷により、下部の多結晶Si領域にキ
ャリアが誘起され、多結晶Si膜への不純物注入無しに、
実効的なＬＤＤ領域１５が形成される。次に、サイドウ
ォール１７とゲート電極５をマスクとして図２に示すよ
うに不純物(P)の注入を行い、多結晶Si膜３に自己整合
的に十分な高濃度の不純物領域（ソース／ドレイン領
域）９を形成する。その後注入した不純物の活性化処理
を行う。次に図４に示すように層間絶縁膜１０を全面に
形成する。そしてこの層間絶縁膜１０とゲート絶縁層４
に、多結晶Si膜３のソース・ドレイン領域９に到達する
ようにコンタクトホール１１を開け、さらにそのコンタ
クトホール１１を通してソース・ドレイン領域９に接続
されるソース・ドレイン電極１２を形成する。
【００１９】上記の実施例では、サイドウォールへセシ
ウムイオン注入することで、固定電荷を形成しているの
で、固定電荷の制御がより正確に行えるという効果を有
している。
ウムイオン注入することで、固定電荷を形成しているの
で、固定電荷の制御がより正確に行えるという効果を有
している。
【００２０】
【発明の効果】以上述べたように本発明によれば、実効
的なLDD領域を不純物注入を行うこと無く形成でき、LDD
領域の損傷を避けることができる。さらにサイドウォー
ル形成のための絶縁膜を成膜中に固定電荷を導入するこ
とで、不純物の注入工程を少なくすることができる。
的なLDD領域を不純物注入を行うこと無く形成でき、LDD
領域の損傷を避けることができる。さらにサイドウォー
ル形成のための絶縁膜を成膜中に固定電荷を導入するこ
とで、不純物の注入工程を少なくすることができる。
【００２１】また、サイドウォール形成のための絶縁膜
の形成を水素あるいは窒素、若しくはその両方を含む雰
囲気で形成することで、多結晶Si膜の水素化工程を省く
という効果も有している。
の形成を水素あるいは窒素、若しくはその両方を含む雰
囲気で形成することで、多結晶Si膜の水素化工程を省く
という効果も有している。
【図１】本発明の薄膜トランジスタの作製プロセスの一
例を示す図
例を示す図
【図２】本発明の薄膜トランジスタの作製プロセスの一
例を示す図
例を示す図
【図３】従来の薄膜トランジスタの作製プロセスの一例
を示す図
を示す図
【図４】本発明の薄膜トランジスタの特性の一例を示す
図
図
１ 絶縁性基板 ２ 下地絶縁膜 ３ 多結晶Si膜 ４ ゲート絶縁層 ５ ゲート電極 ６ LDD領域 ７ サイドウォール形成用絶縁膜 ８ サイドウォール ９ ソース・ドレイン領域 １０ 層間絶縁膜 １１ コンタクトホール １２ ソース・ドレイン電極 １３ サイドウォール形成用SiNx １４ サイドウォール（SiNx） １５ 実効的LDD領域 １６ サイドウォール形成用SiO2 １７ サイドウォール（SiO2）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA46 KA04 KA12 KB25 MA08 MA27 NA22 NA27 NA29 5F058 BB04 BB07 BC08 BF07 BF23 BF30 BJ01 BJ07 5F110 AA06 AA13 AA16 AA19 BB02 CC02 EE32 EE45 EE50 FF02 GG02 GG13 HJ01 HJ13 HJ23 HM15 NN03 NN23 NN35 NN40 QQ04 QQ11 QQ25
Claims (4)
- 【請求項１】 少なくとも表面が絶縁性物質である基板
上に形成された所定形状の半導体薄膜、その上に形成さ
れたゲート絶縁膜、その上に形成されたゲート電極、そ
のゲート電極の側壁部分に絶縁膜で形成されたサイドウ
ォールを有し、前記サイドウォールの両側にソース、ド
レイン領域が形成された薄膜トランジスタにおいて、前
記サイドウォール中に、ｎチャネル薄膜トランジスタな
らば固定正電荷、ｐチャネル薄膜トランジスタならば固
定負電荷を含むことを特徴とする薄膜トランジスタ。 - 【請求項２】 少なくとも表面が絶縁性物質である基板
上に所定形状の半導体薄膜を形成する工程と、その上に
ゲート絶縁膜を形成する工程と、このゲート絶縁膜上に
ゲート電極を形成する工程と、このゲート電極の側壁部
に絶縁膜で形成されたサイドウォールを形成する工程
と、前記サイドウォールに固定電荷となる元素を、サイ
ドウォール形成用の絶縁膜を形成後、サイドウォールに
加工する前に注入する工程とを具備したことを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項３】 少なくとも表面が絶縁性物質である基板
上に所定形状の多結晶Si薄膜を形成する工程と、その上
にゲート絶縁膜を形成する工程と、このゲート絶縁膜上
にゲート電極を形成する工程と、このゲート電極の側壁
部に絶縁膜で形成されたサイドウォールを形成する工程
を有し、前記サイドウォール形成用の絶縁膜を形成する
時に、水素、もしくは窒素、あるいはその両方を含む雰
囲気中で形成することを特徴とする薄膜トランジスタの
製造方法。 - 【請求項４】 このサイドウォール形成用の絶縁膜を形
成する時に、プラズマCVD法を用いることを特徴とする
請求項３に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28436299A JP2001111055A (ja) | 1999-10-05 | 1999-10-05 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28436299A JP2001111055A (ja) | 1999-10-05 | 1999-10-05 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001111055A true JP2001111055A (ja) | 2001-04-20 |
Family
ID=17677614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28436299A Pending JP2001111055A (ja) | 1999-10-05 | 1999-10-05 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001111055A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175378A (ja) * | 2003-12-15 | 2005-06-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005175376A (ja) * | 2003-12-15 | 2005-06-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2010067920A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 光電変換装置 |
| JP2010067921A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 光電変換装置 |
| JP2011086961A (ja) * | 2011-01-26 | 2011-04-28 | Sharp Corp | 光電変換装置 |
-
1999
- 1999-10-05 JP JP28436299A patent/JP2001111055A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175378A (ja) * | 2003-12-15 | 2005-06-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005175376A (ja) * | 2003-12-15 | 2005-06-30 | Sharp Corp | 半導体装置およびその製造方法 |
| JP4713078B2 (ja) * | 2003-12-15 | 2011-06-29 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
| JP4723182B2 (ja) * | 2003-12-15 | 2011-07-13 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2010067920A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 光電変換装置 |
| JP2010067921A (ja) * | 2008-09-12 | 2010-03-25 | Sharp Corp | 光電変換装置 |
| JP2011086961A (ja) * | 2011-01-26 | 2011-04-28 | Sharp Corp | 光電変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| CN102522410B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| US5840602A (en) | Methods of forming nonmonocrystalline silicon-on-insulator thin-film transistors | |
| US5904508A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH07202217A (ja) | Ｌｄｄ型の多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP2001111055A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100328126B1 (ko) | 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| KR0179066B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100722728B1 (ko) | Ｃｍｏｓ 트랜지스터 및 관련 소자의 제조 방법 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR100261680B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2629601B2 (ja) | 半導体装置 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| JP4090531B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 |