KR100593267B1 - 결정질 실리콘 박막트랜지스터의 제조 방법 - Google Patents

결정질 실리콘 박막트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100593267B1
KR100593267B1 KR1020040019995A KR20040019995A KR100593267B1 KR 100593267 B1 KR100593267 B1 KR 100593267B1 KR 1020040019995 A KR1020040019995 A KR 1020040019995A KR 20040019995 A KR20040019995 A KR 20040019995A KR 100593267 B1 KR100593267 B1 KR 100593267B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
stress
transistor
pixel
Prior art date
Application number
KR1020040019995A
Other languages
English (en)
Other versions
KR20050095016A (ko
Inventor
안은주
Original Assignee
네오폴리((주))
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오폴리((주)) filed Critical 네오폴리((주))
Priority to KR1020040019995A priority Critical patent/KR100593267B1/ko
Priority to US11/230,658 priority patent/US7749777B2/en
Publication of KR20050095016A publication Critical patent/KR20050095016A/ko
Application granted granted Critical
Publication of KR100593267B1 publication Critical patent/KR100593267B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 레이저 결정화법이나 금속유도측면결정화 기술 등을 이용하여 만들 수 있는 저온 폴리 박막 트랜지스터에 있어서, 전기적 스트레스를 가하여 전기적 특성이 향상된 저온 폴리 박막 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명은 절연기판상에 비정질 실리콘 막을 형성하는 단계와; 상기 비정질 실리콘 박막상의 트랜지스터 및 전기회로를 형성하는 단계와; MILC 기술을 이용하여 폴리 트랜지스터 및 전기회로 구성요소를 형성하는 단계와; 이들을 금속선으로 연결한 후 전기적 스트레스르르 가하는 단계를 포함한다.
레이저 결정화, 금속유도측면결정화, 박막트랜지스터, 스트레스

Description

결정질 실리콘 박막트랜지스터의 제조 방법 {Method for fabricating crystalline silicon thin film transistor}
도1a 내지 도1d는 MILC 현상을 이용하여 결정질 실리콘 박막트랜지스터를 제조하는 종래 기술을 도시하는 도면.
도2는 도1의 기술에 의하여 제조된 박막트랜지스터에 게이트 전극, 소스 전극, 드레인 전극에 스트레스 전압을 가할 수 있도록 회로를 구성한 개략도.
도3은 스트레스 전압을 인가하기 전과 후의 박막트랜지스터 특성을 측정한 그래프.
본 발명은 레이저 결정화법이나 금속유도측면결정화법(MILC, Metal Induced Lateral Crystaliztion)기술을 이용한 저온 폴리 박막 트랜지스터 제조 방법에 관한 것으로서, 보다 구체적으로는 저온 폴리 박막 트랜지스터에 전기적 스트레스를 가하여 전기적 특성이 향상된 저온 폴리 박막트랜지스터를 제조하는 방법에 관한 것이다.
본 명세서에서 Ni로 표기된 것은 결정화촉진물질을 나타내며, Ni로 한정되지 않는다.
LCD, OLED 등의 디스플레이 장치에 사용되는 박막 트랜지스터는 통상 유리, 석영 등의 투명 기판에 실리콘을 증착시키고 게이트 및 게이트 전극을 형성하고, 소스 및 드레인에 도펀트를 주입한 후 어닐링 처리를 하여 활성화시킨 후 절연층을 형성하여 구성된다. 박막 트랜지스터의 소스, 드레인 및 채널을 구성하는 활성층은 통상 유리 등의 투명 기판 상에 화학 기상 증착(CVD) 방법을 사용하여 실리콘층을 증착시켜 형성된다. 그러나 CVD 등의 방법에 의하여 직접 기판에 증착된 실리콘층은 비정질(amorphous) 실리콘막으로서 낮은 전자 이동도(electron mobility)를 가진다. 그런데, 박막 트랜지스터를 사용하는 디스플레이 장치가 빠른 동작 속도를 요하고 소형화됨에 따라 구동 IC의 집적도가 커지고 화소영역의 개구율이 감소되기 때문에 실리콘막의 전자 이동도를 높여 구동회로를 화소 TFT와 동시에 형성하고 개개의 화소 개구율을 높일 필요가 있다. 이러한 목적을 위하여 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 다결정 구조의 폴리실리콘층으로 결정화하는 기술이 사용되고 있다.
결정질 실리콘 박막을 사용하는 박막 트랜지스터(Thin Film Transistor)는 잘 알려진 소자이며, 절연층이 형성되어 있는 반도체 기판 위나, 절연 기판상에 실리콘과 같은 박막 반도체막을 형성시켜 제작된다. 박막 트랜지스터는 다양한 집적회로에 사용되며, 특히, 액정표시소자의 각각의 화소에 형성된 스위칭소자나, 주변회로부에 형성된 구동회로등에 사용된다.
이러한 소자에 사용되는 다결정 실리콘 박막을 얻기 위해서는 잘 알려진 바 와 같이 증착된 비정질 실리콘을 600℃ 이상의 온도에서 열처리를 하여야한다. 하지만, 액정표시소자(Liquid Crystal Display)를 구동하는 소자로서 다결정 실리콘 박막트랜지스터(Thin Film Transistor)는 유리기판 위에 형성시켜야하기 때문에 열처리 온도는 유리기판의 변형온도 이하인 600℃ 이하의 저온이어야 한다. 따라서, 이러한 문제를 해결하기 위하여 다음과 같은 두 방향으로의 연구가 진행되어 왔다.
첫 번째 방향은 Laser를 조사하여 실리콘 박막의 일부를 용융시켜 결정화시키는 방법이다. 이 방법은 기판의 온도는 많이 올리지 않고, 실리콘 박막의 일부만을 가열하는 방법이므로 기판의 변형없이 결정화가 가능하기는 하나, 결정화의 균일성 및 고가의 제조 원가, 수율 등의 문제가 있다.
두 번째 방법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키는 경우 200℃ 정도의 저온에서도 비정질 실리콘이 폴리실리콘으로 상변화가 유도되는 현상이 이용되고 있다. 이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막트랜지스터를 제조하였을 경우에 박막트랜지스터의 활성층을 구성하는 폴리실리콘 내에 금속이 잔류하여 특히 박막트랜지스터의 채널부에 전류 누설을 발생시키는 문제가 발생한다. 최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC) 현상을 이용하여 실리콘층 을 결정화시키는 방법이 제안되었다. (S.W. Lee & S. K. Joo, IEEE Electron Device Letter, 17(4), p.160, (1996) 참조) MILC 현상을 일으키기 위해서는 400 내지 600℃의 온도에서 열처리를 해야 한다.
본 발명은 상기한 방법으로 박막 트랜지스터를 제조할 경우, 누설 전류 특성을 개선시키는 방법에 관한 것이다.
현재 금속유도측면결정화법을 사용하는 박막트랜지스터를 제작하는 방법을 살펴보면 다음과 같다.
도 1a 내지 도 1d는 종래의 MILC 방법을 이용한 저온 폴리 박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
도 1a를 참조하면, 유리기판과 같은 절연기판상에 산화막으로 된 버퍼층(10)을 형성하고, 그 위에 비정질 실리콘막(11)을 형성한다. 상기 비정질 실리콘막(11)을 사진식각 공정으로 활성층 패턴을 하고 순차적으로 절연막 및 금속막을 증착한 후 사진식각 공정으로 게이트(13) 및 게이트 산화막(12)을 형성한다.
도 1b를 참조하면, 이온 주입을 통하여 소스(11S) 및 드레인(11D)를 형성한다.
도 1c를 참조하면, 감광제(14)를 사용하여 오프셋(Off-set) 구조를 형성하고 이 위에 Ni(15)을 전면 증착한다.
도 1d를 참조하면, 상기 감광제(14)를 리프트오프(Lift-off)법을 이용하여 제거한 후 400 내지 600℃ 사이에서 MILC 열처리를 하여 채널 부분(16)을 결정화한다.
그러나, 상기와 같이 레이저 결정화 혹은 MILC에 의한 방법으로 박막 트랜지스터를 제조한 경우 저온에서 트랜지스터가 완성되기 때문에 불안정한 전기적 성질을 보이게 된다. 그러므로 높은 누설전류와 문턱 전압 이동 등 불안정한 전기적 특성을 보이게 된다. 따라서 이러한 박막트랜지스터를 상업적으로 이용하기 위해서는 박막 트랜지스터 제조시 전기적으로 안정시킬 수 있는 기술의 개발이 필요하다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 열처리 등 복잡한 추가 공정없이 전기적인 스트레스를 가하므로써 저온 폴리 박막 트랜지스터의 전기적 안정을 꾀하는데 그 목적이 있다.
본 발명의 다른 목적은 폴리 트랜지스터가 사용되는 구동회로에 효과적으로 전기적인 스트레스를 제공하는 데 있다.
본 발명의 다른 목적은 폴리 트랜지스터에 쓰이는 픽셀에 효과적으로 전기 스트레스를 가하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 스토리지 캡이나 LCD 및 OLED의 구성요소로 폴리 실리콘이 쓰이는 소자에 효과적으로 전기적으로 스트레스를 가하는 방법을 제공하는 데 있다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 절연기판상에 비정질 실리콘 막을 형성하는 단계와; 상기 비정질 실리콘 박막상의 트랜지스터 및 전기회로를 형성하는 단계와; MILC 기술을 이용하여 폴리 트랜지스터 및 전기회로 구성요 소를 형성하는 단계와; 이들을 금속선으로 연결한 후 전기적 스트레스를 가하는 단계를 포함하는 것을 특징으로 한다. 또한 본 발명은 절연기판상에 비정질 실리콘 막을 형성하는 단계와; 레이저를 이용하여 다결정 실리콘으로 결정화하는 단계와; 이를 이용하여 다결정 실리콘 박막상에 트랜지스터 전기회로를 형성하는 단계와; 이들을 금속선으로 연결한 후 전기적 스트레스를 가하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 전기적 스트레스를 인가하기 위한 방법을 설명하기 위한 개략도를 도시한 것이며, 도 3은 본 발명의 실시예에 따른 MILC 박막 트랜지스터에 대하여 스트레스 가하기 전/후의 전기적 특성을 측정한 결과에 ㄷ대한 그래프로 본 발명의 효과를 나타낸 것이다.
도 2를 참조하면, 게이트에 박막 트랜지스터가 On되는 문턱전압 이상의 전압을 가하고(22), 이러한 상태에서 소스(11S)와 드레인(11D)사이에 10~20V의 DC전압을 가한다. 이 때, DC 전압 대신 AC 전압 또는 펄스 전압을 가할 수 있다. 또한 여러 번에 걸쳐서 가할 수도 있으며 낮은 전압에서 장시간 가할 수도 있다.
도 3을 참조하면, 소스(11S)와 드레인(11D)사이에 15.1V의 전압을 세 차례 가한 p-type MILC TFT의 스트레스 인가 전/후의 I-V 특성 곡선을 나타낸 것이다. 누설전류의 감소와 문턱전 경사(sub-threshold slope)가 크게 향상됨을 알 수 있다.
상기의 스트레스를 패널 전체의 TFT에 인가하는 방법으로는, 첫째 각각의 TFT에 전극을 접촉하여 가하는 방법; 둘째, 패널 상에 존재하는 모든 소스, 드레인, 게이트의 전극을 각각 한 묶음으로 연결하여 세 개의 통합 전극을 형성한 후, 그 통합 전극에 전압을 가함에 의해서 동시에 전체 TFT 에 스트레스 전압을 인가하는 방법; 셋째로는 종래의 방법에 의해 패널 제작을 마친 후, 완성 제품을 장시간 구동시켜 서서히 스트레스 전압을 가하는 방법 등이 있다.
상기한 바와 같은 본 발명의 MILC 폴리 트랜지스터에 전기적 스트레스를 가하면 누설 전류의 감소 및 문턱전 경사의 향상과 같은 전기적 특성을 안정시킬 수 있어, 저온 폴리 트랜지스터를 픽셀 및 구동회로에 활용할 수 있도록 하고 스토리지캡 등과 같은 기타 LCD 및 OLED 구성요소에 폴리 실리콘 박막을 이용할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. Laser 나 금속유도측면결정화 기술을 사용한 저온 폴리 실리콘 박막 트랜지스터의 제조에 있어서,
    다수의 단위 픽셀을 포함하는 픽셀 영역과 구동회로 영역을 포함하는 투명 기판;
    상기 기판의 상기 픽셀 영역의 단위 픽셀마다 최소한 하나가 형성되고, 각각 MILC 에 의하여 결정화된 결정질 실리콘 활성층, 게이트 절연층 및 게이트 전극을 포함하는 픽셀 트랜지스터;
    상기 기판의 상기 단위 픽셀마다 형성된 스토리지 캐패시터; 및
    상기 기판의 구동회로 영역에 형성되고, MILC 방법에 의하여 결정화된 결정질 실리콘 활성층, 게이트 절연층 및 게이트 전극을 포함하는 다수의 구동 트랜지스터를 포함하고, 이에 전기적 스트레스를 가하여 박막트랜지스터의 전기적 성능을 향상시키는 방법.
    적어도 상기 트랜지스터 공정 중이나 이후에 픽셀 트랜지스터에 스트레스를 가하는 것을 특징으로 하는 박막 트랜지스터의 전기적 특성을 향상시키는 방법.
  2. 제 1항에 있어서, 상기 각각의 트랜지스터에 독립적으로 스트레스 전압을 인가하는 방법.
  3. 제 1항에 있어서, 상기의 배선 금속 형성 공정 중에 스트레스 인가를 위한 별도의 배선을 첨가하여 박막 트랜지스터에 스트레스 전압을 인가할 수 있도록 하는 방법.
  4. 제 1항에 있어서, 기존의 픽셀 및 구동회로를 이용하여 별도의 회로를 구성하지 않은 채로 박막 트랜지스터 패널 초기 구동 시, 스트레스 전압을 가하는 방법.
  5. 제 1항에 있어서, 상기의 박막 트랜지스터 제작완료 이전 공정 중에 스트레스 인가를 위한 별도의 배선을 이루고 스트레스 인가 후 배선의 일부 또는 전체를 제거하는 방법.
KR1020040019995A 2004-03-24 2004-03-24 결정질 실리콘 박막트랜지스터의 제조 방법 KR100593267B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040019995A KR100593267B1 (ko) 2004-03-24 2004-03-24 결정질 실리콘 박막트랜지스터의 제조 방법
US11/230,658 US7749777B2 (en) 2004-03-24 2005-09-21 Method of applying electrical stress to low-temperature poly-crystalline thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019995A KR100593267B1 (ko) 2004-03-24 2004-03-24 결정질 실리콘 박막트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050095016A KR20050095016A (ko) 2005-09-29
KR100593267B1 true KR100593267B1 (ko) 2006-07-13

Family

ID=35732825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019995A KR100593267B1 (ko) 2004-03-24 2004-03-24 결정질 실리콘 박막트랜지스터의 제조 방법

Country Status (2)

Country Link
US (1) US7749777B2 (ko)
KR (1) KR100593267B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
CN104483789B (zh) * 2014-12-10 2017-09-26 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052007A (ko) * 1999-01-28 2000-08-16 장진 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
KR20020021546A (ko) * 2000-09-15 2002-03-21 주승기 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터및 그 제조 방법
KR20030083786A (ko) * 2002-04-22 2003-11-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043102A (en) * 1997-09-05 2000-03-28 Advanced Micro Devices, Inc. Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052007A (ko) * 1999-01-28 2000-08-16 장진 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
KR20020021546A (ko) * 2000-09-15 2002-03-21 주승기 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터및 그 제조 방법
KR20030083786A (ko) * 2002-04-22 2003-11-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US7749777B2 (en) 2010-07-06
KR20050095016A (ko) 2005-09-29
US20060024867A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100439345B1 (ko) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
CN103745978B (zh) 显示装置、阵列基板及其制作方法
KR100390522B1 (ko) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
JPH10294280A (ja) 半導体薄膜および半導体装置
KR100426381B1 (ko) 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
JP2000208780A (ja) オペアンプ回路群及び差動増幅回路群
US6833561B2 (en) Storage capacitor structure for LCD and OELD panels
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
KR100593267B1 (ko) 결정질 실리콘 박막트랜지스터의 제조 방법
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
JP2002134751A (ja) アクティブマトリクス型表示装置およびその製造方法
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ldd 구조를 갖는 박막트랜지스터의 제조방법
KR20030038835A (ko) Lcd용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
KR20030038837A (ko) Lcd용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
JPH11274505A (ja) 薄膜トランジスタ構造およびその製造方法
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
JP4115590B2 (ja) 半導体装置の作製方法
KR100541986B1 (ko) 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법
JP2001111055A (ja) 薄膜トランジスタ及びその製造方法
KR100977538B1 (ko) 폴리실리콘 박막의 제조방법
KR100697379B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
JP2002353463A (ja) 薄膜トランジスタおよびその製造方法
KR100398591B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120703

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee