KR100398591B1 - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100398591B1 KR100398591B1 KR10-2001-0054523A KR20010054523A KR100398591B1 KR 100398591 B1 KR100398591 B1 KR 100398591B1 KR 20010054523 A KR20010054523 A KR 20010054523A KR 100398591 B1 KR100398591 B1 KR 100398591B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- metal layer
- layer
- liquid crystal
- crystallized metal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 238000002425 crystallisation Methods 0.000 claims abstract description 36
- 230000008025 crystallization Effects 0.000 claims abstract description 36
- 230000000903 blocking effect Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052763 palladium Inorganic materials 0.000 claims description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 23
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000006698 induction Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치의 제조방법에 관한 것으로, 기판상에 결정화 금속층을 형성하는 단계; 상기 결정화 금속층상에 블로킹 산화막을 증착한 다음, 상기 증착된 블로킹 산화막을 패터닝하는 단계; 상기 블로킹 산화막을 포함하도록 상기 결정화 금속층상에 비정질 활성층을 증착한 다음, 상기 증착된 활성층과 함께 상기 결정화 금속층을 제거하는 단계; 상기 패터닝된 활성층을 결정화하는 단계; 및 상기 활성층상에 게이트 산화막 및 게이트를 형성하는 단계를 포함하는 것이며, 높은 전계효과 이동도와 고해상도를 가지는 저온공정 다결정질 박막트랜지스터를 제조할 수 있으며, 기존의 금속유도결정화 또는 금속유도측면결정화 기술상의 문제점인 메탈리메인으로 인한 소자내 또는 소자간 쇼트를 방지할 수 있어 제조수율을 향상시키는 효과가 있는 것이다.
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 금속유도측면결정화 또는 금속유도결정화에 의한 폴리실리콘 박막트랜지스터 어레이 제조시 메탈 리메인(Metal Remain)으로 인한 소자내 또는 소자간 쇼트를 방지할 수 있는 액정표시장치의 제조방법에 관한 것이다.
액정표시장치에 있어서, 고해상도와 빠른 동작을 위하여 비정질 실리콘 보다는 결정질 실리콘 박막트랜지스터를 사용하는데, 이를 위한 제조기술로는 금속유도결정화 및 금속유도측면결정화 기술 등이 있다.
금속유도결정화(MIC:Metal Induced Crystalization) 기술이란 특정한 금속층을 비정질 실리콘층상에 형성한 후 열처리하여 비정질 실리콘층을 결정화하는 것으로, 저온에서도 결정화가 가능하고 고가의 장비가 필요없다는 장점이 있다.
금속유도측면결정화(MILC:Metal Induced Lateral Crystalization) 기술이란, 비정질 실리콘의 결정화가 측면방향으로 진행하여 이루어지는 것으로 약 400℃의 저온에서도 결정화가 이루어질 수 있다는 장점이 있다.
최근에는 측면결정화의 진행속도를 인가된 전계의 극성에 따라 한 방향으로 가속화시키는 전계촉진측면결정화(FALC:Field Aided Lateral Crystalization) 기술이 연구중에 있다.
이와 같은 결정화 기술을 채용한 종래 기술에 따른 액정표시장치의 제조방법은, 도 1에 도시된 바와 같이, 기판(10)상에 활성층(12), 게이트 산화막(14) 및 게이트(18)를 마스크 공정을 통하여 순차로 형성한다.
이어, 스퍼터링 또는 메탈 솔루션 스핀 코팅법 등에 의해 금속, 예를 들어,Ni 또는 Pd 등을 도포한 다음, 관상로 등에서 금속유도결정화 및 금속유도측면결정화를 진행한다.
그런다음, 도면에는 도시하지 않았지만, 오옴 콘택(Ohmic Cnotact), 보호막, 소오스/드레인 및 ITO 전극을 형성하여 액정표시장치를 완성한다.
그러나, 종래 기술에 따른 액정표시장치의 제조방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서는, Ni 또는 Pd 등의 금속을 수 내지 수십 Å의 초박막을 도포하기 때문에 기판 전체의 박막 두께 제어가 사실상 불가능하여 비균일성(Non-Uniformity)이 발생하게 된다. 이로 인해, 소자내 또는 소자와 소자간 반응하지 않은 Ni 또는 Pd 등의 메탈 리메인(Metal Remain), 특히 메탈 실리사이드 상(Metal Silicide Phase)을 유발하여 소자간 쇼트가 발생한다는 문제점이 있다.
또한, 반응하지 않은 금속을 제거하기 위하여 금속 식각 공정이 추가적으로 필요하지만 이 공정에서도 반응하지 않은 금속을 제거하기가 쉽지 않고, 식각에 의해 이미 패터닝된 동일 금속 계열의 게이트에 어택을 주게 되어 어레이 특성이 저하된다는 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 소자내 또는 소자간 메탈 리메인이 존재하지 않는 금속유도측면결정화 폴리실리콘 박막트랜지스터를 채용한 액정표시장치의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 액정표시장치의 제조방법을 설명하기 위한 단면도.
도 2a 내지 2e는 본 발명의 실시예 1에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 내지 3f는 본 발명의 실시예 2에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 4a 내지 4e는 본 발명의 실시예 3에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200: 기판 210,210a: 결정화 금속층
220: 블로킹 산화막 230a: 비정질 활성층
230b: 결정질 활성층 240: 게이트 산화막
250: 게이트
상기 목적을 달성하기 위한 본 발명의 실시예 1에 따른 액정표시장치의 제조방법은, 기판상에 결정화 금속층을 형성하는 단계; 상기 결정화 금속층상에 블로킹 산화막을 증착한 다음, 상기 증착된 블로킹 산화막을 패터닝하는 단계; 상기 블로킹 산화막을 포함하도록 상기 결정화 금속층상에 비정질 활성층을 증착한 다음, 상기 증착된 활성층과 함께 상기 결정화 금속층을 제거하는 단계; 상기 패터닝된 활성층을 결정화하는 단계; 및 상기 활성층상에 게이트 산화막 및 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예 2에 따른 액정표시장치의 제조방법은, 기판상에 결정화 금속층을 형성하는 단계; 상기 결정화 금속층상에 블로킹 산화막을 증착한 다음, 상기 증착된 블로킹 산화막을 패터닝하는 단계; 상기 블로킹 산화막을 포함하도록 상기 결정화 금속층상에 비정질 활성층을 증착하는 단계; 상기 증착된 활성층을 결정화하는 단계; 상기 결정화된 활성층과 함께 상기 결정화 금속층을 제거하는 단계; 및 상기 활성층상에 게이트 산화막 및 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예 3에 따른 액정표시장치의 제조방법은, 기판상에 비정질 활성층을 형성하는 단계; 상기 활성층상에 게이트 산화막과 게이트를 증착한 다음 패터닝하는 단계; 상기 패터닝된 게이트 산화막과 게이트를 포함하여 상기 활성층상에 결정화 금속층을 형성하는 단계; 상기 활성층과 함께 상기 결정화 금속층을 동시에 제거하거나, 또는 상기 활성층을 패터닝한 후 상기 결정화 금속층을 제거하는 단계; 및 상기 패터닝된 활성층을 결정화하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 액정표시장치의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 2e는 본 발명의 실시예 1에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이고, 도 3a 내지 3f는 본 발명의 실시예 2에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이고, 도 4a 내지 4e는 본 발명의 실시예 3에 따른 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이다.
본 발명의 실시예 1에 따른 액정표시장치의 제조방법은, 도 2a에 도시된 바와 같이, 먼저 기판(200)상에 결정화 금속층(210)을 0.1 내지 100Å, 바람직하게는 1 내지 50Å 두께로 증착한다. 이때, 상기 결정화 금속층(210)은 니켈(Ni) 또는 팔라듐(Pd) 으로 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 결정화 금속층(210) 전면상에 산화막을 증착한 다음, 상기 증착된 산화막층을 일정형태로 패터닝하여 블로킹 산화막(220:Blocking Oxide)을 형성한다. 상기 블로킹 산화막(220)은 후술하는 비정질 활성층(230a)에 대한 금속유도결정화(MIC)와 금속유도측면결정화(MILC)에 의한 결정화를 구별하기 위함이다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 블로킹 산화막(220)을 포함하도록 상기 결정화 금속층(210)상에 비정질 반도체층, 예를 들어, 비정질 실리콘층을증착한 다음, 상기 증착된 비정질 실리콘층을 일정형태로 패터닝하여 비정질 활성층(230a)을 형성한다.
이때, 상기 비정질 활성층(230a) 형성을 위한 패터닝과 병행하여 상기 기판(200)상에 잔류된 결정질 금속층(210)을 제거하여, 상기 비정질 활성층(230a)내에만 패터닝된 결정질 금속층(230b)이 존재하도록 한다.
이어서, 상기 패터닝된 활성층(230a)을 열처리하여 결정화시킨다. 이때, 상기 결정화 열처리 온도는 결정화 시간에 따라 유동적이지만 대략 300 내지 700℃, 바람직하게는 400 내지 600℃이다.
그런다음, 상기 비정질의 패터닝된 활성층(230a)은 상기 블로킹 산화막(220)을 경계로 금속유도결정화(상향 화살표) 및 금속유도측면결정화(측면방향 화살표)가 이루어진다.
그 결과, 도 2e에 도시된 바와 같이, 상기 기판(200)상에는 결정화된 활성층(230b)이 형성된다. 이어서, 상기 활성층(230b)상에 게이트 산화막(240) 및 게이트(250)를 형성한다.
이어, 도면에는 도시하지 않았지만, 오옴 콘택(Ohmic Contact)과 보호막을 비롯하여 소오스/드레인 및 화소전극을 순차로 형성하여 액정표시장치를 완성한다.
또한, 본 발명의 실시예 2에 따른 액정표시장치의 제조방법은, 도 3a에 도시된 바와 같이, 먼저 기판(300상에 결정화 금속층(310)을 1 내지 100Å, 바람직하게는 1 내지 50Å 두께로 증착한다. 이때, 상기 결정화 금속층(310)은 니켈(Ni) 또는 팔라듐(Pd) 으로 형성한다.
이어서, 도 3b에 도시된 바와 같이, 상기 결정화 금속층(310) 전면상에 산화막을 증착한 다음, 상기 증착된 산화막층을 일정형태로 패터닝하여 블로킹 산화막(320)을 형성한다.
그런 다음, 도 3c에 도시된 바와 같이, 상기 블로킹 산화막(320)을 포함하도록 상기 결정화 금속층(310)상에 비정질 반도체, 예를 들어, 비정질 실리콘으로 비정질 활성층(330a)을 증착한다.
이어서, 도 3d에 도시된 바와 같이, 상기 비정질 활성층(330a)을 열처리하여 결정화시킨다. 이때, 상기 결정화 열처리 온도는 결정화 시간에 따라 유동적이지만 대략 300 내지 700℃, 바람직하게는 400 내지 600℃이다. 이때, 상기 비정질 활성층(330a)은 상기 블로킹 산화막(320)을 경계로 금속유도결정화(상향 화살표) 및 금속유도측면결정화(측면방향 화살표)가 이루어진다.
그 다음, 도 3e에 도시된 바와 같이, 상기 활성층(330a)을 패터닝하고 이와 병행하여 상기 기판(300)상에 잔류된 결정화 금속층(310)을 제거한다. 그 결과, 상기 기판(300)상에는 패터닝된 결정화 금속층(310a) 및 블로킹 산화막(320)을 포함한 패터닝되고 결정화된 활성층(330b)이 형성된다.
이어서, 도 3f에 도시된 바와 같이, 상기 결정화된 활성층(330b)상에 증착 및 패터닝 공정을 통하여 게이트 산화막(340) 및 게이트(350)를 형성한다.
이어, 도면에는 도시하지 않았지만, 오옴 콘택(Ohmic Contact)과 보호막을 비롯하여 소오스/드레인 및 화소전극을 순차로 형성하여 액정표시장치를 완성한다.
또한, 본 발명의 실시예 3에 따른 액정표시장치의 제조방법은, 도 4a에 도시된 바와 같이, 먼저 기판(400)상에 비정질 반도체, 예를 들어, 비정질 실리콘으로 비정질 활성층(430a)을 형성한다.
이어서, 도 4b에 도시된 바와 같이, 상기 비정질 활성층(430a)상에 증착 및 패터닝 공정을 통하여 게이트 산화막(440) 및 게이트(450)를 형성한다.
그런 다음, 도 4c에 도시된 바와 같이, 상기 패터닝된 게이트 산화막(440) 및 게이트(450)를 포함하여 상기 활성층(430a)상에 결정화 금속층(410a)을 증착한다. 이때, 상기 결정화 금속층(410a)은 니켈(Ni) 또는 팔라듐(Pd)으로 형성한다.
이어서, 도 4d에 도시된 바와 같이, 상기 활성층(430a)을 일정한 형태로 패터닝한다. 또한, 상기 활성층(430a) 패터닝 공정과 동시 또는 이시에 상기 결정화 극속층(410a)을 선택적으로 제거한다.
이때, 상기 활성층(430a)을 패터닝하는 단계와 이와 동시 또는 이시에 상기 결정화 금속층(410a)을 제거하는 단계는, 불산, 질산, 염산, 초산 또는 이의 조합을 이용한 습식식각을 사용하거나, 또는 SF6, CF4, CH2F2, CCl4, Cl2또는 이의 조합을 이용한 건식식각을 사용한다.
그 결과, 상기 기판(400)상에는 패터닝되고 비정질인 활성층(430b) 상에 게이트 산화막(440)과 게이트(450)가 형성되어 있고, 또한 상기 활성층(430b) 상면의 양 측면상에는 선택적으로 제거되고 남은 결정화 금속층(410b)이 형성된 타워(Tower) 형태를 이룬다.
이어서, 도 4e에 도시된 바와 같이, 상기 패터닝되고 비정질인 활성층(430b)을 열처리 공정을 통하여 금속유도결정화 및 금속유도측면결정화 기술로 결정화한다.
그 다음, 도면에는 도시하지 않았지만, 오옴 콘택(Ohmic Contact)과 보호막을 비롯하여 소오스/드레인 및 화소전극을 순차로 형성하여 액정표시장치를 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 높은 전계효과 이동도와 고해상도를 가지는 저온공정 다결정질 박막트랜지스터를 제조할 수 있으며, 기존의 금속유도결정화 또는 금속유도측면결정화 기술상의 문제점인 메탈리메인으로 인한 소자내 또는 소자간 쇼트를 방지할 수 있어 제조수율을 향상시키는 효과가 있다.
Claims (15)
- 기판상에 결정화 금속층을 형성하는 단계;상기 결정화 금속층상에 블로킹 산화막을 증착한 다음, 상기 증착된 블로킹 산화막을 패터닝하는 단계;상기 블로킹 산화막을 포함하도록 상기 결정화 금속층상에 비정질 활성층을 증착한 다음, 상기 증착된 활성층과 함께 상기 결정화 금속층을 제거하는 단계;상기 패터닝된 활성층을 결정화하는 단계; 및상기 활성층상에 게이트 산화막 및 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서,상기 결정화 금속층은 Ni 또는 Pd를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제2항에 있어서,상기 결정화 금속층은 0.1 내지 100Å 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제3항에 있어서,상기 결정화 금속층은 1 내지 50Å 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제1항에 있어서,상기 결정화 단계는 300 내지 700℃에서 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제5항에 있어서,상기 결정화 단계는 400 내지 600℃에서 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 기판상에 결정화 금속층을 형성하는 단계;상기 결정화 금속층상에 블로킹 산화막을 증착한 다음, 상기 증착된 블로킹 산화막을 패터닝하는 단계;상기 블로킹 산화막을 포함하도록 상기 결정화 금속층상에 비정질 활성층을 증착하는 단계;상기 증착된 활성층을 결정화하는 단계;상기 결정화된 활성층과 함께 상기 결정화 금속층을 제거하는 단계; 및상기 활성층상에 게이트 산화막 및 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제7항에 있어서,상기 결정화 금속층은 Ni 또는 Pd를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제8항에 있어서,상기 Ni 또는 Pd 금속층은 0.1 내지 100Å 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제9항에 있어서,상기 Ni 또는 Pd 금속층은 1 내지 50Å 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제7항에 있어서,상기 결정화 단계는 300 내지 700℃에서 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제11항에 있어서,상기 결정화 단계는 400 내지 600℃에서 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 기판상에 비정질 활성층을 형성하는 단계;상기 활성층상에 게이트 산화막과 게이트를 증착한 다음 패터닝하는 단계;상기 패터닝된 게이트 산화막과 게이트를 포함하여 상기 활성층상에 결정화 금속층을 형성하는 단계;상기 활성층과 함께 상기 결정화 금속층을 동시에 제거하거나, 또는 상기 활성층을 패터닝한 후 상기 결정화 금속층을 제거하는 단계; 및상기 패터닝된 활성층을 결정화하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제13항에 있어서,상기 결정화 금속층은 Ni 또는 Pd를 사용하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제13항에 있어서,상기 활성층과 함께 상기 결정화 금속층을 동시에 제거하거나, 또는 상기 활성층을 패터닝한 후 상기 결정화 금속층을 제거하는 단계는, 불산, 질산, 염산, 초산 또는 이의 조합을 이용한 습식식각을 사용하거나, 또는 SF6, CF4, CH2F2, CCl4,Cl2또는 이의 조합을 이용한 건식식각을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0054523A KR100398591B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0054523A KR100398591B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030021385A KR20030021385A (ko) | 2003-03-15 |
| KR100398591B1 true KR100398591B1 (ko) | 2003-09-19 |
Family
ID=27722639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0054523A KR100398591B1 (ko) | 2001-09-05 | 2001-09-05 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100398591B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600874B1 (ko) | 2004-06-09 | 2006-07-14 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| KR101146995B1 (ko) | 2010-06-16 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246555A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH1117186A (ja) * | 1997-06-20 | 1999-01-22 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| KR19990039331A (ko) * | 1997-11-12 | 1999-06-05 | 주승기 | 박막트랜지스터 및 그 제조방법 |
| KR20020072719A (ko) * | 2001-03-12 | 2002-09-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
-
2001
- 2001-09-05 KR KR10-2001-0054523A patent/KR100398591B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246555A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH1117186A (ja) * | 1997-06-20 | 1999-01-22 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| KR19990039331A (ko) * | 1997-11-12 | 1999-06-05 | 주승기 | 박막트랜지스터 및 그 제조방법 |
| KR20020072719A (ko) * | 2001-03-12 | 2002-09-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030021385A (ko) | 2003-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390522B1 (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법 | |
| JP4095074B2 (ja) | 半導体素子製造方法 | |
| KR100192593B1 (ko) | 폴리 실리콘 박막 트랜지스터의 제조방법 | |
| US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| US7462291B2 (en) | Method of fabricating array substrate for liquid crystal display device | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| KR100398591B1 (ko) | 액정표시장치의 제조방법 | |
| KR100713880B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| JP3582766B2 (ja) | 半導体装置の製造方法 | |
| JP4115590B2 (ja) | 半導体装置の作製方法 | |
| KR100620888B1 (ko) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 | |
| KR100543002B1 (ko) | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 | |
| KR100593267B1 (ko) | 결정질 실리콘 박막트랜지스터의 제조 방법 | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| CN107564820B (zh) | 氧化物薄膜晶体管及其制备方法 | |
| KR100541986B1 (ko) | 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법 | |
| KR100685421B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| JPH0360043A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた薄膜トランジスタの製造方法 | |
| KR101306137B1 (ko) | 유기 전계발광 표시장치 및 액정표시장치 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR20130056500A (ko) | 다결정 실리콘층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| KR20050106256A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120807 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130814 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160822 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180822 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190827 Year of fee payment: 17 |