KR100543002B1 - 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 - Google Patents
블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 Download PDFInfo
- Publication number
- KR100543002B1 KR100543002B1 KR1020030063751A KR20030063751A KR100543002B1 KR 100543002 B1 KR100543002 B1 KR 100543002B1 KR 1020030063751 A KR1020030063751 A KR 1020030063751A KR 20030063751 A KR20030063751 A KR 20030063751A KR 100543002 B1 KR100543002 B1 KR 100543002B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- black matrix
- thin film
- film transistor
- polycrystalline silicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 31
- 239000011159 matrix material Substances 0.000 title claims abstract description 28
- 239000010409 thin film Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 22
- 229920005591 polysilicon Polymers 0.000 title 1
- 238000002425 crystallisation Methods 0.000 claims abstract description 33
- 230000008025 crystallization Effects 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000007790 solid phase Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 65
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막 트랜지스터에 사용되는 다결정 실리콘의 제조 방법에 관한 것으로, 절연 기판, 상기 절연 기판 상에 형성된 블랙 매트릭스 층, 상기 블랙 매트릭스 층 상부에 형성되는 버퍼층, 및 상기 버퍼층 상에 고상 결정화법에 의하여 형성된 다결정 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터와 이 박막 트랜지스터에 사용되는 다결정 실리콘의 제조 방법을 제공함으로써 결정화 시간 및 결정화 온도를 낮추면서도 결정화를 촉진시킬 수 있다.
고상 결정화법, 다결정 실리콘, 줄 히팅
Description
도 1a 및 도 1b는 본 발명의 일실시예에 따른 다결정 실리콘의 제조 방법을 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명의 다결정 실리콘 박막의 제조 방법을 사용하여 박막 트랜지스터를 제조하는 방법을 순서적으로 도시한 단면도이다.
[산업상 이용분야]
본 발명은 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막 트랜지스터에 사용되는 다결정 실리콘의 제조 방법에 관한 것으로, 더욱 상세하게는 고상 결정화법에 의하여 형성되는 다결정 실리콘의 제조 방법 및 이 다결정 실리콘을 사용하는 박막 트랜지스터에 관한 것이다.
[종래 기술]
종래 다결정 실리콘 형성 방법으로는 고상 결정화법(solid phase crystallization: SPC)이 있다. 이 방법은 저가의 장비를 사용할 수 있는 장점이 있으나 결정화 온도가 높고 결정화 시간이 길기 때문에 유리 기판을 사용할 수 없는 단점이 있다.
저온에서 결정화할 경우 제조 단가가 낮고, 대면적화가 가능하며 반도체 소자로 이용될 경우 성능면에서 고온 다결정 물질과 저온 결정화 방법이 유리하다. 상기와 같은 요구에 의해 400 ℃ 이하의 저온에서 결정화할 수 있는 레이저 결정화법이 제시되었는데, 이 방법은 그 산물이 우수한 특성을 갖는 장점이 있으나 균일한 결정을 얻기 어렵고 고가의 장비 및 낮은 생산성으로 인하여 대면적 기판 위에 제작할 경우 문제점이 있다.
다른 저온 결정화 방법으로 금속 유도 결정화(Metal Induced Crystallization; MIC)법이 있는데, 이 방법은 특정 금속을 비정질 물질에 접촉하게 하여 비정질 물질이 결정화 온도를 낮추는 방법이다. 그 예로, 니켈 금속에 의한 다결정 실리콘의 제조 방법에서, 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵으로 작용하여 결정화를 촉진하게 된다. 실제로 NiSi2는 실리콘과 동일한 구조를 가지며, 비정질 실리콘의 결정화 핵으로 작용하여 (111) 방향으로 결정화를 촉진한다.
이와 같은 금속 유도 결정화 방법에서 전기장을 인가함으로써 열처리 시간이 매우 짧아지고, 열처리 온도도 매우 낮아지게 되는데, 인가하는 전기장의 세기가 커질수록 그 효과는 증가된다.
그러나, 전기장의 세기가 커질수록 열처리되는 비정질 물질을 통해 흐르는 전류의 양이 증가하게 되고, 이로 인해 원하지 않는 급격한 온도 상승을 초래할 수 있다. 즉, 발열 효과(Joule Heating)로 인해 전기장의 세기를 크게 하는 데에는 한계가 있어, 결정화 시간 단축 및 결정화 온도 감소에도 한계가 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 고상 결정화법의 사용하여 비정질 실리콘을 결정화시킬 때 발열 효과를 이용하여 낮은 결정화 온도에서 빠른 시간 내에 비정질 실리콘을 결정화하는 다결정 실리콘의 제조 방법 및 이를 사용하는 박막트랜지스터를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은
절연 기판,
상기 절연 기판 상에 형성된 블랙 매트릭스 층,
상기 블랙 매트릭스 층 상부에 형성되는 버퍼층, 및
상기 버퍼층 상에 고상 결정화법에 의하여 형성된 다결정 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 본 발명은
절연 기판 상에 블랙 매트릭스 층을 형성하는 단계,
상기 블랙 매트릭스 층위에 버퍼층을 형성하는 단계,
상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계,
상기 비정질 실리콘 층상에 금속 박막층을 형성하는 단계, 및
상기 금속 박막층에 전계 또는 자계를 인가하는 동시에 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘으로 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘의 제조 방법을 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 다결정 실리콘의 제조 방법을 나타내는 단면도이다.
도 1a 및 도 1b를 참조하면, 기판(10) 위에 블랙 매트릭스 층(20)을 형성한다. 상기 블랙 매트릭스 층(20)은 증착되는 두께 방향으로 금속 성분의 농도는 증가하고 절연성 투명막의 농도는 감소하는 MIHL(Metal Insulator Hybrid Layer)을 사용한다.
상기 MIHL 중 상기 절연성 투명막으로는 SiO2 또는 SiNx를 사용하고, 상기 금속 성분으로는 Al, Cr, Mo, W, Ti, Ag, 및 Cu로 이루어진 군에서 선택되는 1종의 금속을 사용한다.
상기 MIHL은 절연성 투명막과 금속 성분을 공증착 또는 공스퍼터링(채-sputtering)의 방법으로 증착한다.
위와 같이 블랙 매트릭스 층(20)을 형성한 후 상기 블랙 매트릭스 층(20) 상부에 버퍼층(30)을 형성한다. 상기 버퍼층(30)으로는 뒤에 형성될 다결정 실리콘 과의 계면특성을 위하여 SiO2를 사용하거나 기판으로부터 발생되는 알칼리 이온의 패시베이션(passivation)을 위하여 SiO2/SiNx의 이중막을 사용할 수 있다.
이어서, 상기 버퍼층(30) 상부에 비정질 실리콘(40)을 PECVD(Plazma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 증착 방법으로 형성한다.
그리고 나서, 비정질 실리콘층(40)의 양단에 전기장을 인가할 수 있는 전극(50)을 형성한다. 자계장을 인가하는 경우에는 자석을 위치시킨다.
계속해서, 전계 또는 자계(50)를 인가하고 동시에 기판을 열처리하여 상기 비정질 실리콘층(40)을 결정화시킨다.
이때, 전계를 인가시키는 경우에는 인가 전압이 40 내지 60V/cm 이고, 인가 시간은 1시간 이하, 열처리 온도는 600 ℃ 이하인 것이 바람직하다.
또한, 자계를 인가하는 경우에는 자기장의 세기는 200 내지 800 Gauss이고, 인가 시간은 1 시간이하, 열처리 온도는 600 ℃ 이하인 것이 바람직하다.
이와 같은 공정을 거치게 되면, 비정질 실리콘은 발열 효과(Joule Heating) 에 의하여 통상의 방법보다 더욱 빠른 시간에 비정질 실리콘이 녹으면서 결정을 형성하게 되어 다결정 실리콘(41)의 형성을 촉진하게 된다.
도 2a 내지 도 2e는 위의 다결정 실리콘 박막의 제조 방법을 사용하여 박막 트랜지스터를 제조하는 방법을 순서적으로 도시한 단면도이다.
도 2a 및 도 2b를 참조하면, 위에서 설명한 방법과 동일한 방법으로 다결정 실리콘 층을 형성한다.
상기 블랙 매트릭스 층(20)은 3000-4000 Å의 두께로 형성하는 것이 바람직하며, 상기 버퍼층(30)은 2000 내지 5000 Å의 두께로 형성하는 것이 바람직하다.
다결정 실리콘층(40)을 형성한 후 전극 또는 자석(50)을 제거한다. 그리고 나서, 도 2c에 도시된 바와 같이, 다결정 실리콘층(41)을 패터닝하고, 상기 패터닝된 다결정 실리콘층(41) 상부에 기판 전면에 걸쳐 게이트 절연막(60)으로 실리콘 산화막 또는 실리콘 질화막을 형성한다.
그리고나서, 상기 게이트 절연막(60) 상부에 게이트 전극(70)을 형성한다. 상기 게이트 전극(70)은 단일 전극을 사용하여도 되고 이중 전극을 사용할 수도 있다.
계속해서, 도 2d에 도시된 바와 같이, 상기 게이트 전극(70)을 마스크로 하여 이온 주입 공정을 시행하여 게이트 전극(70)의 양측의 다결정 실리콘층(41)에 이온을 주입하여 소스/드레인 영역을 형성하고, 결정화 온도보다 낮은 온도에서 활성화시킨 다음, 상기 게이트 전극(70) 상부에 기판 전면에 걸쳐 층간 절연막(80)을 형성한다.
이어서, 도 2e에 도시된 바와 같이, 상기 다결정 실리콘층(41)의 일부가 노출되도록 층간 절연막(80)과 게이트 절연막(60)을 식가하여 비아홀을 형성하고, 상기 비아홀을 금속으로 충전시킨 후 패터닝하여 소스/드레인 전극(90, 100)을 형성한다.
이상과 같이 형성된 박막 트랜지스터는 블랙 매트릭스 층(20)은 증착되는 두 께 방향으로 금속 성분의 농도는 증가하고 절연성 투명막의 농도는 감소하는 MIHL(Metal Insulator Hybrid Layer)을 사용하며, 상기 MIHL 중 상기 절연성 투명막은 SiO2 또는 SiNx이고, 상기 금속 성분으로는 Al, Cr, Mo, W, Ti, Ag, 및 Cu로 이루어진 군에서 선택되는 1종의 금속을 사용한다.
한편, 적층되는 블랙 매트릭스 층(20)의 두께는 3000 내지 4000 Å인 것이 바람직하다.
또한, 블랙 매트릭스 층 상부에 형성되는 상기 버퍼층으로는 SiO2 또는 SiO2/SiNx 중 하나의 물질을 사용하며, 상기 버퍼층의 적층 두께는 2000 내지 5000 Å인 것이 바람직하다.
이와 같이 제조된 박막 트랜지스터는 평판 표시 소자에 사용될 수 있으며, 바람직하기로는 유기 전계 발광 소자 또는 액정 표시 소자에 사용된다.
이상과 같이 본 발명에서는 고상 결정화법을 사용하여 비정질 실리콘의 결정화시 기판과 버퍼층 사이에 블랙 매트릭스층을 형성하여서 열처리할 때 전계 또는 자계를 인가하는 경우 발열 효과(joule heating)를 이용함으로써 결정화 시간 및 결정화 온도를 낮추면서도 결정화를 촉진시킬 수 있다.
Claims (14)
- 기판;상기 기판 상에 형성된 블랙 매트릭스 층;상기 블랙 매트릭스 층 상부에 형성되는 버퍼층; 및상기 버퍼층 상에 고상 결정화법에 의하여 형성된 다결정 실리콘을 포함하는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 블랙 매트릭스 층은 증착되는 두께 방향으로 금속 성분의 농도는 증가하고 절연성 투명막의 농도는 감소하는 MIHL(Metal Insulator Hybrid Layer)인 박막 트랜지스터.
- 제 1항에 있어서,상기 MIHL 중 상기 절연성 투명막은 SiO2 또는 SiNx이고, 상기 금속 성분으로는 Al, Cr, Mo, W, Ti, Ag, 및 Cu로 이루어진 군에서 선택되는 1종의 금속을 사용하는 박막 트랜지스터.
- 제 1항에 있어서,상기 블랙 매트릭스 층의 두께는 3000 내지 4000 Å인 박막 트랜지스터.
- 제 1항에 있어서,상기 버퍼층은 SiO2 또는 SiO2/SiNx 중 하나인 박막 트랜지스터.
- 제 1항에 있어서,상기 버퍼층의 두께는 2000 내지 5000 Å인 박막 트랜지스터.
- 제 1항에 있어서,상기 고상 결정화법은 결정화시 전계 또는 자계를 인가하는 것과 동시에 열처리를 하는 방법인 박막 트랜지스터.
- 제 1항의 박막 트랜지스터를 사용하는 평판 표시 소자.
- 제 8항에 있어서,상기 평판 표시 소자는 유기 전계 발광 소자 또는 액정 표시 소자인 평판 표시 소자.
- 기판 상에 블랙 매트릭스 층을 형성하는 단계;상기 블랙 매트릭스 층위에 버퍼층을 형성하는 단계;상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘 층상에 금속 전극층 또는 자석층을 형성하는 단계; 및상기 금속 전극층 또는 자석층에 전계 또는 자계를 인가하는 동시에 기판을 열처리하여 상기 비정질 실리콘층을 다결정 실리콘으로 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘의 제조 방법.
- 제 10항에 있어서,상기 블랙 매트릭스 층은 증착되는 두께 방향으로 금속 성분의 농도는 증가하고 절연성 투명막의 농도는 감소하는 MIHL(Metal Insulator Hybrid Layer)인 다결정 실리콘의 제조 방법.
- 제 11항에 있어서,상기 MIHL 중 상기 절연성 투명막으로는 SiO2, 또는 SiNx이고, 상기 금속 성분으로는 Al, Cr, Mo, W, Ti, Ag, 및 Cu로 이루어진 군에서 선택되는 1종인 다결정 실리콘의 제조 방법.
- 제 11항에 있어서,상기 블랙 매트릭스 층은 금속 성분과 투명막이 동시에 공증착 또는 공스퍼 터링법으로 형성되는 다결정 실리콘의 제조 방법.
- 제 10항에 있어서,상기 인가되는 전기장은 40 내지 60V/cm이고, 상기 인가되는 자기장은 200 내지 800 Gauss이며, 인가하는 시간은 1 시간 이하, 열처리 온도는 300 내지 600℃인 다결정 실리콘의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030063751A KR100543002B1 (ko) | 2003-09-15 | 2003-09-15 | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030063751A KR100543002B1 (ko) | 2003-09-15 | 2003-09-15 | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050027466A KR20050027466A (ko) | 2005-03-21 |
| KR100543002B1 true KR100543002B1 (ko) | 2006-01-20 |
Family
ID=37384715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030063751A KR100543002B1 (ko) | 2003-09-15 | 2003-09-15 | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543002B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097949A (zh) * | 2015-08-18 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100730154B1 (ko) * | 2005-10-18 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그 제조방법 |
| KR100946808B1 (ko) * | 2007-11-21 | 2010-03-11 | 주식회사 엔씰텍 | 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터 |
-
2003
- 2003-09-15 KR KR1020030063751A patent/KR100543002B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097949A (zh) * | 2015-08-18 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050027466A (ko) | 2005-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| US7476901B2 (en) | Poly-silicon thin film transistor array substrate and method for fabricating the same | |
| KR100836744B1 (ko) | 비정질 실리콘의 주울 가열 결정화 방법 | |
| JPH07235492A (ja) | 半導体装置作製方法 | |
| JP4095074B2 (ja) | 半導体素子製造方法 | |
| TWI322446B (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| TW200924067A (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100543002B1 (ko) | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 | |
| TW543204B (en) | Method of fabricating thin film transistor | |
| KR20040070979A (ko) | 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| KR100713880B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100421907B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100796607B1 (ko) | 다결정 실리콘 결정화방법과 그를 이용한 박막트랜지스터의 제조 방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100796614B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| JP2000195793A (ja) | 多結晶シリコン膜の作製方法 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 15 |