JPH1117186A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH1117186A JPH1117186A JP16414297A JP16414297A JPH1117186A JP H1117186 A JPH1117186 A JP H1117186A JP 16414297 A JP16414297 A JP 16414297A JP 16414297 A JP16414297 A JP 16414297A JP H1117186 A JPH1117186 A JP H1117186A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- anodic oxide
- conductor layer
- porous anodic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
ゲート電極の密着性及び段差被覆性を改善して、切れ込
み部或いは断線部の発生を防止する。 【解決手段】 絶縁性基板1上に設けた薄膜半導体層2
上に、ゲート絶縁膜3を介してゲート絶縁膜3との密着
性及び段差被覆性の良好な第1の導電体層4、及び、多
孔質陽極酸化膜7の形成が可能な第2の導電体層5から
なるゲート電極を設ける。
Description
びその製造方法に関するものであり、特に、液晶表示装
置の画素スイッチング素子、或いは、データドライバ及
びゲートドライバ等として用いる多結晶シリコン薄膜ト
ランジスタ(TFT)の陽極酸化膜の形成のためのゲー
ト導電体構造に特徴のある薄膜トランジスタ及びその製
造方法に関するものである。
費電力であるため、OA端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、特に、高品質液晶表示装置用に
は、画素毎にスイッチング用のアクティブ素子を設けた
アクティブマトリクス型液晶表示装置が用いられてい
る。
装置においては、表示部における個々の画素をTFT等
のアクティブ素子で動作させることによって、単純マト
リクス型液晶表示装置の様な非選択時のクロストークを
完全に排除することができ、優れた表示特性を示すこと
が可能になる。
リクス型液晶表示装置は、制御素子として駆動能力が高
いので、ドライバ内蔵液晶表示装置や、高解像度・高精
細液晶表示装置に適用され、特に多結晶シリコンはアモ
ルファスシリコンに比べて移動度が高いので、高速動作
に適しており、また、周辺回路を同時に形成することが
可能である。
用いる多結晶シリコン膜は、単結晶シリコン膜に比べて
結晶性が劣るため、単結晶シリコンTFTと比較してオ
フ電流が高いという問題がある。
に、LDD(Lightly Doped Drai
n)構造が採用されており、高不純物濃度のソース・ド
レイン領域とチャネル領域との間に低不純物濃度のLD
D領域を設けることによって、TFTのオフ状態の時の
チャネル−ドレイン領域(ソース領域)間の電界を緩和
して、リーク電流を低減しようというものである。
の製造工程を、図6及び図7を参照して説明する。 図6(a)参照 まず、透明ガラス基板41上に下地SiO2 膜42を介
して多結晶シリコンパターン43を設けたのち、ゲート
絶縁膜となるSiO2 膜44及びゲート電極となるAl
−ScからなるAl合金層45を堆積させ、次いで、酒
石酸+エチレングリコールからなる溶液中でAl合金層
45を陽極酸化して、その表面に孔が少なく緻密な保護
陽極酸化膜46を厚さ20nm程度に形成する。
極酸化膜46及びAl合金層45をウェット・エッチン
グして、ゲート電極48、及び、ゲート電極48に繋が
るゲートバスライン(図示せず)を形成する。
の断面形状は、ほぼ垂直に近い角度にエッチングされる
と共に、薄い保護陽極酸化膜46に庇状部が形成される
が、この庇状部は、次の多孔質陽極酸化膜の形成工程に
おいて、均一な陽極酸化膜を得るための障害となる。
膜46の庇状部を除去したのち、シュウ酸溶液中で再び
陽極酸化することによりゲート電極48の露出表面、即
ち、側面に約1μmの厚さのポーラスな多孔質陽極酸化
膜49を形成する。
酒石酸+エチレングリコールからなる溶液中でゲート電
極48を陽極酸化して、ゲート電極48の側面及び上面
に約100nmの厚さの無孔質陽極酸化膜50を形成す
る。
膜49をマスクとして、エッチングガスとしてCHF3
を用いてSiO2 膜44をドライ・エッチングすること
によってゲート絶縁膜51を形成すると共に、多結晶シ
リコンパターン43を露出させる。
+硝酸+酢酸)を用いてエッチングすることによって、
ゲート電極48の側壁に形成されている多孔質陽極酸化
膜49を選択的に除去して、除去部直下のゲート絶縁膜
51をLDDマスク領域とする。なお、この工程まで
は、ゲート電極48に繋がるゲートバスラインは電源供
給線と電気的に接続されている。
いて、Cr混酸のエッチングレートは、多孔質陽極酸化
膜に対しては約25Å/秒であるのに対して、無孔質陽
極酸化膜に対しては約6Å/秒であるので、保護陽極酸
化膜46も若干エッチングされると共に、多孔質陽極酸
化膜49のエッチング除去に伴ってリフトオフ的に除去
され、両者の作用が共働して、保護陽極酸化膜46が除
去されることになる。
電気的に切断したのち、P(リン)イオンを低加速エネ
ルギーで高濃度に注入してソース・ドレイン領域52を
形成し、次いで、Pイオンを高加速エネルギーで低濃度
に注入してLDD領域53を形成する。
ングストッパーとなる薄いSiO2膜54、及び、厚い
SiN膜55を合計の厚さが400nm程度となるよう
に堆積させたのち、パターニングすることによってソー
ス・ドレイン領域52及びゲート電極48に対するコン
タクトホールを形成したのち、Ti/Al/Ti膜から
なる配線メタルを堆積させ、パターニングすることによ
ってソース・ドレイン電極56及びゲート引出電極(図
示せず)を形成していた。なお、画素スイッチング用T
FTの場合には、ゲート引出電極は必要ない。
の製造工程においては、多結晶シリコンパターン43と
ゲート電極48との段差部でかなりの確率でゲート電極
48に切れ込みや断線がが発生し、TFT基板の信頼性
が低下するという問題がある。
た多孔質陽極酸化膜49を除去したのちの平面構造を示
す顕微鏡写真を模写したものであり、図から明らかなよ
うに、多結晶シリコンパターン43とゲート電極48と
の段差部で切れ込み部57発生、この切れ込み部57は
ほんの少し入り込むものから断線部58の原因となるも
のまで程度はまちまちである。
面構造を示す透過電子顕微鏡(TEM)写真を模写した
ものであり、本来は1本に繋がっているゲート電極48
の中央に異常陽極酸化による多孔質陽極酸化膜48が形
成され、多孔質陽極酸化膜49を除去した場合に、この
多孔質陽極酸化膜49を除去した部分が断線部58或い
は切れ込み部として観察される。
子顕微鏡(TEM)写真を模写したものであり、多孔質
陽極酸化膜49を形成する工程において、図において、
左側が異常に陽極酸化が進み厚い多孔質陽極酸化膜49
が形成されており、この厚い多孔質陽極酸化膜49を除
去した部分が切れ込み部57として観察される。
との発生原因としては、レジストパターン47の密着
性が悪いので、陽極酸化処理のための電解液が上からし
み込むため、或いは、ゲート電極48の密着性が悪い
ため、下から電解液がしみ込むという2つの原因が考え
られる。
円内における多孔質陽極酸化膜49の下部の密度が他の
領域より低いことが観察され、この事実によって、多結
晶シリコンパターン43とゲート絶縁膜(図示せず)の
段差部でゲート電極48の下部にゲート絶縁膜との密着
性或いは段差被覆性に起因した小さな穴があり、そこか
ら陽極酸化処理のための電解液が進入して、陽極酸化が
拡がり、異常陽極酸化が生ずるとの結論に至った。
性及び段差被覆性を改善して、切れ込み部或いは断線部
の発生を防止することを目的とする。
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)及び(b)参照 (1)本発明は、薄膜トランジスタにおいて、絶縁性基
板1上に設けた薄膜半導体層2上に、ゲート絶縁膜3を
介してゲート絶縁膜3との密着性及び段差被覆性の良好
な第1の導電体層4、及び、多孔質陽極酸化膜7の形成
が可能な第2の導電体層5からなるゲート電極を設けた
ことを特徴とする。
ート電極となる第2の導電体層5との間に、ゲート絶縁
膜3との密着性及び段差被覆性の良好な第1の導電体層
4を介在させることにより、電解液がゲート絶縁膜3と
の界面からしみ込んで、不所望な陽極酸化が生ずること
がなく、異常陽極酸化に伴う断線等を防止することがで
きる。
て、第1の導電体層4の端部と、薄膜半導体層2に形成
する高不純物濃度ソース・ドレイン領域9と低不純物濃
度ソース・ドレイン領域10との境界が自己整合してい
ることを特徴とする。
ることによって、第1の導電体層4を介してイオン注入
することが可能になるので、第1の導電体層4が低不純
物濃度ソース・ドレイン領域10、即ち、LDD領域上
に残存する様にしても良い。
て、第1の導電体層4の端部と、薄膜半導体層2に形成
するチャネル領域と低不純物濃度ソース・ドレイン領域
10との境界が自己整合していることを特徴とする。
領域10上の第1の導電体層4を除去しても良いもので
あり、この場合には、第1の導電体層4と低不純物濃度
ソース・ドレイン領域10との重なりによる寄生容量を
低減することができる。
の製造方法において、絶縁性基板1上に設けた薄膜半導
体層2上に、ゲート絶縁膜3を介してゲート絶縁膜3と
の密着性及び段差被覆性の良好な第1の導電体層4、及
び、多孔質陽極酸化膜7の形成が可能な第2の導電体層
5を堆積させたのち、所定の形状にエッチングすること
によりゲート電極を形成し、次いで、陽極酸化を施すこ
とによって少なくとも第2の導電体層5の側部に多孔質
陽極酸化膜7を形成する工程を有することを特徴とす
る。
ート電極となる第2の導電体層5との間に、ゲート絶縁
膜3との密着性及び段差被覆性の良好な第1の導電体層
4を介在させることにより、電解液がゲート絶縁膜3と
の界面からしみ込んで、不所望な陽極酸化が生ずること
がなく、異常陽極酸化に伴う断線等を防止することがで
き、また、設計値通りの厚さの多孔質陽極酸化膜7を形
成することができるので、設計値通りの長さのLDD領
域を形成することができる。
て、多孔質陽極酸化膜7と少なくとも第2の導電体層5
との界面に無孔質陽極酸化膜8を形成したのち、多孔質
陽極酸化膜7を除去することを特徴とする。
前に、無孔質陽極酸化膜8を形成することによって、多
孔質陽極酸化膜7を選択的に除去することができ、ゲー
ト電極となる第2の導電体層5を不所望にエッチングす
ることがない。
て、エッチングによりゲート電極を形成する前に、第1
の導電体層4の表面に無孔質陽極酸化膜からなる保護膜
6を形成することを特徴とする。
質陽極酸化膜からなる保護膜6を形成することにより、
レジストパターンとの密着性が改善され、第2の導電体
層5とレジストパターンの界面から電解液がしみ込んで
不所望な陽極酸化が行われることがない。
(6)のいずれかにおいて、第1の導電体層4が、多孔
質陽極酸化膜7の形成が可能なAlとTiとの合金から
なり、第2の導電体層5の側部に多孔質陽極酸化膜7を
形成する工程において、第1の導電体層4の側面にも同
時に多孔質陽極酸化膜7を形成することを特徴とする。
質陽極酸化膜7の形成が可能なAlとTiとの合金を用
いることにより、従来と全く同様な工程でLDD構造を
有する薄膜トランジスタを製造することができる。
(6)のいずれかにおいて、第1の導電体層4がTi膜
からなり、多孔質陽極酸化膜7を除去したのち、第1の
導電体層4を介して低不純物濃度ソース・ドレイン領域
10を形成するためのイオン注入を行うことを特徴とす
る。
を用いる場合には、Ti膜を薄くすることによって、イ
オン注入が可能になるので、工程数を増加させることな
く、LDD領域の形成が可能になる。
(8)において、多孔質陽極酸化膜7を除去する前に、
多孔質陽極酸化膜7に整合するようにゲート絶縁膜3を
エッチングすることを特徴とする。
前に、多孔質陽極酸化膜7に整合するようにゲート絶縁
膜3をエッチングすることにより、高不純物濃度ソース
・ドレイン領域9を形成する際の加速エネルギーを、L
DD領域の形成の際の加速エネルギーより十分小さくす
ることができ、LDD領域の境界を精度良く形成するこ
とができる。
たは(9)において、低不純物濃度ソース・ドレイン領
域10上の第1の導電体層4をエッチング除去すること
を特徴とする。
領域10、即ち、LDD領域上の第1の導電体層4をエ
ッチング除去すること、特に、注入したイオンの活性化
工程の後にドライ・エッチングを施すことによって、第
1の導電体層4とLDD領域との重なりによる寄生容量
を低減することができる。
態の製造工程を、図2を参照して説明する。 図2(a)参照 まず、TFT基板となる透明ガラス基板11上に、減圧
化学気相成長法(LPCVD法)を用いて、厚さ10〜
200nm、例えば、50nmのアモルファスシリコン
層を堆積させたのち、酢酸Ni(酢酸ニッケル)を水に
溶かした0.01〜0.5wt%、例えば、0.1wt
%のNi塩水溶液をスピンコートしてアモルファスシリ
コン層に結晶核となるNiを添加し、次いで、400〜
600℃、例えば、550℃の高温で、2〜24時間、
例えば、5時間アニールしたのち、レーザ照射を行い、
多結晶シリコン層に変換する。
ジストパターンをマスクとしてCl 2 +BCl3 をエッ
チングガスとしたドライ・エッチングを施すことによっ
て多結晶シリコンパターン12を形成したのち、PCV
D法によってゲート酸化膜となる厚さ50〜200n
m、例えば、150nmのSiO2 膜13を堆積させ、
次いで、スパッタリング法によってSiO2 膜13と密
着性及び段差被覆性(ステップカヴァレッジ)が良好な
厚さ10〜100nm、例えば、30nmのTi膜1
4、及び、実効的にゲート電極となる厚さ100〜50
0nm、例えば、300nmのAl−ScからなるAl
合金層15を堆積させる。
中で陽極酸化することにより、厚さ10〜50nm、例
えば、厚さ20nmの緻密で無孔質なAl2 O3 からな
る保護陽極酸化膜16を形成したのち、レジストパター
ン17をマスクとして、Cr混酸を用いて保護陽極酸化
膜16をエッチングし、次いで、BCl3 +Cl2 +S
iCl4 を用いたドライ・エッチングによってTi膜1
4及びAl合金層15を一度にエッチングする。
パターン17で覆われていないAl合金層15の側部を
厚さ0.1〜2.0μm、例えば、0.5μmのポーラ
スな多孔質陽極酸化膜18に変換すると共に、残存する
Al合金層15をゲート電極19とする。
のち、酒石酸+エチレングリコール溶液中で陽極酸化を
行うことにより、ゲート電極19の側面及び上面に、厚
さ20〜500nm、例えば、100nmの無孔質陽極
酸化膜20を形成する。
厚さは、10〜15Å/Vと、印加する電圧にほぼ比例
するので、印加電圧を調整することによって膜厚の制御
が可能になり、また、実際には、上述の図7(d)の様
な形状になる。
をマスクとして、CHF3 をエッチングガスとしたドラ
イ・エッチングを施すことによって、SiO2膜13を
エッチングして、ゲート絶縁膜21を形成し、次いで、
ゲートバスライン(図示せず)を電源供給線と分断した
のち、Cr混酸を用いてエッチングすることによって、
多孔質陽極酸化膜18を完全に除去する。
るエッチングレートは非常に低いので、ゲート電極19
はエッチングされないものの、保護陽極酸化膜16は若
干エッチングされるので、多孔質陽極酸化膜18の除去
に伴って生じる保護陽極酸化膜16からなる庇状部もエ
ッチング除去される。
keVで、5.0×1014〜1.0×1016cm-2、例
えば、5.0×1015cm-2のドーズ量でPイオンをイ
オン注入することによって、ゲート絶縁膜21に自己整
合するn+ 型のソース・ドレイン領域22を形成し、次
いで、加速エネルギー30〜100keV、例えば、9
0keVで、1.0×1013〜1.0×1015cm-2、
例えば、1.0×1014cm-2のドーズ量でPイオンを
Ti膜14を透過してイオン注入して無孔質陽極酸化膜
20に自己整合するn- 型のLDD領域23を形成した
のち、300mJ/cm2 のパワーでレーザ照射を行
い、注入したPイオンを活性化する。
は、Bイオンを70keVで1.0×1014cm-2のド
ーズ量で注入することによってp- 型のLDD領域を形
成し、10keVで1.0×1016cm-2のドーズ量で
注入することによってp+ 型のソース・ドレイン領域を
形成すれば良い。
として、厚さ10〜100nm、例えば、40nmのエ
ッチングストッパーとなるSiO2 膜24、及び、厚さ
200〜500nm、例えば、370nmのSiN膜2
5を堆積させたのち、CF4+O2 系ガスを用いてドラ
イ・エッチングすることによって、ソース・ドレイン領
域22及びゲート電極19に対するコンタクトホールを
形成する。なお、ゲート電極19に対するコンタクトホ
ールの場合には、無孔質陽極酸化膜20も除去する必要
がある。
例えば、100nmのTi膜、厚さ100〜500n
m、例えば、300nmのAl膜、及び、厚さ50〜2
00nm、例えば、100nmのTi膜を順次堆積させ
たのち、パターニングすることによって、ソース・ドレ
イン電極26及びゲート引出電極27を形成する。
ては、第2層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第3層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってTFT基板が完成する。
いては、ゲート絶縁膜となるSiO 2 膜13上にSiO
2 膜13との密着性及び段差被覆性の良好なTi膜14
を設けているので、陽極酸化工程において、電解液がS
iO2 膜13とTi膜14との界面からしみ込むことが
なく、したがって、断線部や切れ込み部を発生させるこ
となく、設計値通りの多孔質陽極酸化膜18を形成する
ことができる。
施の形態の製造工程を説明する。 図3(a)参照 まず、TFT基板となる透明ガラス基板11上に、LP
CVD法を用いて、厚さ10〜200nm、例えば、4
0nmのアモルファスシリコン層を堆積させたのち、酢
酸アルミニウムを水に溶かした0.01〜0.5wt
%、例えば、0.1wt%のAl塩水溶液をスピンコー
トしてアモルファスシリコン層に結晶核となるAlを添
加し、次いで、例えば、600℃で8時間アニールして
多結晶シリコン層に変換する。
ジストパターンをマスクとしてCl 2 +BCl3 をエッ
チングガスとしたドライ・エッチングを施すことによっ
て多結晶シリコンパターン12を形成したのち、PCV
D法によってゲート酸化膜となる厚さ50〜200n
m、例えば、100nmのSiO2 膜13を堆積させ、
次いで、スパッタリング法によってSiO2 膜13との
密着性及び段差被覆性が良好で、且つ、多孔質陽極酸化
膜の形成が可能なAl−Ti合金(Ti30%含有)か
らなるAl−Ti膜28を、厚さ10〜100nm、例
えば、50nmに堆積させ、引き続いて、実効的にゲー
ト電極となる厚さ100〜500nm、例えば、250
nmのAl−ScからなるAl合金層15を堆積させ
る。
中で陽極酸化することにより、厚さ10〜50nm、例
えば、厚さ20nmの緻密で無孔質なAl2 O3 からな
る保護陽極酸化膜16を形成したのち、レジストパター
ン17をマスクとして、Cr混酸を用いて保護陽極酸化
膜16をエッチングし、次いで、BCl3 +Cl2 +S
iCl4 を用いたドライ・エッチングによってAl−T
i膜28及びAl合金層15を一度にエッチングする。
パターン17で覆われていないAl合金層15及びAl
−Ti膜28の側部を厚さ0.1〜2.0μm、例え
ば、0.5μmのポーラスな多孔質陽極酸化膜18に変
換すると共に、残存するAl合金層15をゲート電極1
9とする。
のち、酒石酸+エチレングリコール溶液中で陽極酸化を
行うことにより、ゲート電極19の側面及び上面、及
び、Al−Ti膜28の側面に、厚さ20〜500n
m、例えば、100nmの無孔質陽極酸化膜20を形成
する。
をマスクとして、CHF3 をエッチングガスとしたドラ
イ・エッチングを施すことによって、SiO2膜13を
エッチングして、ゲート絶縁膜21を形成し、次いで、
ゲートバスライン(図示せず)を電源供給線と分断した
のち、Cr混酸を用いてエッチングすることによって、
多孔質陽極酸化膜18を完全に除去する。
keVで、5.0×1014〜1.0×1016cm-2、例
えば、1.0×1016cm-2のドーズ量でPイオンをイ
オン注入することによって、ゲート絶縁膜21に自己整
合するn+ 型のソース・ドレイン領域22を形成し、次
いで、加速エネルギー30〜100keV、例えば、9
0keVで、1.0×1013〜1.0×1015cm-2、
例えば、5.0×1014cm-2のドーズ量でPイオンを
イオン注入して無孔質陽極酸化膜20に自己整合するn
- 型のLDD領域23を形成したのち、300mJ/c
m 2 のパワーでレーザ照射を行い、注入したPイオンを
活性化する。
形成する際には、Bイオンを70keVで1.0×10
14cm-2のドーズ量で注入することによってp- 型のL
DD領域を形成し、10keVで1.0×1016cm-2
のドーズ量で注入することによってp+ 型のソース・ド
レイン領域を形成すれば良い。
に、PCVD法を用いて、層間絶縁膜として、厚さ10
〜100nm、例えば、40nmのエッチングストッパ
ーとなるSiO2 膜24、及び、厚さ200〜500n
m、例えば、370nmのSiN膜25を堆積させたの
ち、CF4 +O2 系ガスを用いてドライ・エッチングす
ることによって、ソース・ドレイン領域22及びゲート
電極19に対するコンタクトホールを形成する。なお、
ゲート電極19に対するコンタクトホールの場合には、
無孔質陽極酸化膜20も除去する必要がある。
例えば、100nmのTi膜、厚さ100〜500n
m、例えば、300nmのAl膜、及び、厚さ50〜2
00nm、例えば、100nmのTi膜を順次堆積させ
たのち、パターニングすることによって、ソース・ドレ
イン電極26及びゲート引出電極27を形成する。
ては、第2層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第3層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってTFT基板が完成する。
いては、ゲート絶縁膜となるSiO 2 膜13上にSiO
2 膜13との密着性及び段差被覆性が良好で、且つ、多
孔質陽極酸化膜の形成が可能なAl−Ti膜28を設け
ているので、陽極酸化工程において、電解液がSiO2
膜13とAl−Ti膜28との界面からしみ込むことが
なく、断線部や切れ込み部を発生させることないので、
設計値通りの多孔質陽極酸化膜18を形成することがで
きる。
であるので、従来の工程を変更することなくLDD領域
形成予定領域上のAl−Ti膜28が自動的に除去され
るので、ソース・ドレイン領域22を形成する際の加速
エネルギーを小さくすることができる。
施の形態の製造工程を説明する。 図4(a)参照 まず、第1の実施の形態と同様に、TFT基板となる透
明ガラス基板11上に、LPCVD法を用いて、厚さ1
0〜200nm、例えば、50nmのアモルファスシリ
コン層を堆積させたのち、400〜600℃、例えば、
600℃の高温で、2〜24時間、例えば、5時間アニ
ールしたのち、レーザ照射を行い、多結晶シリコン層に
変換する。
ジストパターンをマスクとしてCl 2 +BCl3 をエッ
チングガスとしたドライ・エッチングを施すことによっ
て多結晶シリコンパターン12を形成したのち、PCV
D法によってゲート酸化膜となる厚さ50〜200n
m、例えば、150nmのSiO2 膜13を堆積させ、
次いで、スパッタリング法によってSiO2 膜13との
密着性及び段差被覆性が良好な厚さ10〜100nm、
例えば、50nmのTi膜14、及び、実効的にゲート
電極となる厚さ100〜500nm、例えば、300n
mのAl−SiからなるAl合金層15を堆積させる。
中で陽極酸化することにより、厚さ10〜50nm、例
えば、厚さ20nmの緻密で無孔質なAl2 O3 からな
る保護陽極酸化膜16を形成したのち、レジストパター
ン17をマスクとして、Cr混酸を用いて保護陽極酸化
膜16をエッチングし、次いで、BCl3 +Cl2 +S
iCl4 を用いたドライ・エッチングによってTi膜1
4及びAl合金層15を一度にエッチングする。
パターン17で覆われていないAl合金層15の側部を
厚さ0.1〜2.0μm、例えば、0.5μmのポーラ
スな多孔質陽極酸化膜18に変換すると共に、残存する
Al合金層15をゲート電極19とする。
のち、酒石酸+エチレングリコール溶液中で陽極酸化を
行うことにより、ゲート電極19の側面及び上面に、厚
さ20〜500nm、例えば、100nmの無孔質陽極
酸化膜20を形成する。
分断したのち、Cr混酸を用いてエッチングすることに
よって、多孔質陽極酸化膜18を完全に除去する。な
お、この場合、SiO2 膜13はエッチングせずに、T
i膜14がソース・ドレイン領域形成の際のマスクとな
るようにする。
0keVで、5.0×1014〜1.0×1016cm-2、
例えば、1.0×1015cm-2のドーズ量でPイオンを
イオン注入することによって、Ti膜14に自己整合す
るn+ 型のソース・ドレイン領域22を形成し、次い
で、加速エネルギー30〜100keV、例えば、90
keVで、1.0×1013〜1.0×1015cm-2、例
えば、3.0×1013cm-2のドーズ量でPイオンをT
i膜14を透過してイオン注入して無孔質陽極酸化膜2
0に自己整合するn- 型のLDD領域23を形成したの
ち、300mJ/cm2 のパワーでレーザ照射を行い、
注入したPイオンを活性化する。
形成する際には、Bイオンを70keVで5.0×10
13cm-2のドーズ量で注入することによってp- 型のL
DD領域を形成し、50keVで1.0×1016cm-2
のドーズ量で注入することによってp+ 型のソース・ド
レイン領域を形成すれば良い。
VD法を用いて、層間絶縁膜として、厚さ10〜100
nm、例えば、40nmのエッチングストッパーとなる
SiO2 膜24、及び、厚さ200〜500nm、例え
ば、370nmのSiN膜25を堆積させたのち、CF
4 +O2 系ガスを用いてドライ・エッチングすることに
よって、ソース・ドレイン領域22及びゲート電極19
に対するコンタクトホールを形成する。なお、ゲート電
極19に対するコンタクトホールの場合には、無孔質陽
極酸化膜20も除去する必要がある。
例えば、100nmのTi膜、厚さ100〜500n
m、例えば、300nmのAl膜、及び、厚さ50〜2
00nm、例えば、100nmのTi膜を順次堆積させ
たのち、パターニングすることによって、ソース・ドレ
イン電極26及びゲート引出電極27を形成する。
ては、第2層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第3層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってTFT基板が完成する。
いては、Ti膜14をLDD領域形成用のマスクとして
いるので、イオン注入の加速エネルギーを大きくする必
要はあるが、SiO2 膜13をエッチングしてゲート絶
縁膜21を形成する工程が不要になるので、第1の実施
の形態に比べて工程が簡素化される。
施の形態の製造工程を説明する。 図5(a)参照 まず、TFT基板となる透明ガラス基板11上に、LP
CVD法を用いて、厚さ10〜500nm、例えば、2
00nmの下地SiO2 膜29、及び、厚さ10〜20
0nm、例えば、40nmのアモルファスシリコン層を
堆積させたのち、酢酸ニッケルを水に溶かした0.01
〜0.5wt%、例えば、0.1wt%のNi塩水溶液
をスピンコートしてアモルファスシリコン層に結晶核と
なるNiを添加し、次いで、例えば、400〜600
℃、例えば、500℃で2〜24時間、例えば、10時
間アニールしたのち、レーザ照射を行い多結晶シリコン
層に変換する。
ジストパターンをマスクとしてCl 2 +BCl3 をエッ
チングガスとしたドライ・エッチングを施すことによっ
て多結晶シリコンパターン12を形成したのち、PCV
D法によってゲート酸化膜となる厚さ50〜200n
m、例えば、150nmのSiO2 膜13を堆積させ、
次いで、スパッタリング法によってSiO2 膜13との
密着性及び段差被覆性が良好な厚さ10〜100nm、
例えば、20nmのTi膜14、及び、実効的にゲート
電極となる厚さ100〜500nm、例えば、300n
mのAl−ScからなるAl合金層15を堆積させる。
中で陽極酸化することにより、厚さ10〜50nm、例
えば、厚さ20nmの緻密で無孔質なAl2 O3 からな
る保護陽極酸化膜16を形成したのち、レジストパター
ン17をマスクとして、Cr混酸を用いて保護陽極酸化
膜16をエッチングし、次いで、BCl3 +Cl2 +S
iCl4 を用いたドライ・エッチングによってTi膜1
4及びAl合金層15を一度にエッチングする。
パターン17で覆われていないAl合金層15の側部を
厚さ0.1〜2.0μm、例えば、0.5μmのポーラ
スな多孔質陽極酸化膜18に変換すると共に、残存する
Al合金層15をゲート電極19とする。
のち、酒石酸+エチレングリコール溶液中で陽極酸化を
行うことにより、ゲート電極19の側面及び上面に、厚
さ20〜500nm、例えば、100nmの無孔質陽極
酸化膜20を形成する。
分断したのち、Cr混酸を用いてエッチングすることに
よって、多孔質陽極酸化膜18を完全に除去し、次い
で、Ti膜14をマスクとして、CHF3 をエッチング
ガスとしたドライ・エッチングを施すことによって、S
iO2 膜13をエッチングして、ゲート絶縁膜21を形
成する。
keVで、5.0×1014〜1.0×1016cm-2、例
えば、5.0×1015cm-2のドーズ量でPイオンをイ
オン注入することによって、ゲート絶縁膜21に自己整
合するn+ 型のソース・ドレイン領域22を形成し、次
いで、加速エネルギー30〜100keV、例えば、9
0keVで、1.0×1013〜1.0×1015cm-2、
例えば、1.0×1014cm-2のドーズ量でPイオンを
Ti膜14を透過してイオン注入して無孔質陽極酸化膜
20に自己整合するn- 型のLDD領域23を形成した
のち、300mJ/cm2 のパワーでレーザ照射を行
い、注入したPイオンを活性化する。
形成する際には、Bイオンを70keVで1.0×10
14cm-2のドーズ量で注入することによってp- 型のL
DD領域を形成し、10keVで1.0×1016cm-2
のドーズ量で注入することによってp+ 型のソース・ド
レイン領域を形成すれば良い。
+Cl2 をエッチングガスとしたドライ・エッチングに
よって除去したのち、Ti膜14の露出部をBCl3 +
Cl 2 +SiCl4 をエッチングガスとしたドライ・エ
ッチングによって除去する。
VD法を用いて、層間絶縁膜として、厚さ10〜100
nm、例えば、40nmのエッチングストッパーとなる
SiO2 膜24、及び、厚さ200〜500nm、例え
ば、370nmのSiN膜25を堆積させたのち、CF
4 +O2 系ガスを用いてドライ・エッチングすることに
よって、ソース・ドレイン領域22及びゲート電極19
に対するコンタクトホールを形成する。なお、この場合
には、無孔質陽極酸化膜20の除去工程は不要になる。
例えば、100nmのTi膜、厚さ100〜500n
m、例えば、300nmのAl膜、及び、厚さ50〜2
00nm、例えば、100nmのTi膜を順次堆積させ
たのち、パターニングすることによって、ソース・ドレ
イン電極26及びゲート引出電極27を形成する。
ては、第2層間絶縁膜を介してドレイン電極と接続する
ドレインバスラインを形成したのち、第3層間絶縁膜を
介してソース電極と接続する画素電極を形成することに
よってTFT基板が完成する。
いては、Ti膜の露出部を除去しているので、第1の実
施の形態に比べて寄生容量が少なくなり、また、最終的
には無孔質陽極酸化膜20を除去しているので、コンタ
クトホールを形成する際に、ソース・ドレイン領域22
に対するエッチング工程と、ゲート電極19に対するエ
ッチング工程を全く同じにすることができる。
たが、無孔質陽極酸化膜20は必ずしも必須のものでは
なく、ゲート電極19の側部に設けた多孔質陽極酸化膜
18の除去工程において、ゲート電極19に対して選択
性のあるエッチャントを用いた場合には原理的に必要と
しないが、無孔質陽極酸化膜20は緻密であり、300
℃程度の低温熱処理でも発生するヒロック(hillo
ck)を低減する効果があるため、最近の液晶表示装置
パネルにおける標準的なプロセスになりつつある。
とAl合金層15との密着性が良好な場合には、Al合
金層15の表面に設ける保護陽極酸化膜16も必ずしも
必要ではないが、保護陽極酸化膜16はレジストパター
ン17との密着性をより良好にするので、レジストパタ
ーン17の界面から電解液が進入して、上側から不所望
な陽極酸化が起こることがない。
形態においては、アモルファスシリコン層を多結晶シリ
コン層に変換する際に、NiやAl等の核形成物質を添
加しているが、核形成物質はNi或いはAlに限られる
ものではなく、Au,Pt,Cu,Ag,Fe等の金属
を用いても良いものである。
膜半導体層として多結晶シリコン層を用いているが、ア
モルファスシリコン層、或いは、SOS又はSOI等に
おける単結晶シリコン層でも良く、さらに、シリコン以
外に、ゲルマニウム或いはシリコンゲルマニウムを用い
ても良いものである。
おいては、下地SiO2 膜を設けていないが、第4の実
施の形態のように下地SiO2 膜を設けても良いもので
あり、一方、第4の実施の形態の場合にも、下地SiO
2 膜は設けなくても良いものである。
形態においては、ヒロックの発生を抑制するために、ゲ
ート電極材料としてAl−ScからなるAl合金層を用
いているが、Al合金層に限られるものではなく、Al
自体、或いは、第3の実施の形態の様にAl−Si等の
Alを主成分とした金属であれば良く、この様な金属を
用いることによって配線抵抗が低減し、且つ、陽極酸化
工程が簡単になる。
不純物濃度のソース・ドレイン領域22を形成したの
ち、LDD領域23を形成しているが、この順序は逆に
しても良いものである。
クティブマトリクス型液晶表示装置に用いるTFT及び
その製造方法として説明しているが、本発明は、アクテ
ィブマトリクス型液晶表示装置に限られるものではな
く、ラインセンサ用の薄膜半導体装置等の他の用途の薄
膜半導体装置も対象とするものである。
縁性基板として、透明ガラス基板を用いているが、この
透明ガラス基板は製造工程に伴う熱処理温度に耐え得る
特性を有するものであれば良く、さらには、サファイア
等のガラス基板以外の絶縁性基板であっても良く、特
に、液晶表示装置以外の用途の場合には、必ずしも透明
である必要はない。
ート絶縁膜と密着性及び段差被覆性の良好な下地導電体
層を設けたので、不所望な陽極酸化に伴うゲート電極及
びゲートバスラインの切れ込み、及び、それによって引
き起こされる断線を防止することができ、プロセスの安
定性と信頼性を向上することができる。
である。
である。
である。
である。
ある。
ある。
造の説明図である。
造の説明図である。
Claims (10)
- 【請求項1】 絶縁性基板上に設けた薄膜半導体層上
に、ゲート絶縁膜を介して前記ゲート絶縁膜との密着性
及び段差被覆性の良好な第1の導電体層、及び、多孔質
陽極酸化膜の形成が可能な第2の導電体層からなるゲー
ト電極を設けたことを特徴とする薄膜トランジスタ。 - 【請求項2】 上記第1の導電体層の端部と、上記薄膜
半導体層に設ける高不純物濃度ソース・ドレイン領域と
低不純物濃度ソース・ドレイン領域との境界が自己整合
していることを特徴とする請求項1記載の薄膜トランジ
スタ。 - 【請求項3】 上記第1の導電体層の端部と、上記薄膜
半導体層に設けるチャネル領域と低不純物濃度ソース・
ドレイン領域との境界が自己整合していることを特徴と
する請求項1記載の薄膜トランジスタ。 - 【請求項4】 絶縁性基板上に設けた薄膜半導体層上
に、ゲート絶縁膜を介して前記ゲート絶縁膜との密着性
及び段差被覆性の良好な第1の導電体層、及び、多孔質
陽極酸化膜の形成が可能な第2の導電体層を堆積させた
のち、所定の形状にエッチングすることによりゲート電
極を形成し、次いで、陽極酸化を施すことによって少な
くとも前記第2の導電体層の側部に多孔質陽極酸化膜を
形成する工程を有することを特徴とする薄膜トランジス
タの製造方法。 - 【請求項5】 上記多孔質陽極酸化膜と少なくとも上記
第2の導電体層との界面に無孔質陽極酸化膜を形成した
のち、前記多孔質陽極酸化膜を除去することを特徴とす
る請求項4記載の薄膜トランジスタの製造方法。 - 【請求項6】 上記エッチングによりゲート電極を形成
する前に、上記第1の導電体層の表面に無孔質陽極酸化
膜からなる保護層を形成することを特徴とする請求項5
記載の薄膜トランジスタの製造方法。 - 【請求項7】 上記第1の導電体層が、多孔質陽極酸化
膜の形成が可能なAlとTiとの合金からなり、上記第
2の導電体層の側部に多孔質陽極酸化膜を形成する工程
において、前記第1の導電体層の側面にも同時に多孔質
陽極酸化膜を形成することを特徴とする請求項4乃至6
のいずれか1項に記載の薄膜トランジスタの製造方法。 - 【請求項8】 上記第1の導電体層がTi膜からなり、
上記多孔質陽極酸化膜を除去したのち、前記第1の導電
体層を介して低不純物濃度ソース・ドレイン領域を形成
するためのイオン注入を行うことを特徴とする請求項4
乃至6のいずれか1項に記載の薄膜トランジスタの製造
方法。 - 【請求項9】 上記多孔質陽極酸化膜を除去する前に、
前記多孔質陽極酸化膜の端部に整合するように上記ゲー
ト絶縁膜をエッチングすることを特徴とする請求項7ま
たは8に記載の薄膜トランジスタの製造方法。 - 【請求項10】 上記低不純物濃度ソース・ドレイン領
域上の第1の導電体層をエッチング除去することを特徴
とする請求項8または9に記載の薄膜トランジスタの製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16414297A JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16414297A JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117186A true JPH1117186A (ja) | 1999-01-22 |
JP4143144B2 JP4143144B2 (ja) | 2008-09-03 |
Family
ID=15787557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16414297A Expired - Lifetime JP4143144B2 (ja) | 1997-06-20 | 1997-06-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4143144B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792349A (en) * | 1987-11-03 | 1988-12-20 | Tennessee Valley Authority | Fertilizer values from galvanizer waste |
KR100398591B1 (ko) * | 2001-09-05 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
JP2010197927A (ja) * | 2009-02-27 | 2010-09-09 | Epson Imaging Devices Corp | 電気光学装置の製造方法 |
JP2020074478A (ja) * | 2007-12-03 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1997
- 1997-06-20 JP JP16414297A patent/JP4143144B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792349A (en) * | 1987-11-03 | 1988-12-20 | Tennessee Valley Authority | Fertilizer values from galvanizer waste |
KR100398591B1 (ko) * | 2001-09-05 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
JP2020074478A (ja) * | 2007-12-03 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2010197927A (ja) * | 2009-02-27 | 2010-09-09 | Epson Imaging Devices Corp | 電気光学装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4143144B2 (ja) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6015724A (en) | Manufacturing method of a semiconductor device | |
KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
KR0145458B1 (ko) | Mis형 반도체 장치 제작방법 | |
KR100294088B1 (ko) | 반도체집적회로 | |
KR100339644B1 (ko) | 반도체장치 | |
US20040256621A1 (en) | Semiconductor device and method for manufacturing the same | |
JPH07321338A (ja) | 半導体集積回路およびその作製方法 | |
JPH0730125A (ja) | 半導体装置およびその作製方法 | |
JP3842852B2 (ja) | 半導体装置の作製方法 | |
JPH0832081A (ja) | 薄膜半導体装置 | |
CN112310122A (zh) | 显示面板及其制备方法 | |
TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
JPH1117186A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
JP4036917B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2004165688A (ja) | 薄膜トランジスタマトリックス基板、および液晶表示装置 | |
JPH10173200A (ja) | 半導体装置の作製方法 | |
JPH1117187A (ja) | 薄膜トランジスタの製造方法 | |
JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JPH10163499A (ja) | 薄膜トランジスタの製造方法 | |
JPH0855994A (ja) | 半導体装置およびその作製方法 | |
JPH10189994A (ja) | 半導体装置及びその製造方法 | |
JPH10116992A (ja) | 薄膜半導体装置及びその作製方法 | |
JPH1074953A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |