JP2004165688A - 薄膜トランジスタマトリックス基板、および液晶表示装置 - Google Patents
薄膜トランジスタマトリックス基板、および液晶表示装置 Download PDFInfo
- Publication number
- JP2004165688A JP2004165688A JP2003424407A JP2003424407A JP2004165688A JP 2004165688 A JP2004165688 A JP 2004165688A JP 2003424407 A JP2003424407 A JP 2003424407A JP 2003424407 A JP2003424407 A JP 2003424407A JP 2004165688 A JP2004165688 A JP 2004165688A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- layer
- thin film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 下地表面上にAlまたはAl合金の層を形成する工程と、前記AlまたはAl合金の層の表面をTMAHで処理する工程と、前記TMAHで処理したAlまたはAl合金の層の表面上にレジストパターンを形成する工程と、前記レジストパターンをエッチングマスクとして用い、前記AlまたはAl合金の層をウエットエッチングする工程とを含む。
【選択図】図1
Description
しかしながら、ゲート電極層とゲート絶縁膜を同一形状にパターニングすると、段差が高くなる。配線領域を狭くしようとすると、ゲート電極層の厚さは厚くなり、段差はますます高くなる。高い段差部においては、その上に形成する層間絶縁膜、他の配線層の段差被覆性が低下し、層間絶縁膜にクラックが生じたり、配線の断線や層間短絡が発生し易くなる。
本発明の他の目的は、段差被覆性に優れた薄膜トランジスタマトリックス基板を備えた液晶表示装置を提供することである。
本発明の他の観点によれば、絶縁基板上に相補型トランジスタを備えた薄膜トランジスタマトリックス基板であって、前記相補型トランジスタを構成する、一方の導電型のトランジスタと他方の導電型のトランジスタは、それぞれ半導体よりなる島状パターンと、前記島状パターンの各々を横断して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記島状パターン、前記ゲート絶縁膜、前記ゲート電極に接し、これらを覆う層間絶縁膜と、を有し、前記ゲート絶縁膜は、前記ゲート電極より幅広であると共に前記ゲート電極の近傍に段差を備え、前記島状パターンは、前記ゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われると共に、前記ゲート電極に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域とを含んでなり、前記一方および他方の導電型のトランジスタの前記高濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記高濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されており、前記一方および他方の導電型のトランジスタの前記低濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記低濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されてなる薄膜トランジスタマトリックス基板が提供される。
対向基板と、前記薄膜トランジスタマトリックス基板と前記対向基板との間に挟持された液晶層と、を有する液晶表示装置が提供される。
図1(A)〜(D)は、本発明の1実施例による金属層のエッチング方法を示す基板の概略断面図である。
図1(B)に示すよ、2.2%TMAH(テトラメチルアンモニウムハイドロオキサイド)水溶液6を準備し、基板をこのTMAH水溶液に約60秒間ディップした。その後純水洗浄を行い、金属層5表面を乾燥させる。
図3は、ポストベーク温度に対するテーパ角の変化を示すグラフである。図2(B)に示したように、ポストベーク温度が100℃の場合、テーパ角は約35°であるが、ポストベーク温度を低下させると、テーパ角度も低下する。また、ポストベーク温度を増加させると、テーパ角も増大する。ポストベーク温度140℃の時得られるテーパ角は約70°である。なお、140℃以上のポストベーク温度においては、テーパ角の変化は徐々に少なくなる。
Alは化学的に活性な表面を有し、自然酸化膜または自然水和膜が形成され易い。TMAHは、この自然酸化膜または自然水和膜を除去する能力がある。Al(Al合金)表面に自然酸化膜、自然水和膜等の変質膜が存在すると、エッチングレートが遅くなる。
表面酸化膜または表面水和膜の膜厚は、光学的計測によれば、5〜15nmである。この結果から、表面変質層を全て除去しなくても十分な順テーパ効果が得られると考えられる。従って、本明細書において、表面変質層を「除去」する工程とは、少なくともその1部を除去する工程であればよい。以下、上述の実験により確認された効果を利用した実施例を説明する。
図4(A)に示すように、ガラス基板上にSiO2 層を形成した絶縁基板11の表面上に、多結晶Siで形成した半導体層13をCVD、レーザアニールによって作成する。半導体層13作成後、その表面上にレジストパターンを形成し、エッチングを行うことによって互いに分離された複数の島状パターンの半導体層13とする。
レジストパターン17がない領域でゲート層15がその全厚さをエッチングされた後、さらに約50%以上のオーバエッチングを行う。このオーバエッチングにおいて、レジストパターン17の外周部下方のゲート層15は、一定の順テーパ角を保ったままサイドエッチングされる。このサイドエッチングによって、ゲート層15の側壁は一定のテーパ角を維持したまま内側に移動する。
図4(C)に示したドーピング工程においては、ゲート絶縁膜を通過しない加速エネルギでイオン注入を行った。
さらに、ゲート電極15およびゲート絶縁膜14が、それぞれ傾斜する側壁を有すると、この上に絶縁膜、さらにその上に上層配線層を形成した時、層間絶縁膜、上層配線層の段差被覆性が向上する。
図6(B)は、1画素部分の薄膜トランジスタTFTとゲート配線Gi、ドレイン配線Djの配置を概略的に示す。ゲート配線Giとドレイン配線Djは、交差部CRを形成する。交差する配線を実現するためには、多層配線構造を採用する必要がある。この多層配線構造の下層配線となるゲート配線Giとして、上述の実施例に従うテーパ角を有する側壁を持つ配線層を用いれば、上層配線となるドレイン配線の段差被覆性が向上する。
図7(A)において、ゲート配線15は、水平方向に延在し、平坦な上面およびその両側に傾斜した側壁を有する。ゲート配線15の両側には、ゲート絶縁膜14が羽根状に露出する。なお、図7(A)においてはゲート絶縁膜14の傾斜した側壁は図示を省略している。
図7(B)は、ゲート配線とドレイン配線が交差する部分の断面構造を示す。ガラス基板11上に平坦な表面を有するSiO2 層12が形成され、その上にストライプ状のゲート絶縁膜14が形成されている。ゲート絶縁膜14の上には、テーパ角を有する側壁を持つゲート配線15が形成される。ゲート配線15の厚さが厚くなっても、その側壁はテーパ角を有するため、その上に形成される層間絶縁膜16の段差被覆性は向上する。従って、さらにその上に形成されるドレイン配線20およびさらにその上の層間絶縁膜18の段差被覆性も向上する。
図10(A)に示すように、厚さ0.7mmのガラス基板11の1表面上に、シリコン酸化膜12を例えば厚さ200nm程度PE−CVDで堆積する。このシリコン酸化膜は、ガラス基板11から不純物が上層に拡散することを防止する。シリコン酸化膜12の上に、アモルファスシリコン膜を例えば厚さ50nmPECVDにより成膜し、レジストパターンを用いてパターニングして、アモルファスシリコンの島状領域13a、13bを形成する。
2、4 SiO2 層
3 多結晶SiO2 層
5 金属層
6 TMAH水溶液
7 レジスト層
Claims (12)
- 平坦な表面を有する絶縁基板と、
前記絶縁基板の平坦な表面上に形成され、半導体よりなる複数の島状パターンと、
前記複数の島状パターンの各々の中間部を横断して形成されたゲート絶縁膜と、
前記ゲート絶縁膜の各々の電流方向端部から後退した中央部上に形成され、前記平坦な表面の法線に対して傾斜し、順テーパを形成する側面と、前記法線に対してほぼ垂直な上面とを有するゲート電極兼ゲート配線のゲート層と、
前記島状パターン、前記ゲート絶縁膜、前記ゲート層に接し、これらを覆って前記絶縁基板上に形成された層間絶縁膜と、
を有し、
前記ゲート絶縁膜は、前記ゲート層より幅広であり、
前記ゲート層の近傍に段差をそなえてなる
薄膜トランジスタマトリックス基板。 - 傾斜した前記側面は、平坦な前記表面に対して一定の傾斜角度を有する請求項1記載の薄膜トランジスタマトリックス基板。
- 前記傾斜角度は、20°〜70°の範囲の角度である請求項2記載の薄膜トランジスタマトリックス基板。
- 前記ゲート層に覆われていない、前記ゲート絶縁膜の羽根状部分が約0.1μm〜約2μmの幅を有する請求項1〜3のいずれかに記載の薄膜トランジスタマトリックス基板。
- 前記ゲート層が、AlまたはAl合金で形成されている請求項1〜4のいずれかに記載の薄膜トランジスタマトリックス基板。
- 前記島状パターンを横断するゲート絶縁膜およびその上の前記ゲート層は、前記島状パターンの外部まで延在し、さらに
前記層間絶縁膜上に形成され、前記島状パターンの外部で前記ゲート層と交差するバス配線層、
を有する請求項1〜5のいずれかに記載の薄膜トランジスタマトリックス基板。 - 前記島状パターンは、前記ゲート絶縁膜外側でゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われ、前記ゲート層に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域と、を含む請求項1〜6のいずれかに記載の薄膜トランジスタマトリックス基板。
- 並行に配列された複数のゲート配線と、層間絶縁膜を介して前記複数のゲート配線と交差し、並行に配列された複数のドレイン配線と、前記複数のゲート配線と前記複数のドレイン配線との各交点近傍で前記ゲート配線の一部と交差して、その下方に配置された半導体の島状パターンと、前記島状パターンを横断し、前記ゲート配線との間に配置されたゲート絶縁膜とを備えた薄膜トランジスタマトリックス基板であって、
前記ゲート配線は、前記ゲート絶縁膜上に積層されると共に、順テーパを形成する側面を備え、
前記ゲート絶縁膜は、前記ゲート配線より幅広であり、且つ、前記ゲート配線の両側近傍に段差を備え、
前記層間絶縁膜は前記島状パターン、前記ゲート絶縁膜、前記ゲート配線と接し、これらを覆ってなる、
薄膜トランジスタマトリックス基板。 - 平坦な表面を有する絶縁基板と、前記絶縁基板の平坦な表面上に形成された半導体よりなる複数の島状パターンと、前記島状パターンを横断して前記絶縁基板上に形成されたストライプ状のゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート配線と、前記島状パターン、前記ゲート絶縁膜、前記ゲート配線に接し、これらを覆う層間絶縁膜と、前記層間絶縁膜を介して前記ゲート配線と交差するドレイン配線とを有し、
前記交差部において、前記ゲート配線は、前記平坦な表面の法線に対して傾斜し、順テーパーを形成する側面と、前記法線に対してほぼ垂直な上面とを有し、前記ゲート絶縁膜は、前記ゲート配線より幅広であり、且つ、前記ゲート配線の両側近傍に段差を備えてなる薄膜トランジスタマトリックス基板。 - 絶縁基板上に相補型トランジスタを備えた薄膜トランジスタマトリックス基板であって、
前記相補型トランジスタを構成する、一方の導電型のトランジスタと他方の導電型のトランジスタは、それぞれ半導体よりなる島状パターンと、前記島状パターンの各々を横断して形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記島状パターン、前記ゲート絶縁膜、前記ゲート電極に接し、これらを覆う層間絶縁膜と、を有し、前記ゲート絶縁膜は、前記ゲート電極より幅広であると共に前記ゲート電極の近傍に段差を備え、前記島状パターンは、前記ゲート絶縁膜に覆われていない部分に形成され、高不純物濃度を有する高濃度領域と、前記ゲート絶縁膜に覆われると共に、前記ゲート電極に覆われていない部分に形成され、前記高不純物濃度よりも低い低不純物濃度を有する低濃度領域とを含んでなり、
前記一方および他方の導電型のトランジスタの前記高濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記高濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されており、前記一方および他方の導電型のトランジスタの前記低濃度領域には、それぞれ略同濃度の一導電型の不純物が導入されてなり、かつ他方の導電型の前記低濃度領域には、前記一導電型の不純物に加えて、前記一導電型の不純物よりも高濃度の反対導電型の不純物が導入されてなる、
薄膜トランジスタマトリックス基板。 - さらに、
前記層間絶縁膜の開口を介してソース領域と電気的に接続された金属電極と、
前記金属電極の上部に形成された上側層間絶縁膜と、
前記上側層間絶縁膜を貫通し、前記金属電極に達する開口と、
前記上側層間絶縁膜上に形成され、前記開口を介して前記金属電極に接続された透明電極膜と、
を有する請求項1〜10のいずれか1項記載の薄膜トランジスタマトリックス基板。 - 前記請求項1〜11のいずれか1項記載の薄膜トランジスタマトリックス基板と、
対向基板と、
前記薄膜トランジスタマトリックス基板と前記対向基板との間に挟持された液晶層と、
を有する液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424407A JP4011540B2 (ja) | 2003-12-22 | 2003-12-22 | 薄膜トランジスタマトリックス基板、および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424407A JP4011540B2 (ja) | 2003-12-22 | 2003-12-22 | 薄膜トランジスタマトリックス基板、および液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21806398A Division JP3883706B2 (ja) | 1998-07-31 | 1998-07-31 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004165688A true JP2004165688A (ja) | 2004-06-10 |
JP4011540B2 JP4011540B2 (ja) | 2007-11-21 |
Family
ID=32821846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424407A Expired - Fee Related JP4011540B2 (ja) | 2003-12-22 | 2003-12-22 | 薄膜トランジスタマトリックス基板、および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011540B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614698B1 (ko) | 2004-07-09 | 2006-08-21 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 제조방법 |
JP2007013942A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 端末装置及び通信システム |
JP2009212483A (ja) * | 2008-02-29 | 2009-09-17 | Samsung Mobile Display Co Ltd | フレキシブル基板、その製造方法及びそれを用いた薄膜トランジスタ |
US7727822B2 (en) | 2005-03-03 | 2010-06-01 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device, production methods thereof and electronic device |
JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7490845B2 (ja) | 2014-02-05 | 2024-05-27 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
2003
- 2003-12-22 JP JP2003424407A patent/JP4011540B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614698B1 (ko) | 2004-07-09 | 2006-08-21 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 제조방법 |
US7727822B2 (en) | 2005-03-03 | 2010-06-01 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device, production methods thereof and electronic device |
JP2007013942A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 端末装置及び通信システム |
JP2009212483A (ja) * | 2008-02-29 | 2009-09-17 | Samsung Mobile Display Co Ltd | フレキシブル基板、その製造方法及びそれを用いた薄膜トランジスタ |
US8221889B2 (en) | 2008-02-29 | 2012-07-17 | Samsung Mobile Display Co., Ltd. | Flexible substrate, method of fabricating the same, and thin film transistor using the same |
JP7490845B2 (ja) | 2014-02-05 | 2024-05-27 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2016133702A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4011540B2 (ja) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3883706B2 (ja) | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 | |
US7326608B2 (en) | Fin field effect transistor and method of manufacturing the same | |
KR100585410B1 (ko) | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 | |
JP4850057B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH0846201A (ja) | 半導体素子及びその製造方法 | |
JP2004253511A (ja) | 表示装置 | |
JP2007013091A (ja) | 半導体装置およびその製造方法 | |
US6716768B2 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
JP4011540B2 (ja) | 薄膜トランジスタマトリックス基板、および液晶表示装置 | |
KR100308515B1 (ko) | 반도체장치의제조방법 | |
JP4244525B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
JPH05152325A (ja) | 薄膜トランジスタの製造方法 | |
JP3318439B2 (ja) | 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法 | |
KR101050284B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
KR20050027381A (ko) | 트랜지스터의 리세스 채널 형성 방법 | |
JPH05152326A (ja) | 薄膜トランジスタの製造方法 | |
JP2001036097A (ja) | 半導体装置 | |
JP4572367B2 (ja) | 半導体装置およびその製造方法 | |
KR100219069B1 (ko) | 반도체장치 제조방법 | |
KR100635193B1 (ko) | 플래쉬 메모리 소자의 제조 방법 및 소거 방법 | |
KR100314800B1 (ko) | 반도체소자의박막트랜지스터제조방법 | |
JP2004064056A (ja) | 半導体集積回路の作製方法 | |
JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100252767B1 (ko) | 반도체장치 및 그제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |