JP2007013091A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007013091A JP2007013091A JP2006014050A JP2006014050A JP2007013091A JP 2007013091 A JP2007013091 A JP 2007013091A JP 2006014050 A JP2006014050 A JP 2006014050A JP 2006014050 A JP2006014050 A JP 2006014050A JP 2007013091 A JP2007013091 A JP 2007013091A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- semiconductor device
- semiconductor layer
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】ガラス基板1の表面上に1対のソース・ドレイン領域4a,4bが形成された島状シリコン層4が形成されている。島状シリコン層4上に絶縁膜5を介在させてゲート電極6が形成され、そのゲート電極6を覆うように層間絶縁膜7が形成されている。層間絶縁膜7および絶縁膜5にコンタクトホール9が形成され、そのコンタクトホール9内にプラグ10a,10bが形成されている。コンタクトホール9は、島状シリコン層4を貫通するように形成され、島状シリコン層4を貫通するコンタクトホール9aと、コンタクトホール9aよりも大きい開口断面積を有するコンタクトホールの部分9bとにより構成される。コンタクトホール9内に露出した島状シリコン層4の部分に高濃度領域4dが形成されている。
【選択図】図1
Description
本発明の実施の形態1に係る半導体装置について説明する。図1に示すように、ガラス基板1の表面上に、たとえばシリコン窒化膜などからなる第1下地膜2および第2下地膜3が形成されている。その第2下地膜3上に島状シリコン層4が形成されている。その島状シリコン層4には、間隔を隔てて所定導電型の不純物を含有する1対のソース・ドレイン領域4a,4bが形成されている。その1対のソース・ドレイン領域によって挟まれた島状シリコン層4の領域には、チャネル領域4cが形成されている。
次に、実施の形態1において説明した半導体装置の製造方法の一例について説明する。図2に示すように、ガラス基板1の主表面上に第1下地膜2が形成される。その第1下地膜2上にさ
らに第2下地膜3が形成される。その第2下地膜3上にアモルファスシリコン膜(図示せず)が形成される。そのアモルファスシリコン膜に所定の加熱処理またはレーザアニール処理を施すことにより、アモルファスシリコン膜を多結晶シリコン膜に変化させる。その多結晶シリコン膜に所定の微細加工技術を施して、多結晶シリコン膜を島状に加工することにより、島状シリコン層4が形成される。
ゲート電極6を覆うように絶縁膜5上に、たとえばシリコン酸化膜などの所定の厚さの層間絶縁膜7が形成される。次に、図4に示すように、層間絶縁膜7上にレジスト膜8が塗布形成される。そのレジスト膜8に所定の露光および現像処理を施すことにより、図5に示すように、コンタクトホールを形成するための開口部8aが形成される。
ここでは、半導体装置の製造方法の他の例について説明する。まず、図2および図3に示す工程と同様の工程を経て、図24に示すように、ゲート電極6を覆う層間絶縁膜7が形成される。次に、図25に示すように、層間絶縁膜7上に層間絶縁膜7とはエッチング特性の異なる層間保護膜11が形成される。層間絶縁膜7として、たとえばシリコン酸化膜が適用される場合には、層間保護膜11としてシリコン窒化膜が適用される。
ここでは、半導体装置の他の例について説明する。図31に示すように、この半導体装置では、前述した半導体装置における層間絶縁膜7を覆うように、シリコン窒化膜等の窒化シリコンを主成分とする第2の層間絶縁膜12が形成されている。そして、その層間絶縁膜12、層間絶縁膜7および絶縁膜5に、島状シリコン層4におけるソース・ドレイン領域4a,4bを露出するコンタクトホール9が形成されている。なお、これ以外の構成については、図10に示す半導体装置の構造と同様なので、同一部材には同一符号を付し、その説明を省略する。
次に、実施の形態4において説明した半導体装置の製造方法の一例について説明する。まず、図2に示す工程と同様の工程を経て、図32に示すように、ゲート電極6が形成される。次に、図33に示すように、そのゲート電極6を覆うように絶縁膜5上に、シリコン酸化膜などの酸化シリコンを主成分とする第1の層間絶縁膜7が形成される。次に、図34に示すように、層間絶縁膜7上に、シリコン窒化膜などの窒化シリコンを主成分とする第2の層間絶縁膜12が形成される。
Claims (16)
- 所定基板の主表面上に形成された第1絶縁膜と、
前記第1絶縁膜上に形成され、所定導電型の不純物を含有する半導体層と、
前記半導体層を覆うように前記第1絶縁膜上に形成された第2絶縁膜と、
前記第2絶縁膜に形成され、前記半導体層の表面を露出するコンタクトホールと、
前記コンタクトホール内に形成され、前記半導体層と電気的に接続される導電体部と
を有し、
前記コンタクトホールは、
第1開口断面積を有して少なくとも前記半導体層の部分に形成され、前記半導体層の部分を側壁に露出する第1コンタクトホールと、
前記第1コンタクトホールに繋がるように前記第2絶縁膜の部分に形成され、前記第1開口断面積よりも大きい第2開口断面積を有して前記半導体層の上面部分を露出する第2コンタクトホールと
を備え、
前記コンタクトホール内に露出した前記半導体層の表面部分における前記所定の導電型の不純物濃度が、前記半導体層における他の部分の不純物濃度よりも高く設定された、半導体装置。 - 前記半導体層において所定の間隔を隔てて形成された1対の不純物領域と、
前記1対の不純物領域によって挟まれた前記半導体層の部分の領域上に形成された電極部と
を備え、
前記導電体部は前記1対の不純物領域の少なくとも一方に接続されるように形成された、請求項1記載の半導体装置。 - 前記第2コンタクトホールの底に露出する前記半導体層の上面部分の面積が、前記第1コンタクトホールの底面の面積の13%以上44%以下とされた、請求項1または2に記載の半導体装置。
- 前記第2絶縁膜上に形成され、前記第2絶縁膜とはエッチング特性の異なる第3絶縁膜を備え、
前記コンタクトホールは、前記第2コンタクトホールに繋がるように前記第3絶縁膜に形成された第3コンタクトホールを含む、請求項1〜3のいずれかに記載の半導体装置。 - 前記第2絶縁膜は酸化シリコンを主成分とする材料から形成され、前記第3絶縁膜は窒化シリコンを主成分とする材料から形成された、請求項4記載の半導体装置。
- 所定基板の主表面上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に所定導電型の不純物を含有する半導体層を形成する工程と、
前記半導体層を覆うように前記第1絶縁膜上に第2絶縁膜を形成する工程と、
前記第2絶縁膜および前記半導体層に、前記半導体層の表面を露出するコンタクトホールを形成する工程と、
前記コンタクトホール内に、前記半導体層と電気的に接続される導電体部を形成する工程と
を有し、
前記コンタクトホールを形成する工程は、
所定の開口断面積を有して側壁に前記半導体層の部分の表面を露出するように、前記第2絶縁膜および前記半導体層に加工を施す第1工程と、
前記第2絶縁膜に所定の加工を施して前記所定の開口断面積を広げることにより、前記半導体層の上面部分を露出する第2工程と
を備え、
前記コンタクトホールを形成した後前記導電体部を形成する前に、前記コンタクトホール内に露出した前記半導体層の表面部分の不純物濃度を、前記半導体層における他の部分の不純物濃度よりも高くする不純物導入工程を備えた、半導体装置の製造方法。 - 前記コンタクトホールを形成する前に、前記第2絶縁膜上に前記第2絶縁膜とはエッチング特性の異なる保護膜を形成する工程を備え、
前記コンタクトホールを形成した後前記不純物導入工程前に、前記保護膜を除去する工程を備えた、請求項6記載の半導体装置の製造方法。 - 前記第2絶縁膜は酸化シリコンを主成分とする材料から形成され、前記保護膜は窒化シリコンを主成分とする材料から形成された、請求項7記載の半導体装置の製造方法。
- 前記保護膜を除去する工程は、前記所定基板をリン酸を含む溶液に浸漬する工程を含む、請求項8記載の半導体装置の製造方法。
- 前記コンタクトホールを形成する前に、前記第2絶縁膜上に前記第2絶縁膜とはエッチング特性の異なる第3絶縁膜を形成する工程を備え、
前記コンタクトホールを形成する工程では、前記コンタクトホールは前記第3絶縁膜および前記第2絶縁膜に形成され、
前記コンタクトホールを形成する工程は、前記第3絶縁膜に所定の加工を施して前記第3絶縁膜に形成される前記コンタクトホールの部分の開口断面積を広げる第3工程を含む、請求項6記載の半導体装置の製造方法。 - 前記第2絶縁膜は酸化シリコンを主成分とする材料から形成され、前記第3絶縁膜は窒化シリコンを主成分とする材料から形成された、請求項10記載の半導体装置の製造方法。
- 前記第3工程は、前記所定基板をリン酸を含む溶液に浸漬する工程を含む、請求項11記載の半導体装置の製造方法。
- 前記第2工程は、前記所定基板をフッ酸を含む溶液に浸漬するか、または、フッ酸を含む気体に晒す工程を含む、請求項8,9,11,12のいずれかに記載の半導体装置の製造方法。
- 前記第2工程は、フッ素、塩素、臭素、ヨウ素およびアスタチンからなる群から選ばれる少なくともいずれかを含むガスと、酸素ガスとの混合ガスの雰囲気のもとで生成されるプラズマに前記所定基板を晒す工程を含む、請求項8,9,11,12のいずれかに記載の半導体装置の製造方法。
- 前記不純物導入工程はイオン注入法によって所定の不純物を導入する工程を含む、請求項6〜14のいずれかに記載の半導体装置の製造方法。
- 前記所定の不純物は、リン、砒素、アンチモン、アルミニム、ホウ素、ガリウムおよびインジウムからなる群から選ばれる少なくともいずれかを含む、請求項15記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006014050A JP2007013091A (ja) | 2005-05-31 | 2006-01-23 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005159044 | 2005-05-31 | ||
JP2006014050A JP2007013091A (ja) | 2005-05-31 | 2006-01-23 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007013091A true JP2007013091A (ja) | 2007-01-18 |
Family
ID=37751133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006014050A Pending JP2007013091A (ja) | 2005-05-31 | 2006-01-23 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007013091A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270758A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2008270759A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2009031583A1 (ja) * | 2007-09-04 | 2009-03-12 | Tokyo Electron Limited | 半導体装置の製造方法及び半導体装置 |
WO2012056663A1 (ja) * | 2010-10-28 | 2012-05-03 | シャープ株式会社 | 回路基板及びその製造方法並びに表示装置 |
WO2015151337A1 (ja) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法 |
JP2016009791A (ja) * | 2014-06-25 | 2016-01-18 | 株式会社ジャパンディスプレイ | 半導体装置、及びその製造方法 |
JP2017034262A (ja) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP2017198992A (ja) * | 2016-04-29 | 2017-11-02 | エルジー ディスプレイ カンパニー リミテッド | バックプレーン基板及びそれを用いた有機発光表示装置 |
US10084030B2 (en) | 2016-04-29 | 2018-09-25 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
JP2018198343A (ja) * | 2013-05-02 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019075589A (ja) * | 2014-06-18 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2020166215A1 (ja) * | 2019-02-13 | 2020-08-20 | 株式会社ジャパンディスプレイ | 半導体装置および半導体装置の製造方法 |
JP2020129665A (ja) * | 2011-09-23 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756189A (ja) * | 1993-08-12 | 1995-03-03 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法 |
JPH10200117A (ja) * | 1997-01-08 | 1998-07-31 | Seiko Epson Corp | コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置 |
JP2003142496A (ja) * | 2001-11-08 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 薄膜半導体素子の製造方法 |
JP2003188181A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
JP2004111423A (ja) * | 2002-09-13 | 2004-04-08 | Sony Corp | 半導体装置の製造方法 |
-
2006
- 2006-01-23 JP JP2006014050A patent/JP2007013091A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756189A (ja) * | 1993-08-12 | 1995-03-03 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法 |
JPH10200117A (ja) * | 1997-01-08 | 1998-07-31 | Seiko Epson Corp | コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置 |
JP2003142496A (ja) * | 2001-11-08 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 薄膜半導体素子の製造方法 |
JP2003188181A (ja) * | 2001-12-13 | 2003-07-04 | Sony Corp | 薄膜トランジスタ及びその製造方法 |
JP2004111423A (ja) * | 2002-09-13 | 2004-04-08 | Sony Corp | 半導体装置の製造方法 |
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270758A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
KR20220027925A (ko) * | 2007-03-26 | 2022-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 표시장치 |
JP2014160837A (ja) * | 2007-03-26 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置 |
JP2018029208A (ja) * | 2007-03-26 | 2018-02-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7263470B2 (ja) | 2007-03-26 | 2023-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014160836A (ja) * | 2007-03-26 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置 |
JP2022002338A (ja) * | 2007-03-26 | 2022-01-06 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
KR101725120B1 (ko) * | 2007-03-26 | 2017-04-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8581413B2 (en) | 2007-03-26 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8624400B2 (en) | 2007-03-26 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2019197923A (ja) * | 2007-03-26 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020039006A (ja) * | 2007-03-26 | 2020-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101534070B1 (ko) * | 2007-03-26 | 2015-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그 제조 방법 |
JP2015057831A (ja) * | 2007-03-26 | 2015-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20140130641A (ko) * | 2007-03-26 | 2014-11-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
KR102513070B1 (ko) * | 2007-03-26 | 2023-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 표시장치 |
JP2008270759A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2016195267A (ja) * | 2007-03-26 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018152621A (ja) * | 2007-03-26 | 2018-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101217324B1 (ko) | 2007-09-04 | 2013-01-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
US8298880B2 (en) | 2007-09-04 | 2012-10-30 | Tokyo Electron Limited | Method for manufacturing coating film with coating liquid |
CN101796645B (zh) * | 2007-09-04 | 2012-05-23 | 东京毅力科创株式会社 | 半导体器件的制造方法和半导体器件 |
JP2009064834A (ja) * | 2007-09-04 | 2009-03-26 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
WO2009031583A1 (ja) * | 2007-09-04 | 2009-03-12 | Tokyo Electron Limited | 半導体装置の製造方法及び半導体装置 |
JP2017034262A (ja) * | 2007-12-21 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP2018101791A (ja) * | 2007-12-21 | 2018-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2012056663A1 (ja) * | 2010-10-28 | 2012-05-03 | シャープ株式会社 | 回路基板及びその製造方法並びに表示装置 |
JP2020129665A (ja) * | 2011-09-23 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018198343A (ja) * | 2013-05-02 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2015151337A1 (ja) * | 2014-03-31 | 2015-10-08 | 株式会社 東芝 | 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法 |
JP2019075589A (ja) * | 2014-06-18 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10374096B2 (en) | 2014-06-25 | 2019-08-06 | Japan Display Inc. | Semiconductor device |
US9831349B2 (en) | 2014-06-25 | 2017-11-28 | Japan Display Inc. | Transistor with source and drain electrodes connected to an underlying light shielding layer |
JP2016009791A (ja) * | 2014-06-25 | 2016-01-18 | 株式会社ジャパンディスプレイ | 半導体装置、及びその製造方法 |
US10084030B2 (en) | 2016-04-29 | 2018-09-25 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
JP2017198992A (ja) * | 2016-04-29 | 2017-11-02 | エルジー ディスプレイ カンパニー リミテッド | バックプレーン基板及びそれを用いた有機発光表示装置 |
WO2020166215A1 (ja) * | 2019-02-13 | 2020-08-20 | 株式会社ジャパンディスプレイ | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007013091A (ja) | 半導体装置およびその製造方法 | |
US6335290B1 (en) | Etching method, thin film transistor matrix substrate, and its manufacture | |
US7291534B2 (en) | Method of manufacturing semiconductor device | |
US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
KR20070075808A (ko) | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 | |
CN107331708B (zh) | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 | |
KR100495662B1 (ko) | 반도체 소자 제조 방법 | |
JP4618766B2 (ja) | 半導体デバイス | |
US7396727B2 (en) | Transistor of semiconductor device and method for fabricating the same | |
JP5274878B2 (ja) | 半導体装置及びその製造方法 | |
KR100308515B1 (ko) | 반도체장치의제조방법 | |
KR20100003483A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4011540B2 (ja) | 薄膜トランジスタマトリックス基板、および液晶表示装置 | |
CN109860107B (zh) | 阵列基板及其制作方法 | |
JP2007067250A (ja) | 半導体装置の製造方法 | |
KR100520837B1 (ko) | 반도체 소자의 제조방법 | |
CN113224172B (zh) | 薄膜晶体管及其制备方法 | |
JP2002246593A (ja) | 半導体装置及びその製造方法 | |
KR101035661B1 (ko) | 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터 | |
JPH10242469A (ja) | 薄膜トランジスタの製造方法 | |
JP3415690B2 (ja) | 半導体装置の製造方法 | |
JP2000049346A (ja) | 半導体装置およびその製造方法 | |
KR20020096393A (ko) | 모스 트랜지스터의 제조방법 | |
CN114530413A (zh) | 阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111004 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |