JPH10200117A

JPH10200117A - コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置

Info

Publication number: JPH10200117A
Application number: JP157897A
Authority: JP
Inventors: Ryoichi Yoneyama; 良一米山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-01-08
Filing date: 1997-01-08
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】ドライエッチングとウェットエッチングを組
み合わせた従来のコンタクトホールの形成方法において
は、ドライエッチングのエッチング速度が速いため、ポ
リシリコン層の直前でエッチングを止めるためにはエッ
チングガスの量や時間等のエッチング条件を厳しく制御
しなくてはならず、そのような精度の高い制御が困難で
あるためエッチング時間が長くなったりコストアップに
つながるという課題があった。【解決手段】コンタクトホールの形成に際し絶縁膜
（１０２）とその下の接触対象となる導電層（１０１）
を突き抜け導電層の下の基板（１００）もしくは絶縁膜
の一部をもエッチングするようにドライエッチングを行
なってから、前記絶縁膜（１０２）と導電層（１０１）
との選択比の大きなエッチング液を用いてウェットエッ
チングを行なうようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
プロセスにおけ薄膜形成方法及び装置に関し、例えば画
素電極に選択的に電圧を印加するスイッチ素子としてポ
リシリコンＴＦＴ（薄膜トランジスタ）を使用した薄膜
半導体装置やアクティブマトリックス型液晶表示装置用
基板の製造方法に利用して好適な技術に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス型液晶表示
装置としては、ガラス基板上にマトリックス状に画素電
極を形成すると共に、各画素電極に対応してポリシリコ
ンを用いたＴＦＴを形成して、各画素電極にＴＦＴによ
り電圧を印加して液晶を駆動するようにした構成のＬＣ
Ｄ（液晶表示装置）が実用化されている。

【０００３】かかるＴＦＴおよび画素電極を有する液晶
パネル用基板の製造プロセスにおいて、ＴＦＴのソー
ス、ドレイン領域にソース電極や画素電極を接触させる
ためのコンタクトホールを酸化シリコン膜のような層間
絶縁膜に開口する方法としては、例えば図９に示すよう
な方法が一般的であった。すなわち、先ず図９（ａ）に
示すように、基板１００の表面に形成されたＴＦＴのソ
ース、ドレイン領域やチャネル層となるポリシリコン層
１０１に到達する直前までドライエッチングにより層間
絶縁膜１０２に開口部１０４を形成する。次に、図９
（ｂ）のように開口部１０４の底に残った絶縁膜をウェ
ットエッチングにより除去してポリシリコン層１０１の
表面を露出させてから、電極を形成するというものであ
る。

【０００４】上記のように２段階のエッチングによりコ
ンタクトホールを形成するのは、ドライエッチングのみ
で開口しようとすると、ドライエッチングに使用するガ
スは酸化シリコン膜のような絶縁膜とポリシリコンとの
選択比が小さいため、ポリシリコン層１０１を突き抜け
てしまうようなコンタクトホールが形成されてしまって
電極との良好な接触が得られないと考えられていたため
である。

【０００５】

【発明が解決しようとする課題】しかしながら、前記の
ような従来のコンタクトホールの形成方法においては、
以下のような問題点があった。

【０００６】第１に、ドライエッチングはエッチング速
度が速いため、ポリシリコン層１０１の直前でエッチン
グを止めるためにはエッチングガスの量や時間等のエッ
チング条件を厳しく制御しなくてはならないが、そのよ
うな精度の高い制御が困難であるためエッチング時間が
長くなったりコストアップにつながってしまう。

【０００７】第２に、通常は同時に複数のコンタクトホ
ールを形成することが多いが、層間絶縁膜１０２は場所
によって厚みが異なったりデバイスによって厚みがばら
ついたりするため、同じ条件で形成したコンタクトホー
ルであっても形成位置やデバイスによって絶縁膜の残り
量が異なってしまい、絶縁膜の薄いところに合わせてド
ライエッチング量を決定するとその後のウェットエッチ
ングによるエッチング量が増えてしまう。ドライエッチ
ングは異方性により径方向の広がりを少なくできるが、
ウェットエッチングは等方性であるためエッチング時間
が長くなるとコンタクトホールの径が増加してしまい、
電極間の短絡事故が発生し易くなる。

【０００８】なお、接触を図ろうとする導電層（図９で
はポリシリコン層１０１）の上に選択比の大きな材料か
らなるエッチストッパ層を形成しておいてドライエッチ
ングのみで開口する方法や導電層を予め厚く形成してお
いてドライエッチングのみで開口する方法も考えられる
が、前者の方法は工程数の増加につながり、後者の方法
はトランジスタ等の素子の特性が犠牲になるという不具
合がある。また、ドライエッチングのみでコンタクトホ
ールの開口を行なうと、開口部の内側にカーボンの付着
が発生し、良好なコンタクトをとることができない等の
不具合がある。

【０００９】この発明の目的は、極めて簡単なプロセス
によって確実な接触が可能でしかも径のばらつきの小さ
なコンタクトホールを形成することができる技術を提供
することにある。

【００１０】この発明の他の目的は、プロセスの工程数
を増やしたり、素子の特性を犠牲にすることなくコンタ
クトホールを形成することができる技術を提供すること
にある。

【００１１】

【課題を解決するための手段】この発明は、前記目的を
達成するため、コンタクトホールの形成に際して絶縁膜
とその下の接触対象となる導電層を突き抜け導電層の下
の基板もしくは絶縁膜の一部をもエッチングするように
ドライエッチングを行なってから、前記絶縁膜と導電層
との選択比の大きなエッチング液を用いてウェットエッ
チングを行なうようにしたものである。

【００１２】前記手段によれば、ウェットエッチングに
より開口部の内側にリング状に突出する導電層の露出部
が形成されるため、その後通常の方法で電極もしくは配
線となる金属層を形成したときに前記導電層と金属層と
の充分な接触が得られるとともに、エッチング条件を厳
しく制御することなくコンタクトホールを形成すること
ができるためエッチング速度を上げて処理時間を短縮し
かつ製造コストを下げることができる。また、ドライエ
ッチングとウェットエッチングを組み合わせているの
で、コンタクトホール内壁へのカーボンの堆積も生じな
い。

【００１３】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１４】図１は本発明に係るコンタクトホールの形
成方法の一実施例の要部を工程順に示す。この実施例
は、例えば石英ガラスや半導体ウェハのような基板１０
０の表面にポリシリコンのような導電層１０１が形成さ
れさらにその上にＮＳＧ（不純物を含まないシリケート
ガラス）膜１０２ａとＢＰＳＧ（ボロンおよびリンを含
むシリケートガラス）膜１０２ｂとからなる層間絶縁膜
１０２が形成されたデバイス（図１ａ）において、前記
層間絶縁膜１０２ａ，１０２ｂにコンタクトホールを形
成する場合の手順を示したものである。

【００１５】まず、コンタクトホールを形成しようとす
る絶縁膜１０２ｂの上にフォトレジスト膜を塗付した
後、露光してコンタクトホール形成部に開口１０３ａを
有するレジスト膜１０３を形成する（図１ｂ）。次に、
前記レジスト膜１０３をエッチングマスクとして、例え
ばエッチングガスとしてＣＨＦ₃とＳＦ₆の混合ガスを用
いた反応性イオンエッチングのような異方性ドライエッ
チングによって絶縁膜１０２ａ，１０２ｂに開口部１０
４を形成する。このとき、例えば絶縁膜１０２ａ，１０
２ｂのトータルの厚みが１００００〜２００００オング
ストローム、好ましくは約１６０００オングストローム
で、導電層１０１の厚みが２５０〜５００オングストロ
ームであって、開口部１０４が導電層１０１の表面に達
するまでに例えば５分かかるような場合にはそれよりも
２分程度長い約７分間のドライエッチングを行なうこと
で絶縁膜１０２ａ，１０２ｂおよび導電層１０１を貫通
して基板１００の表面よりも若干低いコンタクトホール
１０４を形成する（図１ｃ）。

【００１６】次に、前記レジスト膜１０３を残したま
ま、例えばフッ化水素（ＨＦ）とフッ化アンモニウム
（ＮＨ₄Ｆ）と硝酸を１：１０：５の割合で混合した溶
液をエッチング液として約１２０〜１５０秒のウェット
エッチングを行なう。すると、図１（ｄ）に示すよう
に、コンタクトホール１０４が主に横方向（径方向）に
広がって、開口部１０４の内側に導電層１０１の一部が
リング状に突出した露出部１０１ａが形成される。

【００１７】その後、前記レジスト膜１０３を除去して
からスパッタ法等により絶縁膜１０２ｂ上からコンタク
トホール１０４の内側にかけて金属層１０５を形成する
ことで、図１（ｅ）に示すように金属層１０５と導電層
１０１との接触が前記露出部１０１ａにて行なわれる。
前記金属層１０５は、その後フォトエッチング（フォト
リソグラフィ工程およびエッチング工程）により所定の
配線パターンあるいは電極パターンに形成される。

【００１８】なお、前記実施例においては、基板表面に
形成された導電層（ポリシリコン層）に電極あるいは配
線となる金属層を接続するためのコンタクトホールの形
成について説明したが、この発明はそれに限定されるも
のでなく、基板表面に絶縁膜が形成されその絶縁膜の上
に形成された導電層に電極もしくは配線となる金属層を
接続するためのコンタクトホールを形成する場合や絶縁
膜を挟んで形成される配線と配線とを接続するためのコ
ンタクトホールを形成する場合等にも適用することがで
きる。また、２つの配線層間の接続のみならず３つの配
線層間の接続にも適用することができる。この場合、従
来方法では２回に分けて行なっているコンタクトホール
の形成を１回で行なうことができる。

【００１９】また、前記実施例においては、ドライエッ
チングとして反応性イオンエッチングを用いるとした
が、ケミカルドライエッチングもしくは高密度プラズマ
エッチングであっても良い。

【００２０】次に、本発明の好適な応用例を図２〜図５
を用いて説明する。

【００２１】図２（ａ）および（ｂ）は、本発明を適用
して好適なデバイスとしての液晶パネル用基板の平面レ
イアウトおよび断面図を示す。図２（ａ）および（ｂ）
にはマトリックス状に配置されている画素のうち一画素
部分のレイアウトおよび断面構造を示す。なお、図２
（ｂ）は図２（ａ）におけるＡ−Ａ線に沿った断面図で
ある。

【００２２】先ず、デバイスの構造について説明する
と、図２（ａ）において、１ａはＴＦＴのソース、ドレ
イン領域およびチャネル領域を構成する１層目のポリシ
リコン層であり、このポリシリコン層１ａの表面には図
２（ｂ）に示されているように、熱酸化によるゲート絶
縁膜１２が形成されている。２ａは同一行（図では横方
向）にあるＴＦＴの共通のゲート電極となる走査線、３
ａは前記走査線２ａと交差するように縦方向に配設され
同一列にあるＴＦＴのソース領域（もしくはドレイン領
域）に画素電極に印加すべき電圧を供給するデータ線
（ソース線）で、走査線２ａは２層目のポリシリコン層
によって、またデータ線３ａはアルミニウム層のような
導電層によってそれぞれ形成されている。

【００２３】また、４はＩＴＯ膜からなる画素電極１４
ａと前記ポリシリコン層１のＴＦＴのドレイン領域（も
しくはソース領域）とを接続するためのコンタクトホー
ル、５は前記データ線３ａと前記ポリシリコン層１ａの
ＴＦＴのソース領域とを接続するためのコンタクトホー
ルである。

【００２４】なお、特に限定されないが、この実施例で
は、トランジスタ（ＴＦＴ）のドレインに接続される容
量を増加させるため、能動層を構成する前記１層目のポ
リシリコン層１ａを、符号１ｂのようにデータ線３ａに
沿って上方へ延設させ、さらに前段（図では上段）の画
素の走査線２ａに沿って隣接する画素（図では左側の画
素）の側へ折曲させている。そして、前段の走査線２ａ
の一部を同じくデータ線３ａに沿って符号２ｂで示すよ
うに下方へ延設させている。これによって、前記１層目
のポリシリコン層の延設部１ｂと走査線２ａの延設部２
ｂとの間の容量（ゲート絶縁膜を誘電体とする）が、保
持容量として各画素電極に電圧を印加するＴＦＴのドレ
インに接続されることとなる。

【００２５】図２（ａ）におけるＡ−Ａ線に沿った断面
を示す図２（ｂ）において、１０はガラス基板のような
絶縁基板、１２はＴＦＴの能動層となるポリシリコン層
１ａの表面に形成された酸化シリコン膜等のゲート絶縁
膜であり、熱酸化あるいはＣＶＤ法により形成される。
また、１３はＮＳＧ膜（ボロンやリンを含まないシリケ
ートガラス膜）等からなる第１層間絶縁膜、１５はＢＰ
ＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）
等からなる第２層間絶縁膜である。これらの絶縁膜は後
述のように、高温ＣＶＤおよび低温ＣＶＤ法によりそれ
ぞれ形成される。

【００２６】この応用例では、前記コンタクトホール４
の形成に、図１で説明した方法を利用するものである。
以下、図３〜図５を用いて液晶パネル用基板の製造プロ
セスの一例を説明する。

【００２７】先ず、（１）の工程では、ガラス基板（例
えば、無アルカリ基板）あるいは石英基板等の絶縁基板
１０上に、ＣＶＤ法によりポリシリコン層１を、５００
〜２０００オングストローム好ましくは約１０００オン
グストロームのような厚さで基板全面に堆積する。

【００２８】（２）の工程では、フォトリソグラフィ工
程、エッチング工程等により、ポリシリコン層１をパタ
ーニングすることで、ＴＦＴ部に島状のポリシリコン層
１ａを形成する。

【００２９】（３）の工程では、前記ポリシリコン層１
ａの表面を熱酸化することにより、ポリシリコン層１ａ
上にゲート絶縁膜１２を形成する。この工程により、ポ
リシリコン層１ａは最終的に３００〜１５００オングス
トローム、好ましくは３５０〜４５０オングストローム
のような厚さとなり、ゲート絶縁膜１２は約６００〜１
５００オングストロームとなる。

【００３０】次に、ポリシリコン層１のうちのデータ線
３に沿って上方へ延在されて保持容量を形成する延設部
１ｂ（図２(ａ)参照）に、不純物（例えばリン）を適当
なドーズ量（例えば３×１０¹²atms／ｃｍ²）でドープ
して、その部分のポリシリコン層（１ｂ）を低抵抗化さ
せる。このドーズ量の下限は、ポリシリコン層の保持容
量を形成するために必要な導電性を確保する観点から求
められ、また上限は、ゲート酸化膜の劣化を抑える観点
から求められる。

【００３１】（４）の工程では、前記ゲート絶縁膜１２
の上に、ゲート電極及び走査線となるべき低抵抗のポリ
シリコン層２を減圧ＣＶＤ法等により堆積する。

【００３２】（５）の工程では、前記ポリシリコン層２
をフォトエッチングによりパターニングして、走査線
（ゲート電極を含む）２ａを形成する。走査線２ａの材
料としては、ポリシリコンの他、Ｍｏ，Ｔａ，Ｔｉ，Ｗ
等の高融点金属あるいはこれらのメタルシリサイドを用
いることができる。

【００３３】（６）の工程では、前記走査線２ａをマス
クとした不純物（例えばリン）のイオン打込みにより、
ポリシリコン層１ａに自己整合されたソース領域および
ドレイン領域となる高濃度半導体領域を形成する。

【００３４】前記ソース・ドレイン領域は、不純物（リ
ン）を１×１０¹³／ｃｍ²〜５×１０¹³／ｃｍ²のドーズ
量にてライトドープして低濃度領域を形成した後に、
ゲート電極の幅よりも広いマスク層を走査線２ａ上に形
成し、さらに不純物（リン）を１×１０¹⁵／ｃｍ² 〜３
×１０¹⁵／ｃｍ²のドーズ量で打ち込みすることにより
マスクされた領域がライトリー・ドープト・ドレイン
（ＬＤＤ）構造となるようにしても良い。

【００３５】（７）の工程（図４参照）では、前記走査
線２ａを覆うように、ＮＳＧ膜（ボロンおよびリンを含
まないシリケートガラス膜）等からなる第１の層間絶縁
膜１３を、例えばＣＶＤ法等により例えば８００度のよ
うな温度下で５０００〜１５０００オングストロームの
ような厚さに堆積する。

【００３６】（８）の工程では、前記第１の層間絶縁膜
１３に対して、図９の従来例で説明した方法により、ド
ライエッチングとウェットエッチングを組合わせたエッ
チングでソース領域に対応した位置にコンタクトホール
５を開口する。

【００３７】ここで、前記コンタクトホール５は、ゲー
ト絶縁膜１２および第１の層間絶縁膜１３の重ね膜を貫
通してポリシリコン層１ａ表面が露出されるように形成
される。

【００３８】（９）の工程では、ソース電極を兼ねるデ
ータ線３ａとなるアルミニウム等の低抵抗導電層３をス
パッタ法により堆積する。この低抵抗導電層３は、前記
コンタクトホール５にてポリシリコン層１ａのソース領
域に接続される。

【００３９】（10）の工程では、前記低抵抗導電層３を
フォトエッチングによりパターニングして、ソース電極
を兼ねるデータ線３ａを形成する。

【００４０】（11）の工程（図５参照）では、前記デー
タ線３ａを覆うように、ＢＰＳＧ膜（ボロンとリンを含
むシリケートガラス膜）のような第２の層間絶縁膜１５
を、例えばＣＶＤ法により例えば４００度のような低温
下で５０００〜１５０００オングストロームのような厚
さに形成する。

【００４１】（12）の工程では、前記第２の層間絶縁膜
１５およびその下の第１の層間絶縁膜１３とゲート絶縁
膜１２からなる重ね膜に対して、図１の実施例で説明し
た方法によりドライエッチングとウェットエッチングを
組合わせたエッチングでドレイン領域に対応した位置に
コンタクトホール４を形成する。

【００４２】ここで、前記コンタクトホール４は、ゲー
ト絶縁膜１２、第１層間絶縁膜１３および第２層間絶縁
膜１５の重ね膜およびポリシリコン層１ａを貫通して、
基板１０の表面に達するように形成される。

【００４３】（13）の工程では、画素電極１４ａとなる
ＩＴＯ膜１４をスパッタ法で、例えば１５００オングス
トロームのような厚さに形成する。このとき、ＩＴＯ膜
１４がコンタクトホール４にてポリシリコン層１ａのド
レイン領域に接続される。

【００４４】（14）の工程では、前記ＩＴＯ膜１４に対
してフォトエッチング（例えば、ＨＣＬ／ＨＮＯ₃／Ｈ₂
Ｏの混合液を用いたウェットエッチング）によりパター
ニングを行なうことで、画素電極１４ａを形成する。さ
らに、図示しないが、前記画素電極１４ａおよび第２層
間絶縁膜１５上にかけてはポリイミド等からなる配向膜
を約２０００〜３０００オングストロームのような厚さ
に形成して、ラビング（配向処理）を行なうことで液晶
パネル用基板とされる。

【００４５】前記実施例によれば、画素電極を接続する
ためのコンタクトホール４の形成の際に、従来のように
ポリシリコン層１ａの直前でエッチングを止めるような
制御がいらず、ドライエッチングで絶縁膜１３，１５お
よびポリシリコン層１ａを貫通するコンタクトホール４
を一気に形成するようにしているので、エッチング条件
を厳しく制御することなくコンタクトホールを形成する
ことができるためエッチング時間を短縮しかつ製造コス
トを下げることができる。

【００４６】また、ポリシリコン層１ａの直前でドライ
エッチングを止めずに絶縁膜およびポリシリコン層を貫
通するコンタクトホールを一気に形成するため、層間絶
縁膜１３，１５の厚みが場所によって異なったりデバイ
スによってばらついたりしても、ドライエッチングでほ
ぼ同一の大きさおよび深さのコンタクトホールを形成す
ることができ、その後のウェットエッチングによるエッ
チング量を同一かつ少なくすることができる。そのた
め、コンタクトホールの径のばらつきを小さくすること
ができるとともに、径方向の広がりを少なくし電極間の
短絡事故を減らすことができる。

【００４７】なお、前記実施例では、画素電極１４ａを
ポリシリコン層１ａに接続するためのコンタクトホール
４の形成に本発明を応用した例を説明したが、これに限
定されず、アルミニウム層からなるデータ線３ａをポリ
シリコン層１ａに接続するためのコンタクトホール５の
形成に利用するようにしてもよい。また、ポリシリコン
ＴＦＴを使用した液晶パネル用基板においては、シフト
レジスタやドライバ回路等の周辺回路がガラス基板の画
素領域外側に形成されるものがあり、本発明はその周辺
回路を構成するＴＦＴ部のコンタクトホールの形成にも
適用することができる。さらに本発明は、半導体集積回
路など液晶パネル用基板以外の用途に使用される半導体
プロセスにて製造される電子デバイスにおけるコンタク
トホールの形成に利用することができる。

【００４８】前記のごとく構成された液晶パネル用基板
は、その表面側に、対向電極電位が印加される透明導電
膜（ＩＴＯ）からなる共通電極（必要に応じてカラーフ
ィルタ層）を有する入射側のガラス基板が適当な間隔を
おいて配置され、周囲をシール材で封止された間隙内に
ＴＮ（Twisted Nematic）型液晶またはＳＨ（Super Hom
eotropic）型液晶などが封入されて液晶パネルとして構
成される。

【００４９】図６は、前記各実施例の液晶パネルのＴＦ
Ｔ側の基板のシステム構成例を示す。図において、９０
は互いに交差するように配設された走査線２とデータ線
３との交点に対応してそれぞれ配置された画素で、各画
素９０はＩＴＯ等からなる画素電極１４とこの画素電極
１４にデータ線３上の画像信号に応じた電圧を印加する
ＴＦＴ９１とからなる。同一行（Ｙ方向）のＴＦＴ９１
はそのゲートが同一の走査線２に接続され、ドレインが
対応する画素電極１４に接続されている。また、同一列
（Ｘ方向）のＴＦＴ９１はそのソースが同一のデータ線
３に接続されている。この実施例においては、周辺回路
（Ｘ、Ｙシフトレジスタやサンプリング手段）５０、６
０を構成するトランジスタが画素を駆動するＴＦＴと同
様にポリシリコン層を動作層とするいわゆるポリシリコ
ンＴＦＴで構成されており、周辺回路５０、６０を構成
するトランジスタは画素駆動用ＴＦＴとともに同一プロ
セスにより、同時に形成される。

【００５０】この実施例では、画素領域（画素マトリッ
クス）２０の一側（図では上側）に前記データ線３を順
次選択するシフトレジスタ（以下、Ｘシフトレジスタと
称する）５１が配置され、画素マトリックスの他の一側
には前記ゲート線２を順次選択駆動するシフトレジスタ
（以下、Ｙシフトレジスタと称する）６１が設けられて
いる。また、Ｙシフトレジスタ６１の次段には必要に応
じてバッファ６３が設けられる前記各データ線３の他端
にはサンプリング用スイッチ（ＴＦＴ）５２が設けられ
ており、これらのサンプリング用スイッチ５２は外部端
子７４，７５，７６に入力される画像信号ＶＩＤ１〜Ｖ
ＩＤ３を伝送するビデオ信号線ライン５４，５５，５６
との間に接続され、前記Ｘシフトレジスタ５１から出力
されるサンプリング信号によって順次オン／オフされる
ように構成されている。Ｘシフトレジスタ５１は、端子
７２，７３を介して外部より入力されるクロック信号Ｃ
ＬＸ１，ＣＬＫ２に基づいて１水平走査期間中にすべて
の信号線３を順番に１回ずつ選択するようなサンプリン
グ信号Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成してサンプ
リング用スイッチ５２の制御端子に供給する。一方、前
記Ｙシフトレジスタ６１は、端子７７，７８を介して外
部から入力されるクロック信号ＣＬＹ１，ＣＬＹ２に同
期して動作され、各ゲート線２を順次駆動する。

【００５１】図７（ａ）および（ｂ）には前記液晶パネ
ル用基板を適用した液晶パネル３０の断面構成および平
面レイアウト構成を示す。図に示すように、前記液晶パ
ネル用基板１０の表面側には対向電極電位が印加される
透明導電膜（ＩＴＯ）からなる対向電極３３およびカラ
ーフィルタ層（ブラックマトリックスを含む）を有する
入射側のガラス基板３１が適当な間隔をおいて配置さ
れ、周囲をシール材３６で封止された間隙内にＴＮ（Tw
isted Nematic）型液晶またはＳＨ（Super Homeotropi
c）型液晶３７などが充填されて液晶パネル３０として
構成されている。また、周辺回路５０，６０の上方は、
例えば対向基板３１に設けられるブラックマトクックス
等により遮光されるように構成される。３８は対向基板
３１側に設けられる液晶注入口である。

【００５２】図８は前記実施例の液晶パネルをライトバ
ルブとして応用した投写型表示装置の一例としてプロジ
ェクタの構成例が示されている。

【００５３】図８において、３７０はハロゲンランプ等
の光源、３７１は放物ミラー、３７２は熱線カットフィ
ルター、３７３，３７５，３７６はそれぞれ青色反射、
緑色反射、赤色反射のダイクロイックミラー、３７４，
３７７は反射ミラー、３７８，３７９，３８０は前記実
施例の液晶パネルからなるライトバルブ、３８３はダイ
クロイックプリズムである。

【００５４】この実施例のプロジェクタにおいては、光
源３７０から発した白色光は放物ミラー３７１により集
光され、熱線カットフィルター３７２を通過して赤外域
の熱線が遮断されて、可視光のみがダイクロイックミラ
ー系に入射される。そして先ず、青色反射ダイクロイッ
クミラー３７３により、青色光（概ね５０ｎｍ以下の波
長）が反射され、その他の光（黄色光）は透過する。反
射した青色光は反射ミラー３７４により方向を変え、青
色変調ライトバルブ３７８に入射する。

【００５５】一方、前記青色反射ダイクロイックミラー
３７３を透過した光は緑色反射ダイクロイックミラー３
７５に入射し、緑色光（概ね５００〜６００ｎｍの波
長）が反射され、その他の光である赤色光（概ね６００
ｎｍ以上の波長）は透過する。ダイクロイックミラー３
７５で反射した緑色光は、緑色変調ライトバルブ３７９
に入射する。また、ダイクロイックミラー３７５を透過
した赤色光は、反射ミラー３７６，３７７により方向を
変え、赤色変調ライトバルブ３８０に入射する。

【００５６】ライトバルブ３７８，３７９，３８０は、
図示しないビデオ信号処理回路から供給される青、緑、
赤の原色信号でそれぞれ駆動され、各ライトバルブに入
射した光はそれぞれのライトバルブで変調された後、ダ
イクロイックプリズム３８３で合成される。ダイクロイ
ックプリズム３８３は、赤色反射面３８１と青色反射面
３８２とが互いに直交するように形成されている。そし
て、ダイクロイックプリズム３８３で合成されたカラー
画像は、投写レンズ３８４によってスクリーン上に拡大
投写され、表示される。

【００５７】

【発明の効果】以上説明したように、この発明は、コン
タクトホール形成の際に絶縁膜とその下の接触対象とな
る導電層を突き抜け導電層の下の基板もしくは絶縁膜を
も一部エッチングするような条件でドライエッチングを
行なってから、絶縁膜と導電層との選択比の大きなエッ
チング液を用いてウェットエッチングを行なうようにし
たので、ウェットエッチングにより開口部の内側に突出
する導電層のリングが形成されるため、その後通常の方
法で電極となる金属層を形成したときに充分な接触が得
られるとともに、エッチング条件を厳しく制御すること
なくコンタクトホールを形成することができるためエッ
チング速度を上げて処理時間を短縮しかつ製造コストを
下げることができるという効果がある。

【００５８】また、ドライエッチングとウェットエッチ
ングを組み合わせているので、コンタクトホール内壁へ
のカーボンの堆積がなくデバイスの特性および信頼性が
向上するという効果がある。

【００５９】さらに、導電層の直前でドライエッチング
を止めずに絶縁膜および導電層を貫通するコンタクトホ
ールを一気に形成するため、絶縁膜の厚みが場所によっ
て異なったりデバイスによってばらついたりしても、ド
ライエッチングでほぼ同一の大きさおよび深さのコンタ
クトホールを形成することができることができ、その後
のウェットエッチングによるエッチング量を同一かつ少
なくすることができるため、コンタクトホールの径のば
らつきを小さくすることができるとともに、径方向の広
がりを少なくし電極間の短絡事故を減らすことができる
という効果がある。

【図面の簡単な説明】

【図１】本発明に係るコンタクトホールの形成方法の一
実施例の要部を工程順に示す断面図。

【図２】本発明を適用して好適なデバイスとしての液晶
パネル用基板の平面レイアウトおよび断面図。

【図３】本発明方法を液晶パネル用基板の画素駆動用Ｔ
ＦＴのドレイン側コンタクトホールの形成に応用した場
合の製造プロセス（前半）を工程順に示す断面図。

【図４】本発明方法を液晶パネル用基板の画素駆動用Ｔ
ＦＴのドレイン側コンタクトホールの形成に応用した場
合の製造プロセス（中盤）を工程順に示す断面図。

【図５】本発明方法を液晶パネル用基板の画素駆動用Ｔ
ＦＴのドレイン側コンタクトホールの形成に応用した場
合の製造プロセス（後半）を工程順に示す断面図。

【図６】本発明を適用して好適な液晶パネル用基板のシ
ステム構成例を示すブロック図。

【図７】液晶パネル用基板を用いた液晶パネルの構成例
を示す断面図および平面図。

【図８】液晶パネルをライトバルブとして応用した投写
型表示装置の一例としてプロジェクタの概略構成図。

【図９】従来のコンタクトホールの形成方法の一例を示
す断面図。

【符号の説明】

１ポリシリコン層２走査線（ゲート電極）３データ線４画素電極とＴＦＴドレイン領域とのコンタクトホ
ール５データ線とＴＦＴソース領域とのコンタクトホー
ル１０ガラス基板１２ゲート絶縁膜１３第１層間絶縁膜１４ＩＴＯ膜１４ａ画素電極１５第２層間絶縁膜２０表示領域３０液晶パネル３１対向基板３３対向電極３６シール材３７液晶３０液晶パネル３１対向基板３３対向電極３６シール材３７液晶５０，６０周辺回路５１Ｘシフトレジスタ５２サンプリング用スイッチ５４〜５６ビデオ信号線６１Ｙシフトレジスタ７２〜７８外部端子９０画素９１画素駆動用ＴＦＴ１００基板１０１導電層（ポリシリコン層）１０２絶縁膜１０３フォトレジスト膜１０４コンタクトホール１０５第２導電層（金属層）３７０ランプ３７３，３７５，３７６ダイクロイックミラー３７４，３７７反射ミラー３７８，３７９，３８０ライトバルブ３８３ダイクロイックプリズム３８４投写レンズ

Claims

【特許請求の範囲】

【請求項１】基板上に第１の導電層を形成する工程
と、前記第１導電層の上方には絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成して前記第１の導
電層に接続されるように第２導電層を形成する工程とを
有し、前記コンタクトホールを形成する工程は、前記絶縁膜と
その下に形成された前記第１導電層を突き抜け、導電層
の下の基板もしくは絶縁膜の一部をもエッチングするよ
うに異方性ドライエッチングを行なってから、前記絶縁
膜と前記第導電層との選択比の大きなエッチング液を用
いて等方性ウェットエッチングを行なうようにしたこと
を特徴とする薄膜半導体装置のコンタクトホール形成方
法。
【請求項２】前記第１導電層は、ポリシリコン層であ
ることを特徴とする請求項１に記載のコンタクトホール
形成方法。
【請求項３】前記第２導電層は金属層であることを特
徴とする請求項１または２に記載の薄膜半導体装置のコ
ンタクトホールの形成方法。
【請求項４】前記絶縁膜はシリケートガラス膜である
ことを特徴とする請求項１、２または３に記載の薄膜半
導体装置のコンタクトホールの形成方法。
【請求項５】前記ドライエッチングは反応性イオンエ
ッチングであることを特徴とする請求項１、２、３また
は４に記載の薄膜半導体装置のコンタクトホールの形成
方法。
【請求項６】基板上に薄膜トランジスタのソース・ド
レイン領域となるシリコン薄膜を形成する工程と、前記シリコン薄膜上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記ソース・ドレイン領
域の一方に接続するようにソース・ドレイン電極の一方
を形成する工程とを有し、前記コンタクトホールの形成工程は、前記ソース・ドレ
イン領域の一方を突き抜けるように異方性ドライエッチ
ングを行ってから、前記絶縁膜と前記シリコン薄膜との
選択比の大きなエッチング液を用いて等方性ウェットエ
ッチングを行うことを特徴とする薄膜半導体装置の製造
方法。
【請求項７】基板上に前記薄膜半導体装置のソース・
ドレイン領域となるシリコン薄膜が配置されてなり、前記シリコン薄膜上に絶縁膜が形成されてなり、前記絶縁膜に形成されたコンタクトホールを介して、ソ
ース・ドレイン領域の一方とソース電極・ドレイン電極
の一方とが接続されてなり、前記ソース・ドレイン領域の一方に対して前記ソース・
ドレイン電極を接続するためのコンタクトホールは、前
記ソース・ドレイン領域の一方を突き抜けるように形成
されてなることを特徴とする薄膜半導体装置。
【請求項８】基板上に画素電極がマトリックス状に配
列形成され、各画素電極に対応して各画素電極に電圧を
印加するトランジスタが形成されてなる液晶表示装置の
製造方法において、基板上に前記画素トランジスタのソース・ドレイン領域
となるシリコン薄膜を形成する工程と、前記シリコン薄膜上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記ソース・ドレイン領
域の一方に接続するように前記画素電極を形成する工程
とを有し、前記コンタクトホールは、前記ソース・ドレイン領域の
一方を突き抜けるように異方性ドライエッチングを行っ
てから、前記絶縁膜と前記シリコン薄膜との選択比の大
きなエッチング液を用いて等方性ウェットエッチングを
行うことを特徴とする液晶表示装置の製造方法。
【請求項９】基板上に画素電極がマトリックス状に配
列形成され、各画素電極に対応して各画素電極に電圧を
印加する薄膜トランジスタが形成されてなる液晶表示装
置において、前記基板上に前記薄膜トランジスタのソース・ドレイン
領域となるシリコン薄膜が配置されてなり、前記シリコン薄膜上に絶縁膜が形成されてなり、前記絶縁膜に形成されたコンタクトホールを介して、前
記ソース・ドレイン領域の一方と前記画素電極とが接続
されてなり、前記ソース・ドレイン領域の一方に対して前記画素電極
に接続するためのコンタクトホールは、前記ソース・ド
レイン領域の一方を突き抜けるように形成されてなるこ
とを特徴とする液晶表示装置。
【請求項１０】前記第シリコン薄膜は、ポリシリコン
層であることを特徴とする請求項６、７、８、または９
に記載の薄膜半導体装置。
【請求項１１】前記ソース・ドレイン電極は金属層で
あることを特徴とする請求項６、または７に記載の薄膜
半導体装置。
【請求項１２】光源と、前記光源からの光を変調して
透過もしくは反射する請求項８に記載の構成の液晶パネ
ルと、これらの液晶パネルにより変調された光を集光し
拡大投射する投写光学手段とを備えていることを特徴と
する投写型表示装置。