JP3792324B2 - 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 - Google Patents
液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 Download PDFInfo
- Publication number
- JP3792324B2 JP3792324B2 JP32625596A JP32625596A JP3792324B2 JP 3792324 B2 JP3792324 B2 JP 3792324B2 JP 32625596 A JP32625596 A JP 32625596A JP 32625596 A JP32625596 A JP 32625596A JP 3792324 B2 JP3792324 B2 JP 3792324B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- substrate
- light
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置さらにはアクティブマトリックス型液晶表示装置に関し、特に基板上に形成されたポリシリコン薄膜トランジスタ（以下、ＴＦＴと称する。）によって画素電極を駆動するアクティブマトリックス型液晶表示装置に用いられる基板およびその製造方法並びにそれを適用した投写型表示装置に利用して好適な技術に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置としては、ガラス基板上にマトリックス状に画素電極を形成すると共に、各画素電極に対応してアモルファスシリコンやポリシリコンを用いたＴＦＴを形成して、各画素電極にＴＦＴにより電圧を印加して液晶を駆動するようにした構成の液晶表示装置が実用化されている。前記アクティブマトリックス型液晶表示装置のうちポリシリコンＴＦＴを用いた装置は、シフトレジスタや駆動回路等の周辺回路を構成するトランジスタも同一の工程で形成することができるため高集積化に適しており注目されている。
【０００３】
図１４および図１５に前記ポリシリコンＴＦＴを用いた液晶パネル用基板の従来例の平面レイアウトおよび断面構造を示す。なお、図１５は図１４におけるＡ−Ａ’線に沿った断面である。
【０００４】
図１４に示されているように、走査線１１とデータ線１２とがマトリックス状に配設されており、走査線１１とデータ線１２とで区切られた矩形状の枠内にＩＴＯ膜からなる画素電極１０が形成されている。この画素電極１０にデータ線１２上の電圧を印加するＴＦＴが画素電極の角部の一つ（図１４では左下の角部）に設けられている。図１５において、１はガラス等の基板、３はこの基板１の表面に島状に形成されたＴＦＴの能動層となるポリシリコン層、４はポリシリコン層３の上に熱酸化により形成されたゲート絶縁膜である。５はポリシリコン層３のほぼ中央にゲート絶縁膜４を介して形成された第２のポリシリコン層からなるゲート電極である。このゲート電極５は、図１４に示されているように、走査線１１から突出するように形成されている。６は走査線１１の上を覆うように形成された第１層間絶縁膜であり、１２は第１層間絶縁膜６の上に形成されたデータ線で、このデータ線１２はアルミニウム層等で形成され、第１層間絶縁膜６およびゲート絶縁膜５を開孔して形成されたコンタクトホール７ａにてポリシリコン層３に接続されている。９はデータ線１２の上方を覆うように形成された第２層間絶縁膜であり、画素電極１０は第２層間絶縁膜９の上に形成され、第１層間絶縁膜６及び第２層間絶縁膜９及びゲート絶縁膜４を開孔して形成されたコンタクトホール７ｂにてポリシリコン層３に接続されている。
【０００５】
【発明が解決しようとする課題】
ポリシリコンＴＦＴを用いた従来のアクティブマトリックス型液晶表示装置においては、液晶パネルの開口率を向上させる観点から、前記コンタクトホール７ａ、７ｂの開孔面積を設計値どおりに形成することが望まれている。そこで、前記コンタクトホール７ａ、７ｂを異方性ドライエッチングを用いて行なうことが考えられた。しかしながら、ドライエッチングにあっては絶縁膜（ゲート絶縁膜４及び第１層間絶縁膜６及び第２層間絶縁膜９）と能動層となるポリシリコン層３との選択比が十分にとれないとともに、絶縁膜の厚みには１０〜２０％程度のばらつきがあるため、エッチング量を時間で制御する方法では、コンタクトホールをポリシリコン層３の表面まで精度良く形成することが困難で、開孔部内に絶縁膜が残ったり、オーバーエッチングでポリシリコン層をつき抜けてしまうことがある。
【０００６】
そこで、従来は、絶縁膜の厚みの誤差を考慮にいれながらコンタクトホールがポリシリコン層３の表面手前で止まるような時間設定で、ドライエッチングを行ない、その後コンタクトホールが完全にポリシリコン層３の表面に達するよう、少なくとも１分間以上のウェットエッチングを行なうようにしていた。ところが、ウェットエッチングは等方性エッチングであるため、絶縁膜が横方向にもエッチングされてしまい、コンタクトホールの開孔面積が設計値よりも大きくなってしまう。特に第１層間絶縁膜６及び第２層間絶縁膜９及びゲート絶縁膜５にわたって形成されるドレイン側のコンタクトホール７ｂは、層間絶縁膜９がアルミニウム等からなるデータ線１２の上に形成されるため５００°Ｃ以上の高温処理で形成できないことからエッチングされ易いという性質を有するので、ウェットエッチングによって開孔面積が大きくなってしまうという不具合がある。
【０００７】
そのため、対向基板に設けられる遮光層としてのブラックマトリックスをコンタクトホールを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されると画素電極１０がデータ線１２と接触してしまうという短絡欠陥が発生するという問題点があることが明らかになった。
【０００８】
なお、前記ドライエッチングによるポリシリコン層のつき抜けを防止するためポリシリコン層３の膜厚を予め厚くしておく方法も考えられるが、そのようにするとＴＦＴのチャネル領域の厚みも大きくなって所望のオン、オフ特性が得られず、特に光によるオフリーク電流の増大を招くという新たな問題点が生じてしまう。
また、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れるという問題もある。
【０００９】
この発明の目的は、画素駆動用ＴＦＴのドレイン側（ＴＦＴの画素電極に接続される領域）のコンタクトホールの下のポリシリコン層のつき抜けを防止することができる技術を提供することにある。
【００１０】
この発明の他の目的は、画素駆動用ＴＦＴのドレイン側コンタクトホールの下のポリシリコン層のつき抜けを防止しつつ、ＴＦＴのリーク電流を抑制することができる技術を提供することにある。
【００１１】
この発明のさらに他の目的は、表示領域にマトリックス状に設けられる画素のピッチが、液晶パネルの高精細化に伴って小さくされても、開口率を充分に確保することができる技術を提供することにある。
【００１２】
この発明のさらに他の目的は、上記目的に合わせて、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れることを抑制することである。
この発明のさらに他の目的は、明るくかつコントラストの高い表示が可能な液晶パネルおよび投射型表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、前記目的を達成するため、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方には、絶縁膜を介して遮光膜が設けられるとともに、前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方には、前記遮光膜と分離されるとともに、前記半導体層に接し前記遮光膜と同一工程でなる導電性のシート層が設けられてなることを特徴とする。
【００１４】
また、本発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々ＴＦＴが形成され、ＴＦＴを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造プロセスにおいて、ＴＦＴの能動層となる半導体層（ポリシリコン層）の特にドレイン側の下方に、予めポリシリコン層のような導電層からなるシート層を形成しておき、ＴＦＴのソース、ドレイン電極のためのコンタクトホールの形成をドライエッチングを行ないそのエッチング量を時間で制御するとともに、絶縁膜に対してその厚みのばらつきを考慮してオーバーエッチングとなるような時間に設定するようにしたものである。
【００１５】
前記した手段によれば、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができる。その結果、画素のピッチが液晶パネルの高精細化に伴って小さくなっても、開口率を充分に確保することができるようになる。
【００１６】
さらに、ＴＦＴの能動層となる半導体層の特にチャネル領域の下方には、例えばタングステンシリサイドのような遮光性を有する膜を形成するようにすると良い。これによって、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができる。また、チャネル領域の下方に遮光膜を設けるようにした場合、前記ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにしても良い。これによって、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施例および参考例を製造プロセスとともに図面を用いて説明する。
【００１８】
図１および図２は、薄膜トランジスタの能動層となる半導体層の少なくとも画素電極との接続領域の下方に導電性のシート層が設けられた参考例の液晶パネル用基板の断面図を、製造工程順に示したものである。なお、図１および図２にはマトリックス状に配置されている画素のうち一画素部分の断面構造を示す。
【００１９】
図１において、１は石英基板やハードガラス基板等の基板である。この実施例では、基板１の表面に減圧ＣＶＤ法等により、厚さ５００〜１５００オングストローム望ましくは８００〜１２００オングストロームのポリシリコン層を形成した後に、エッチングによりパターニングを行なって、後に形成されるＴＦＴのドレイン領域となる部位に島状のシート層２を形成する（図１（ａ））。このシート層２を構成するポリシリコンは例えばリンのような不純物をドープすることにより低抵抗化させておくようにしても良い。
【００２０】
次に、シート層２および基板１上にかけてＴＦＴのチャネル領域を構成する２層目のポリシリコン層を減圧ＣＶＤ法等により１０００〜２０００オングストローム好ましくは約１５００オングストロームのような厚さに堆積した後に、エッチングによりパターニングを行なってＴＦＴのソース、ドレイン領域およびチャネル領域となる島状のポリシリコン層３を形成する。それから、熱酸化を行なって前記ポリシリコン層３の表面に８００〜１５００オングストロームの厚さのゲート絶縁膜４を形成する（図１（ｂ））。熱酸化によってチャネル領域は３００〜１５００オングストローム好ましくは３５０〜５５０オングストロームのような厚さにされる。チャネル領域およびその下のシート層２を含めた最適な厚さは１２００〜２０００オングストローム、好ましくは１５００オングストロームである。
【００２１】
その後、ゲート絶縁膜４および基板１上にかけてＴＦＴのゲート電極および走査線を構成する３層目のポリシリコン層を熱ＣＶＤ法等により、１０００〜５０００オングストロームの厚さに形成した後に、エッチングによりパターニングを行なってチャネル領域のほぼ中央に位置するゲート電極５を形成する。それから、ゲート電極をマスクとして、不純物（例えばリン）のイオン打ち込みにより、ＴＦＴの能動層に自己整合的されたソース領域及びドレイン領域となる領域を形成する。このときゲート電極５の下方のチャネル領域には不純物が導入されず、その部分がチャネル領域３ｃとして残る（図１（ｃ））。
【００２２】
ソース・ドレイン領域の形成に関しては、ゲート電極をマスクとして、不純物（リン）を１×１０13／ｃｍ2〜３×１０13／ｃｍ2のドーズ 量で低濃度で打ち込みをした後に、ゲート電極５の幅よりも広いマスク層をゲート電極５上に形成して、さらに不純物（リン）を１×１０15／ｃｍ2〜３×１０15／ｃｍ2ドーズ量で打ち込みすることにより半導体層のうちマスク層が形成された領域がライトリー・ドープ ト・ドレイン（ＬＤＤ）構造となるようにしても良い。この場合、チャネル領域３ｃに隣接して低濃度に不純物が打ち込まれた低濃度領域３ｄ及び３ｅとその外側に高濃度に不純物が打ち込まれた高濃度領域３ａ及び３ｂによりソース・ドレイン領域が形成されており、高濃度領域３ａ及び３ｂがコンタクト領域となる。また、ライトリー・ドープせずにゲート電極２の幅よりも広いマスクを使用してパターンを形成し、続いてイオンを打ち込んでソース・ドレインを形成した後にゲート電極をオーバーエッチングすることにより、オフセット構造となるようにしてもよい。ＬＤＤ構造あるいはオフセット構造とせずに、単にゲート電極をマスクとして高濃度の不純物イオンを打ち込むゲート−セルフアライン型であってもよいが、ＬＤＤ構造あるいはオフセット構造とすることによりオフ時のリーク電流をさらに低減することができる。
【００２３】
なお、図示しないが、ゲート電極５を形成する際にゲート電極５と連続する走査線も同時に形成される。ゲート電極５の端部とシート層２の端部との距離ｌは、ＴＦＴ特性の劣化を防ぐために、２μｍ以上の距離を保つように設定しておくのが望ましい。また、ゲート電極５および走査線の材料としては、ポリシリコンの他、Ｍｏ，Ｔｉ，Ｗ等の高融点金属あるいはＭｏＳｉ，ＷＳｉ等のメタルシリサイドあるいは、ポリシリコンとメタルシリサイドとの多層構造としてもよい。またゲート電極５は上述のような２層構造に限らず、３層以上であっても良い。例えば、ゲート電極５を密着性の良いポリシリコン層とその上に低抵抗なタングステンシリサイド等のメタルシリサイド層とさらにその上にこのメタルシリサイド層の剥がれを防止するためにポリシリコン層を上記ポリシリコン層とメタルシリサイド層を覆うように形成しても良い。
【００２４】
次に、ゲート電極５、ゲート絶縁膜４および基板１上にかけて、リンを含まないシリケートガラス膜（ＮＳＧ膜）のような第１層間絶縁膜６を高圧ＣＶＤ法等により、９０００〜１１０００オングストロームの厚さに形成した後、ドライエッチングによりソース領域３ａの上方のゲート絶縁膜４および第１層間絶縁膜６にコンタクトホール７ａを形成する（図１（ｄ））。このとき、特に限定されないが、先ず異方性ドライエッチングでソース領域表面直前までコンタクトホールを形成した後、短時間のウェットエッチングを行なってソース領域表面の酸化膜を除去するようにすると良い。高圧ＣＶＤ法により形成される第１層間絶縁膜は後述の減圧ＣＶＤ法による第２層間絶縁膜に比べて緻密であるため、ウェットエッチングによってコンタクトホールが横方向へ拡大されることがなく、しかもドライエッチングのように接触部表面が荒らされることもない。なお、異方性ドライエッチングとしては、例えばＣＨＦ3（フレオン）やＳＦ6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。混合比を変えてエッチングレートを変えるようにしてもよい。
【００２５】
その後、スパッタ法によりアルミニウム等の低抵抗導電層を全面に形成してからパターニングを行なって前記コンタクトホール７ａにてソース領域３ａに接触されるソース電極８を形成する。このとき、図示しないが、第１層間絶縁膜６上には画素電極に印加される電圧を供給するデータ線１２が同時形成される。そして、その上に減圧ＣＶＤ法によりボロンおよびリンを含むシリケートガラス膜（ＢＰＳＧ膜）のような第２層間絶縁膜９を、８０００〜１２０００オングストロームの厚さに形成する（図２（ｅ））。
【００２６】
次に、異方性ドライエッチングによりドレイン領域３ｄの上方の第１層間絶縁膜６および第２層間絶縁膜９に、画素電極接触用のコンタクトホール７ｂを形成する（図２（ｆ））。ドライエッチングは、そのエッチング量を時間等で制御するとともに、絶縁膜６および９に対してその厚みのばらつきを考慮してオーバーエッチングとなるような条件に設定する。これによって、ドレイン領域３ｄまで確実に達するコンタクトホール７ｂが形成されるとともに、たとえオーバーエッチングが生じてコンタクトホール７ｂがポリシリコンからなるドレイン領域３ｄをつき抜けたとしてもその下にシート層２が設けられているため、このシート層２をつき抜けるほどまで深くはコンタクトホール７ｂが形成されないように制御することが可能である。なお、異方性ドライエッチングとしては、例えばＣＨＦ3やＳＦ6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。例えばＣＨＦ3とＳＦ6とＨｅの混合ガスを用いたドライエッチングの場合の条件は、１６００〜１７００mTorrの圧力で、１００〜５００Ｗのパワーである。また、ドライエッチングの時のレートは、本実施例で形成したＢＰＳＧ膜の場合５５００オングストローム／ｍｉｎ±１５００オングストローム／ｍｉｎ、ＮＳＧ膜の場合２８００オングストローム／ｍｉｎ±１５００オングストローム／ｍｉｎ、ポリシリコン層の場合４００オングストローム／ｍｉｎである。
【００２７】
なお、ドレイン領域コンタクト部３ｂの上方の第１層間絶縁膜６および第２層間絶縁膜９のコンタクトホール７ｂは必要に応じて、ドライエッチング後に短時間（例えば１０秒以上１分以内）のウェットエッチングを行なうことによって、図に示すように、コンタクトホール７ｂにテーパを形成するようにしてもよい。このテーパによってコンタクトホール７ｂに対する画素電極を構成するＩＴＯ膜のカバレージを向上させることができる。
【００２８】
コンタクトホール７ｂを形成した後は、第２層間絶縁膜９の表面にスパッタ法等によりＩＴＯ膜を、１０００〜２０００オングストロームのような厚さに形成してから、パターニングを行なって透明な画素電極１０が形成される（図２（ｇ））。なお、実際の製品では、画素電極１０および第２層間絶縁膜９上にかけて、ポリイミド等からなる配向膜を約２００〜１０００オングストロームのような厚さに形成して、ラビング（配向処理）を行なうことで液晶パネル用基板として完成される。
【００２９】
さらに、参考例の液晶パネル用基板は、その表面側に、対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極および画素電極に対応するカラーフィルタ層とその周囲を囲むブラックマトリックスが形成された入射側のガラス基板が適当な間隔をおいて配置され、周囲をシール材で封止された間隙内にＴＮ（Twisted Nematic）型液晶またはＳＨ（Super Homeotropic）型液晶などが充填されて液晶パネルとして構成される。
【００３０】
図３には、本参考例が適用された液晶パネル用基板の一画素部分の平面レイアウト構成例が示されている。同図において、１１はマトリックス状に配置された画素の一方の境界に沿って延設するように形成された走査線で、この走査線１１とチャネル領域との交差部分（ハッチングＨで示す部分）がゲート電極でその下方にチャネル領域が形成されている。１２は、前記走査線１１と直交する方向に画素の他方の境界に沿って形成されたデータ線である。この参考例では、データ線１２から突出するようにソース電極８が形成されている。しかも、ソース側コンタクトホール７ａとドレイン側コンタクトホール７ｂとは、走査線１１を挟んで隣接する画素に位置するように設けられている。なお、図３において、１３は対向基板に設けられるブラックマトリックスで、このブラックマトリックス１３の内側が光を透過する領域である。
【００３１】
さらに、この参考例では、特に限定されないが、ＴＦＴのドレインに接続される容量を増加させるため、チャネル領域を構成する前記２層目のポリシリコン層を、符号３ａのように信号線１２に沿って上方へ延設させるとともに、前段の走査線１１の一部を同じくデータ線１２に沿って符号１１ａで示すように下方へ延設させている。これによって、２層目のポリシリコン層からなる延設部３ａと走査線１１の延設部１１ａとの間の容量（ゲート絶縁膜を誘電体とする）が、保持容量として各画素電極に電圧を印加するＴＦＴのドレインに接続されることとなる。
【００３２】
本参考例によれば、ドレイン領域側のコンタクトホール７ｂがドライエッチングにより形成されるため、コンタクトホールの横方向への広がりを極力抑えることができる。その結果、対向基板に設けられる遮光層としてのブラックマトリックスを小さくすることができ、開口率を高めることができるとともに、画素電極と信号線（１２）との短絡欠陥も回避することができるようになる。
【００３３】
次に、本参考例の効果をより理解し易くするため、ドレイン領域へのコンタクトホール７ｂの形成を前記参考例のように異方性ドライエッチングあるいはドライエッチング主体で行なった場合と、ウェットエッチングと組み合わせて行なった場合の相違について、図４を用いて説明する。
【００３４】
図３に示されているコンタクトホール７ａ，７ｂは、設計時におけるマスクパターンを示したものである。このようなマスクパターンを用いて層間絶縁膜に、ドライエッチングあるいはドライエッチング主体でコンタクトホールを形成した場合、図４（ａ）に符号７ａ’、７ｂ’で示されるようにほぼ円形に近い形状のコンタクトホールが形成される。一方、同様なマスクパターンを用いて層間絶縁膜に、ドライエッチングと１分以上のウェットエッチングとを組み合わせてコンタクトホールを形成した場合、図４（ｂ）に符号７ａ”，７ｂ”で示されるような形状のコンタクトホールが形成される。図４（ａ）と（ｂ）とを比較すると明らかなように、１分以上のウェットエッチングを併用すると、特にドレイン領域側のコンタクトホール７ｂの最外径Ｌが設計値に比べてかなり大きなものとなる。
【００３５】
その結果、対向基板に設けられる遮光層としてのブラックマトリックスを前記コンタクトホール７ｂを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されるとコンタクトホールの内側に形成される画素電極１０（図１ｇ参照）が信号線１２と接触してしまう短絡欠陥が発生するおそれがある（特に、信号線１２の形成用マスクの位置合わせずれとコンタクトホール形成用マスクの位置合わせずれとが互いに近づく方向に生じた場合に最も短絡が発生し易くなる）が、前記実施例によればマスクパターンに近い径の小さなコンタクトホールを形成することができるため、そのような短絡欠陥の発生を未然に防止することができる。本発明者らの実験によると、コンタクトホール７ｂの設計値（一辺の長さ）が３μｍの場合、ドライエッチングにより開孔すると３〜４μｍの径のコンタクトホールが得られるのに対し、従来のドライエッチングと１分以上のウェットエッチングとを併用した方法で開孔すると、径が１２μｍに広がってしまうことが分かった。
【００３６】
図５に本発明の第２の参考例を示す。この参考例は、第１の参考例とほぼ同一であり、異なる点は、ＴＦＴのチャネル領域（Ｈ）が信号線１２の下方に位置するように能動層となるポリシリコン層３を形成している点と、このＴＦＴ部を回避して保持容量を構成するポリシリコン層３の延設部３ａと走査線１１の延設部１１ａとを形成している点のみである。この参考例においても、コンタクトホール７ｂの下方にシート層２が設けられているため、コンタクトホール７ｂを異方性ドライエッチングにより形成することができ、それによってコンタクトホールの横方向の広がりを抑え、開口率を高めることができる。しかも、この実施例においては、ＴＦＴのチャネル部（Ｈ）が信号線１２の下方に位置するよう配設されているため、データ線１２が遮光層となって入射側からの光がチャネル部を通過してリーク電流が流れるのを防止することができる。従って、対向基板に設けられるブラックマトリックスを小さくしたり省略したりすることが可能となり、開口率をさらに高めることができる。
【００３７】
図６に本発明の第３の参考例を、図７（ａ）にはこの第３参考例において異方性ドライエッチングによりコンタクトホール７ｂを形成した場合を、また（ｂ）にはドライエッチングと１分間以上のウェットエッチングとを併用してコンタクトホールを形成した場合の結果をそれぞれ示す。この第３参考例（図６）は、第１の参考例（図３参照）とほぼ同一の構成を有し同一のプロセスで形成可能である。異なる点は、画素のＸ方向（走査線１１に沿った方向）のピッチを小さくしている点のみである。なお、図６において、１３は対向基板のブラックマトリックスとの境界である。
【００３８】
従来のドライエッチングと１分以上のウェットエッチングとを併用してコンタクトホールを形成する方法を適用すると、ドレイン側コンタクトホール７ｂの径が大きくなって開口率が著しく低下したり、信号線との短絡欠陥が発生してしまい、画素ピッチが小さくなるほど実用レベル（４０％以上）の開口率を有する液晶パネルを得ることが困難であったが、本発明を適用することにより、図６に示すようなＹ方向（データ線１２に沿った方向）に比べてＸ方向の画素ピッチが短い液晶パネル用基板であっても短絡欠陥が発生しないことが、図７より容易に理解される。
【００３９】
図８に本発明の実施例を示す。この実施例では、ＴＦＴの能動層となるポリシリコン層３のチャネル領域３ｃおよびソース領域３ａの下方にタングステンシリサイド等のメタルシリサイドからなる遮光膜１４が設けられているとともに、ドレイン領域３ｄの下方のシート層２が遮光層１４と同一の工程で形成されるメタルシリサイド層により構成されている。また、遮光膜１４は導電層からなるため、その表面には酸化シリコンのような絶縁膜１５が形成されている。この実施例においては、前記のようにポリシリコン層３の下方に遮光膜１４が配置された構造となっているので、基板裏面に接合される偏光板１６（図示せず）との接合面からの反射光がＴＦＴの能動層としてのポリシリコン層３を通過するのを防止してリーク電流を抑制することができる。しかも、遮光膜１４とシート層２とが同一の層で構成されているため、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。また、シート層２の材料としてポリシリコンとの選択比の大きな材料を選択することにより、シート層２をコンタクトホール７ｂ形成の際のエッチストッパとして作用させて、コンタクトホールのドレイン領域つき抜け防止を図ることができる。
【００４０】
なお、遮光膜１４の表面には反射防止処理を施しておくとさらに望ましい。遮光膜１４はガラス基板１０上にスパッタ法等により約５００〜３０００オングストローム好ましくは約１０００〜２０００オングストロームの厚さに形成した後、ドライエッチングあるいはウェットエッチングでパターニングすることにより所望の形状に形成される。なお、遮光膜１４の材料としては、１０００°Ｃ以上の温度に耐えられる高融点金属あるいはメタルシリサイドが選択される。具体的にはタングステンシリサイド（ＷＳｉ）の他、Ｍｏ，ＭｏＳｉ，Ｃｒ，ＣｒＳｉ等光が透過しにくい導電性材料であればよい。
【００４１】
本実施例は、このような構成により、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができるという効果がある。
【００４２】
また、チャネル領域の下方に遮光膜を設けることができるので、ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにすることができる。従って、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができるという効果がある。
【００４３】
次に、画素ピッチおよびドレイン側コンタクトホール７ｂの径と液晶パネルの開口率との関係について説明する。
【００４４】
図１０は、コンタクトホール７ｂの径Ｌが液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表であり、図１１はその結果をグラフに表したものである。
【００４５】
図１０および図１１から、画素ピッチが小さくなるほどコンタクトホール７ｂの径Ｌが液晶パネルの開口率に与える影響が大きくなることが理解される。すなわち、例えば画素ピッチが１００μｍであれば、コンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がったとしても、液晶パネルの開口率は９０．２％から８８．８％に下がるだけであり、開口率に与える影響は極めて小さい。ところが、画素ピッチが５０μｍになると、コンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がった場合、液晶パネルの開口率は８０．７％から７５．２％と約５％近く下がってしまい、さらに画素ピッチが４０μｍになるとコンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がった場合、液晶パネルの開口率は７６．０％から６７．６％と約１０％近く下がってしまい、開口率に与える影響は極めて大きいことが分かる。
【００４６】
このようなことから、本発明は画素ピッチが５０μｍ以下の液晶パネル用基板に適用するとその効果が大きいといえる。例えば、対角１．３インチ型の液晶表示装置用ＶＧＡ（ビデオ・グラフィック・アレイ）では、画素ピッチが４０〜４５μｍ程度となるので、従来のドライエッチングと１分以上のウェットエッチングとを併用した方法でドレイン側コンタクトホールを開孔すると径が１２μｍに広がってしまうため開口率は７０％以下であるが、本発明を適用して異方性ドライエッチングあるいはドライエッチングに１分以内のウェットエッチングで開孔すると径がほどんど広がらないため開口率は７５％以上となり、開口率が１０％程度向上することが分かる。
【００４７】
図１２は、本発明が適用される液晶パネルのＴＦＴ側の基板のシステム構成例を示す。図において、９０は互いに交差するように配設された走査線１１とデータ線１２との交点に対応してそれぞれ配置された画素で、各画素９０はＩＴＯ等からなる画素電極１０とこの画素電極１０にデータ線１２上の画像信号に応じた電圧を印加するＴＦＴ９１とからなる。同一行のＴＦＴ９１はそのゲート電極が同一の走査線１１に接続され、ドレインが対応する画素電極１０に接続されている。また、同一列のＴＦＴ９１はそのソースが同一のデータ線１２に接続されている。この実施例においては、周辺回路（Ｘ、Ｙシフトレジスタやサンプリング手段）５０，６０を構成するトランジスタが画素を駆動するＴＦＴと同様にポリシリコン層を能動層とするいわゆるポリシリコンＴＦＴで構成されており、周辺回路５０，６０を構成するトランジスタは画素駆動用ＴＦＴとともに同一プロセスにより、同時に形成される。
【００４８】
この実施例では、表示領域（画素マトリックス）の一側（図では上側）に前記信号線１２を順次選択するシフトレジスタ（以下、Ｘシフトレジスタと称する）５１が配置され、画素マトリックスの他の一側には前記走査線１１を順次選択駆動するシフトレジスタ（以下、Ｙシフトレジスタと称する）６１が設けられている。また、Ｙシフトレジスタ６１の次段には必要に応じてバッファ６３が設けられる。
【００４９】
前記各データ線１２の他端にはＴＦＴで構成されたサンプリング用スイッチ５２が設けられており、これらのサンプリング用スイッチ５２は外部端子７４，７５，７６に入力されるビデオ信号やデータ信号を伝送するビデオ信号線５４，５５，５６との間に接続され、前記Ｘシフトレジスタ５１から出力されるサンプリング信号によって順次オン／オフされるように構成されている。Ｘシフトレジスタ５１は、端子７２，７３を介して外部より入力されるクロック信号ＣＬＸ，／ＣＬＫに基づいて１水平走査期間中にすべてのデータ線１２を順番に１回ずつ選択するようなサンプリング信号Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成してサンプリング用スイッチ５２の制御端子に供給する。一方、前記Ｙシフトレジスタ６１は、端子７７，７８を介して外部から入力されるクロック信号ＣＬＹ，／ＣＬＹに同期して動作され、各走査線１１を順次駆動する。
【００５０】
図９には本実施例の前記液晶パネル用基板を適用した液晶パネル３０の断面構成を示す。同図に示すように、液晶パネル用基板１の表面側には対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３３およびカラーフィルタ層（ブラックマトリックスを含む）１３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内にＴＮ（Twisted Nematic）型液晶またはＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。また、周辺回路５０，６０の上方は、例えば対向基板３５に設けられるブラックマトクックス等により遮光されるように構成される。なお、外部から信号を入力するための外部端子としてのパッド７０は前記シール材３６の外側に来るようにシール材を設ける位置が決定されている。
【００５１】
図１３は本実施例の液晶パネルをライトバルブとして応用した投写型表示装置の一例としてビデオプロジェクタの構成例が示されている。
【００５２】
図１３において、３７０はハロゲンランプ等の光源、３７１は放物ミラー、３７２は熱線カットフィルター、３７３，３７５，３７６はそれぞれ青色反射、緑色反射、赤色反射のダイクロイックミラー、３７４，３７７は反射ミラー、３７８，３７９，３８０は前記実施例の液晶パネルからなるライトバルブ、３８３はダイクロイックプリズムである。
【００５３】
この実施例のビデオプロジェクタにおいては、光源３７０から発した白色光は放物ミラー３７１により集光され、熱線カットフィルター３７２を通過して赤外域の熱線が遮断されて、可視光のみがダイクロイックミラー系に入射される。そして先ず、青色反射ダイクロイックミラー３７３により、青色光（概ね５０ｎｍ以下の波長）が反射され、その他の光（黄色光）は透過する。反射した青色光は反射ミラー３７４により方向を変え青色変調ライトバルブ３７８に入射する。
【００５４】
一方、前記青色反射ダイクロイックミラー３７３を透過した光は緑色反射ダイクロイックミラー３７５に入射し、緑色光（概ね５００〜６００ｎｍの波長）が反射され、その他の光である赤色光（概ね６００ｎｍ以上の波長）は透過する。ダイクロイックミラー３７５で反射した緑色光は、緑色変調ライトバルブ３７９に入射する。また、ダイクロイックミラー３７５を透過した赤色光は、反射ミラー３７６，３７７により方向を変え赤色変調ライトバルブ３８０に入射する。
【００５５】
ライトバルブ３７８，３７９，３８０は、図示しないビデオ信号処理回路から供給される青、緑、赤の原色信号でそれぞれ駆動され、各ライトバルブに入射した光はそれぞれのライトバルブで変調された後、ダイクロイックプリズム３８３で合成される。ダイクロイックプリズム３８３は、赤色反射面３８１と青色反射面３８２とが互いに直交するように形成されている。そして、ダイクロイックプリズム３８３で合成されたカラー画像は、投射レンズ３８４によってスクリーン上に拡大投射され、表示される。
【００５６】
本実施例の液晶パネル用基板は開口率が高く、これを使用した液晶パネルをライトバルブとした前記ビデオプロジェクターにあっては、明るくしかもコントラストの高い表示画像を得ることができる。
【００５７】
【発明の効果】
以上説明したように、この発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々ＴＦＴが形成され、これらのＴＦＴを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層（ポリシリコン層）の特に画素電極に接続される領域の下方に、例えばポリシリコン層のような導電層からなるシート層を形成するようにしたので、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間（１分以上）のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができるという効果がある。また、前記薄膜トランジスタの能動層となる半導体層の少なくともチャネル領域の下方には、前記シート層と分離された遮光膜が形成されてなるため、基板裏面に接合される例えば偏光板との接合面からの反射光がＴＦＴの能動層としてのポリシリコン層３を通過するのを防止でき、これによりＴＦＴのリーク電流を抑制することができる。しかも、遮光膜１４とシート層２とが同一の層で構成することにより、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。
【００５８】
また、開孔面積の小さなコンタクトホールを形成することができるため、画素のピッチが液晶パネルの高精細化に伴って小さくされても開口率を充分に確保することができ、画素ピッチの小さなタイプの液晶パネルにおいても高い開口率を得ることができる。
【００５９】
さらに、本発明によれば、前記のような利点を有する液晶パネル用基板が得られるので、明るくかつコントラストの高い液晶パネルおよび投写型表示装置を実現することができるという効果がある。
【図面の簡単な説明】
【図１】参考例に係る液晶パネル用基板の製造方法の一例（前半）を工程順に示す断面図。
【図２】参考例に係る液晶パネル用基板の製造方法の一例（後半）を工程順に示す断面図。
【図３】参考例に係る液晶パネル用基板の平面レイアウト図。
【図４】参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図５】第２の参考例に係る液晶パネル用基板の平面レイアウト図。
【図６】第３の参考例に係る液晶パネル用基板の平面レイアウト図。
【図７】第３の参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図８】本発明を適用した液晶パネル用基板の実施例の断面図。
【図９】本発明に係る液晶パネル用基板を用いた液晶パネルの構成例を示す断面図。
【図１０】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表。
【図１１】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示すグラフ。
【図１２】本発明を適用して好適な液晶パネル用基板のシステム構成例を示すブロック図。
【図１３】実施例の液晶パネル用基板を用いたＬＣＤをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図。
【図１４】従来の液晶パネル用基板の一例を示す平面レイアウト図。
【図１５】従来の液晶パネル用基板の一例の断面図。
【符号の説明】
１ 基板
２ シート層
３ ポリシリコン層（能動層）
４ ゲート絶縁膜
５ ゲート電極
６ 第１層間絶縁膜
７ａ ソース側コンタクトホール
７ｂ ドレイン側コンタクトホール（画素電極のコンタクトホール）
８ ソース電極
９ 第２層間絶縁膜
１０ 画素電極
１１ 走査線
１２ データ線
１３ ブラックマトリックス
１４ 遮光膜
１５ 絶縁膜
１６ 偏光板
３０ 液晶パネル
３３ 対向電極
３５ 対向基板
３６ シール材
３７ 液晶
５０，６０ 周辺回路
５１ Ｘシフトレジスタ
５２ サンプリング用スイッチ
５４〜５６ ビデオ信号線
６１ Ｙシフトレジスタ
７０ パッド
７２〜７８ 外部端子
９０ 画素
９１ 画素駆動用ＴＦＴ
３７０ ランプ
３７３，３７５，３７６ ダイクロイックミラー
３７４，３７７ 反射ミラー
３７８，３７９，３８０ ライトバルブ
３８３ ダイクロイックプリズム
３８４ 投写レンズ
【発明の属する技術分野】
本発明は、液晶表示装置さらにはアクティブマトリックス型液晶表示装置に関し、特に基板上に形成されたポリシリコン薄膜トランジスタ（以下、ＴＦＴと称する。）によって画素電極を駆動するアクティブマトリックス型液晶表示装置に用いられる基板およびその製造方法並びにそれを適用した投写型表示装置に利用して好適な技術に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置としては、ガラス基板上にマトリックス状に画素電極を形成すると共に、各画素電極に対応してアモルファスシリコンやポリシリコンを用いたＴＦＴを形成して、各画素電極にＴＦＴにより電圧を印加して液晶を駆動するようにした構成の液晶表示装置が実用化されている。前記アクティブマトリックス型液晶表示装置のうちポリシリコンＴＦＴを用いた装置は、シフトレジスタや駆動回路等の周辺回路を構成するトランジスタも同一の工程で形成することができるため高集積化に適しており注目されている。
【０００３】
図１４および図１５に前記ポリシリコンＴＦＴを用いた液晶パネル用基板の従来例の平面レイアウトおよび断面構造を示す。なお、図１５は図１４におけるＡ−Ａ’線に沿った断面である。
【０００４】
図１４に示されているように、走査線１１とデータ線１２とがマトリックス状に配設されており、走査線１１とデータ線１２とで区切られた矩形状の枠内にＩＴＯ膜からなる画素電極１０が形成されている。この画素電極１０にデータ線１２上の電圧を印加するＴＦＴが画素電極の角部の一つ（図１４では左下の角部）に設けられている。図１５において、１はガラス等の基板、３はこの基板１の表面に島状に形成されたＴＦＴの能動層となるポリシリコン層、４はポリシリコン層３の上に熱酸化により形成されたゲート絶縁膜である。５はポリシリコン層３のほぼ中央にゲート絶縁膜４を介して形成された第２のポリシリコン層からなるゲート電極である。このゲート電極５は、図１４に示されているように、走査線１１から突出するように形成されている。６は走査線１１の上を覆うように形成された第１層間絶縁膜であり、１２は第１層間絶縁膜６の上に形成されたデータ線で、このデータ線１２はアルミニウム層等で形成され、第１層間絶縁膜６およびゲート絶縁膜５を開孔して形成されたコンタクトホール７ａにてポリシリコン層３に接続されている。９はデータ線１２の上方を覆うように形成された第２層間絶縁膜であり、画素電極１０は第２層間絶縁膜９の上に形成され、第１層間絶縁膜６及び第２層間絶縁膜９及びゲート絶縁膜４を開孔して形成されたコンタクトホール７ｂにてポリシリコン層３に接続されている。
【０００５】
【発明が解決しようとする課題】
ポリシリコンＴＦＴを用いた従来のアクティブマトリックス型液晶表示装置においては、液晶パネルの開口率を向上させる観点から、前記コンタクトホール７ａ、７ｂの開孔面積を設計値どおりに形成することが望まれている。そこで、前記コンタクトホール７ａ、７ｂを異方性ドライエッチングを用いて行なうことが考えられた。しかしながら、ドライエッチングにあっては絶縁膜（ゲート絶縁膜４及び第１層間絶縁膜６及び第２層間絶縁膜９）と能動層となるポリシリコン層３との選択比が十分にとれないとともに、絶縁膜の厚みには１０〜２０％程度のばらつきがあるため、エッチング量を時間で制御する方法では、コンタクトホールをポリシリコン層３の表面まで精度良く形成することが困難で、開孔部内に絶縁膜が残ったり、オーバーエッチングでポリシリコン層をつき抜けてしまうことがある。
【０００６】
そこで、従来は、絶縁膜の厚みの誤差を考慮にいれながらコンタクトホールがポリシリコン層３の表面手前で止まるような時間設定で、ドライエッチングを行ない、その後コンタクトホールが完全にポリシリコン層３の表面に達するよう、少なくとも１分間以上のウェットエッチングを行なうようにしていた。ところが、ウェットエッチングは等方性エッチングであるため、絶縁膜が横方向にもエッチングされてしまい、コンタクトホールの開孔面積が設計値よりも大きくなってしまう。特に第１層間絶縁膜６及び第２層間絶縁膜９及びゲート絶縁膜５にわたって形成されるドレイン側のコンタクトホール７ｂは、層間絶縁膜９がアルミニウム等からなるデータ線１２の上に形成されるため５００°Ｃ以上の高温処理で形成できないことからエッチングされ易いという性質を有するので、ウェットエッチングによって開孔面積が大きくなってしまうという不具合がある。
【０００７】
そのため、対向基板に設けられる遮光層としてのブラックマトリックスをコンタクトホールを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されると画素電極１０がデータ線１２と接触してしまうという短絡欠陥が発生するという問題点があることが明らかになった。
【０００８】
なお、前記ドライエッチングによるポリシリコン層のつき抜けを防止するためポリシリコン層３の膜厚を予め厚くしておく方法も考えられるが、そのようにするとＴＦＴのチャネル領域の厚みも大きくなって所望のオン、オフ特性が得られず、特に光によるオフリーク電流の増大を招くという新たな問題点が生じてしまう。
また、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れるという問題もある。
【０００９】
この発明の目的は、画素駆動用ＴＦＴのドレイン側（ＴＦＴの画素電極に接続される領域）のコンタクトホールの下のポリシリコン層のつき抜けを防止することができる技術を提供することにある。
【００１０】
この発明の他の目的は、画素駆動用ＴＦＴのドレイン側コンタクトホールの下のポリシリコン層のつき抜けを防止しつつ、ＴＦＴのリーク電流を抑制することができる技術を提供することにある。
【００１１】
この発明のさらに他の目的は、表示領域にマトリックス状に設けられる画素のピッチが、液晶パネルの高精細化に伴って小さくされても、開口率を充分に確保することができる技術を提供することにある。
【００１２】
この発明のさらに他の目的は、上記目的に合わせて、液晶パネルの裏面で、反射した光がチャネル領域を通過してリーク電流が流れることを抑制することである。
この発明のさらに他の目的は、明るくかつコントラストの高い表示が可能な液晶パネルおよび投射型表示装置を提供することにある。
【００１３】
【課題を解決するための手段】
この発明は、前記目的を達成するため、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方には、絶縁膜を介して遮光膜が設けられるとともに、前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方には、前記遮光膜と分離されるとともに、前記半導体層に接し前記遮光膜と同一工程でなる導電性のシート層が設けられてなることを特徴とする。
【００１４】
また、本発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々ＴＦＴが形成され、ＴＦＴを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造プロセスにおいて、ＴＦＴの能動層となる半導体層（ポリシリコン層）の特にドレイン側の下方に、予めポリシリコン層のような導電層からなるシート層を形成しておき、ＴＦＴのソース、ドレイン電極のためのコンタクトホールの形成をドライエッチングを行ないそのエッチング量を時間で制御するとともに、絶縁膜に対してその厚みのばらつきを考慮してオーバーエッチングとなるような時間に設定するようにしたものである。
【００１５】
前記した手段によれば、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができる。その結果、画素のピッチが液晶パネルの高精細化に伴って小さくなっても、開口率を充分に確保することができるようになる。
【００１６】
さらに、ＴＦＴの能動層となる半導体層の特にチャネル領域の下方には、例えばタングステンシリサイドのような遮光性を有する膜を形成するようにすると良い。これによって、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができる。また、チャネル領域の下方に遮光膜を設けるようにした場合、前記ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにしても良い。これによって、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施例および参考例を製造プロセスとともに図面を用いて説明する。
【００１８】
図１および図２は、薄膜トランジスタの能動層となる半導体層の少なくとも画素電極との接続領域の下方に導電性のシート層が設けられた参考例の液晶パネル用基板の断面図を、製造工程順に示したものである。なお、図１および図２にはマトリックス状に配置されている画素のうち一画素部分の断面構造を示す。
【００１９】
図１において、１は石英基板やハードガラス基板等の基板である。この実施例では、基板１の表面に減圧ＣＶＤ法等により、厚さ５００〜１５００オングストローム望ましくは８００〜１２００オングストロームのポリシリコン層を形成した後に、エッチングによりパターニングを行なって、後に形成されるＴＦＴのドレイン領域となる部位に島状のシート層２を形成する（図１（ａ））。このシート層２を構成するポリシリコンは例えばリンのような不純物をドープすることにより低抵抗化させておくようにしても良い。
【００２０】
次に、シート層２および基板１上にかけてＴＦＴのチャネル領域を構成する２層目のポリシリコン層を減圧ＣＶＤ法等により１０００〜２０００オングストローム好ましくは約１５００オングストロームのような厚さに堆積した後に、エッチングによりパターニングを行なってＴＦＴのソース、ドレイン領域およびチャネル領域となる島状のポリシリコン層３を形成する。それから、熱酸化を行なって前記ポリシリコン層３の表面に８００〜１５００オングストロームの厚さのゲート絶縁膜４を形成する（図１（ｂ））。熱酸化によってチャネル領域は３００〜１５００オングストローム好ましくは３５０〜５５０オングストロームのような厚さにされる。チャネル領域およびその下のシート層２を含めた最適な厚さは１２００〜２０００オングストローム、好ましくは１５００オングストロームである。
【００２１】
その後、ゲート絶縁膜４および基板１上にかけてＴＦＴのゲート電極および走査線を構成する３層目のポリシリコン層を熱ＣＶＤ法等により、１０００〜５０００オングストロームの厚さに形成した後に、エッチングによりパターニングを行なってチャネル領域のほぼ中央に位置するゲート電極５を形成する。それから、ゲート電極をマスクとして、不純物（例えばリン）のイオン打ち込みにより、ＴＦＴの能動層に自己整合的されたソース領域及びドレイン領域となる領域を形成する。このときゲート電極５の下方のチャネル領域には不純物が導入されず、その部分がチャネル領域３ｃとして残る（図１（ｃ））。
【００２２】
ソース・ドレイン領域の形成に関しては、ゲート電極をマスクとして、不純物（リン）を１×１０13／ｃｍ2〜３×１０13／ｃｍ2のドーズ 量で低濃度で打ち込みをした後に、ゲート電極５の幅よりも広いマスク層をゲート電極５上に形成して、さらに不純物（リン）を１×１０15／ｃｍ2〜３×１０15／ｃｍ2ドーズ量で打ち込みすることにより半導体層のうちマスク層が形成された領域がライトリー・ドープ ト・ドレイン（ＬＤＤ）構造となるようにしても良い。この場合、チャネル領域３ｃに隣接して低濃度に不純物が打ち込まれた低濃度領域３ｄ及び３ｅとその外側に高濃度に不純物が打ち込まれた高濃度領域３ａ及び３ｂによりソース・ドレイン領域が形成されており、高濃度領域３ａ及び３ｂがコンタクト領域となる。また、ライトリー・ドープせずにゲート電極２の幅よりも広いマスクを使用してパターンを形成し、続いてイオンを打ち込んでソース・ドレインを形成した後にゲート電極をオーバーエッチングすることにより、オフセット構造となるようにしてもよい。ＬＤＤ構造あるいはオフセット構造とせずに、単にゲート電極をマスクとして高濃度の不純物イオンを打ち込むゲート−セルフアライン型であってもよいが、ＬＤＤ構造あるいはオフセット構造とすることによりオフ時のリーク電流をさらに低減することができる。
【００２３】
なお、図示しないが、ゲート電極５を形成する際にゲート電極５と連続する走査線も同時に形成される。ゲート電極５の端部とシート層２の端部との距離ｌは、ＴＦＴ特性の劣化を防ぐために、２μｍ以上の距離を保つように設定しておくのが望ましい。また、ゲート電極５および走査線の材料としては、ポリシリコンの他、Ｍｏ，Ｔｉ，Ｗ等の高融点金属あるいはＭｏＳｉ，ＷＳｉ等のメタルシリサイドあるいは、ポリシリコンとメタルシリサイドとの多層構造としてもよい。またゲート電極５は上述のような２層構造に限らず、３層以上であっても良い。例えば、ゲート電極５を密着性の良いポリシリコン層とその上に低抵抗なタングステンシリサイド等のメタルシリサイド層とさらにその上にこのメタルシリサイド層の剥がれを防止するためにポリシリコン層を上記ポリシリコン層とメタルシリサイド層を覆うように形成しても良い。
【００２４】
次に、ゲート電極５、ゲート絶縁膜４および基板１上にかけて、リンを含まないシリケートガラス膜（ＮＳＧ膜）のような第１層間絶縁膜６を高圧ＣＶＤ法等により、９０００〜１１０００オングストロームの厚さに形成した後、ドライエッチングによりソース領域３ａの上方のゲート絶縁膜４および第１層間絶縁膜６にコンタクトホール７ａを形成する（図１（ｄ））。このとき、特に限定されないが、先ず異方性ドライエッチングでソース領域表面直前までコンタクトホールを形成した後、短時間のウェットエッチングを行なってソース領域表面の酸化膜を除去するようにすると良い。高圧ＣＶＤ法により形成される第１層間絶縁膜は後述の減圧ＣＶＤ法による第２層間絶縁膜に比べて緻密であるため、ウェットエッチングによってコンタクトホールが横方向へ拡大されることがなく、しかもドライエッチングのように接触部表面が荒らされることもない。なお、異方性ドライエッチングとしては、例えばＣＨＦ3（フレオン）やＳＦ6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。混合比を変えてエッチングレートを変えるようにしてもよい。
【００２５】
その後、スパッタ法によりアルミニウム等の低抵抗導電層を全面に形成してからパターニングを行なって前記コンタクトホール７ａにてソース領域３ａに接触されるソース電極８を形成する。このとき、図示しないが、第１層間絶縁膜６上には画素電極に印加される電圧を供給するデータ線１２が同時形成される。そして、その上に減圧ＣＶＤ法によりボロンおよびリンを含むシリケートガラス膜（ＢＰＳＧ膜）のような第２層間絶縁膜９を、８０００〜１２０００オングストロームの厚さに形成する（図２（ｅ））。
【００２６】
次に、異方性ドライエッチングによりドレイン領域３ｄの上方の第１層間絶縁膜６および第２層間絶縁膜９に、画素電極接触用のコンタクトホール７ｂを形成する（図２（ｆ））。ドライエッチングは、そのエッチング量を時間等で制御するとともに、絶縁膜６および９に対してその厚みのばらつきを考慮してオーバーエッチングとなるような条件に設定する。これによって、ドレイン領域３ｄまで確実に達するコンタクトホール７ｂが形成されるとともに、たとえオーバーエッチングが生じてコンタクトホール７ｂがポリシリコンからなるドレイン領域３ｄをつき抜けたとしてもその下にシート層２が設けられているため、このシート層２をつき抜けるほどまで深くはコンタクトホール７ｂが形成されないように制御することが可能である。なお、異方性ドライエッチングとしては、例えばＣＨＦ3やＳＦ6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。例えばＣＨＦ3とＳＦ6とＨｅの混合ガスを用いたドライエッチングの場合の条件は、１６００〜１７００mTorrの圧力で、１００〜５００Ｗのパワーである。また、ドライエッチングの時のレートは、本実施例で形成したＢＰＳＧ膜の場合５５００オングストローム／ｍｉｎ±１５００オングストローム／ｍｉｎ、ＮＳＧ膜の場合２８００オングストローム／ｍｉｎ±１５００オングストローム／ｍｉｎ、ポリシリコン層の場合４００オングストローム／ｍｉｎである。
【００２７】
なお、ドレイン領域コンタクト部３ｂの上方の第１層間絶縁膜６および第２層間絶縁膜９のコンタクトホール７ｂは必要に応じて、ドライエッチング後に短時間（例えば１０秒以上１分以内）のウェットエッチングを行なうことによって、図に示すように、コンタクトホール７ｂにテーパを形成するようにしてもよい。このテーパによってコンタクトホール７ｂに対する画素電極を構成するＩＴＯ膜のカバレージを向上させることができる。
【００２８】
コンタクトホール７ｂを形成した後は、第２層間絶縁膜９の表面にスパッタ法等によりＩＴＯ膜を、１０００〜２０００オングストロームのような厚さに形成してから、パターニングを行なって透明な画素電極１０が形成される（図２（ｇ））。なお、実際の製品では、画素電極１０および第２層間絶縁膜９上にかけて、ポリイミド等からなる配向膜を約２００〜１０００オングストロームのような厚さに形成して、ラビング（配向処理）を行なうことで液晶パネル用基板として完成される。
【００２９】
さらに、参考例の液晶パネル用基板は、その表面側に、対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極および画素電極に対応するカラーフィルタ層とその周囲を囲むブラックマトリックスが形成された入射側のガラス基板が適当な間隔をおいて配置され、周囲をシール材で封止された間隙内にＴＮ（Twisted Nematic）型液晶またはＳＨ（Super Homeotropic）型液晶などが充填されて液晶パネルとして構成される。
【００３０】
図３には、本参考例が適用された液晶パネル用基板の一画素部分の平面レイアウト構成例が示されている。同図において、１１はマトリックス状に配置された画素の一方の境界に沿って延設するように形成された走査線で、この走査線１１とチャネル領域との交差部分（ハッチングＨで示す部分）がゲート電極でその下方にチャネル領域が形成されている。１２は、前記走査線１１と直交する方向に画素の他方の境界に沿って形成されたデータ線である。この参考例では、データ線１２から突出するようにソース電極８が形成されている。しかも、ソース側コンタクトホール７ａとドレイン側コンタクトホール７ｂとは、走査線１１を挟んで隣接する画素に位置するように設けられている。なお、図３において、１３は対向基板に設けられるブラックマトリックスで、このブラックマトリックス１３の内側が光を透過する領域である。
【００３１】
さらに、この参考例では、特に限定されないが、ＴＦＴのドレインに接続される容量を増加させるため、チャネル領域を構成する前記２層目のポリシリコン層を、符号３ａのように信号線１２に沿って上方へ延設させるとともに、前段の走査線１１の一部を同じくデータ線１２に沿って符号１１ａで示すように下方へ延設させている。これによって、２層目のポリシリコン層からなる延設部３ａと走査線１１の延設部１１ａとの間の容量（ゲート絶縁膜を誘電体とする）が、保持容量として各画素電極に電圧を印加するＴＦＴのドレインに接続されることとなる。
【００３２】
本参考例によれば、ドレイン領域側のコンタクトホール７ｂがドライエッチングにより形成されるため、コンタクトホールの横方向への広がりを極力抑えることができる。その結果、対向基板に設けられる遮光層としてのブラックマトリックスを小さくすることができ、開口率を高めることができるとともに、画素電極と信号線（１２）との短絡欠陥も回避することができるようになる。
【００３３】
次に、本参考例の効果をより理解し易くするため、ドレイン領域へのコンタクトホール７ｂの形成を前記参考例のように異方性ドライエッチングあるいはドライエッチング主体で行なった場合と、ウェットエッチングと組み合わせて行なった場合の相違について、図４を用いて説明する。
【００３４】
図３に示されているコンタクトホール７ａ，７ｂは、設計時におけるマスクパターンを示したものである。このようなマスクパターンを用いて層間絶縁膜に、ドライエッチングあるいはドライエッチング主体でコンタクトホールを形成した場合、図４（ａ）に符号７ａ’、７ｂ’で示されるようにほぼ円形に近い形状のコンタクトホールが形成される。一方、同様なマスクパターンを用いて層間絶縁膜に、ドライエッチングと１分以上のウェットエッチングとを組み合わせてコンタクトホールを形成した場合、図４（ｂ）に符号７ａ”，７ｂ”で示されるような形状のコンタクトホールが形成される。図４（ａ）と（ｂ）とを比較すると明らかなように、１分以上のウェットエッチングを併用すると、特にドレイン領域側のコンタクトホール７ｂの最外径Ｌが設計値に比べてかなり大きなものとなる。
【００３５】
その結果、対向基板に設けられる遮光層としてのブラックマトリックスを前記コンタクトホール７ｂを完全に覆うように大きめに形成しなければならず、それによって、液晶パネルの開口率が低下してしまうとともに、コンタクトホールが必要以上大きく形成されるとコンタクトホールの内側に形成される画素電極１０（図１ｇ参照）が信号線１２と接触してしまう短絡欠陥が発生するおそれがある（特に、信号線１２の形成用マスクの位置合わせずれとコンタクトホール形成用マスクの位置合わせずれとが互いに近づく方向に生じた場合に最も短絡が発生し易くなる）が、前記実施例によればマスクパターンに近い径の小さなコンタクトホールを形成することができるため、そのような短絡欠陥の発生を未然に防止することができる。本発明者らの実験によると、コンタクトホール７ｂの設計値（一辺の長さ）が３μｍの場合、ドライエッチングにより開孔すると３〜４μｍの径のコンタクトホールが得られるのに対し、従来のドライエッチングと１分以上のウェットエッチングとを併用した方法で開孔すると、径が１２μｍに広がってしまうことが分かった。
【００３６】
図５に本発明の第２の参考例を示す。この参考例は、第１の参考例とほぼ同一であり、異なる点は、ＴＦＴのチャネル領域（Ｈ）が信号線１２の下方に位置するように能動層となるポリシリコン層３を形成している点と、このＴＦＴ部を回避して保持容量を構成するポリシリコン層３の延設部３ａと走査線１１の延設部１１ａとを形成している点のみである。この参考例においても、コンタクトホール７ｂの下方にシート層２が設けられているため、コンタクトホール７ｂを異方性ドライエッチングにより形成することができ、それによってコンタクトホールの横方向の広がりを抑え、開口率を高めることができる。しかも、この実施例においては、ＴＦＴのチャネル部（Ｈ）が信号線１２の下方に位置するよう配設されているため、データ線１２が遮光層となって入射側からの光がチャネル部を通過してリーク電流が流れるのを防止することができる。従って、対向基板に設けられるブラックマトリックスを小さくしたり省略したりすることが可能となり、開口率をさらに高めることができる。
【００３７】
図６に本発明の第３の参考例を、図７（ａ）にはこの第３参考例において異方性ドライエッチングによりコンタクトホール７ｂを形成した場合を、また（ｂ）にはドライエッチングと１分間以上のウェットエッチングとを併用してコンタクトホールを形成した場合の結果をそれぞれ示す。この第３参考例（図６）は、第１の参考例（図３参照）とほぼ同一の構成を有し同一のプロセスで形成可能である。異なる点は、画素のＸ方向（走査線１１に沿った方向）のピッチを小さくしている点のみである。なお、図６において、１３は対向基板のブラックマトリックスとの境界である。
【００３８】
従来のドライエッチングと１分以上のウェットエッチングとを併用してコンタクトホールを形成する方法を適用すると、ドレイン側コンタクトホール７ｂの径が大きくなって開口率が著しく低下したり、信号線との短絡欠陥が発生してしまい、画素ピッチが小さくなるほど実用レベル（４０％以上）の開口率を有する液晶パネルを得ることが困難であったが、本発明を適用することにより、図６に示すようなＹ方向（データ線１２に沿った方向）に比べてＸ方向の画素ピッチが短い液晶パネル用基板であっても短絡欠陥が発生しないことが、図７より容易に理解される。
【００３９】
図８に本発明の実施例を示す。この実施例では、ＴＦＴの能動層となるポリシリコン層３のチャネル領域３ｃおよびソース領域３ａの下方にタングステンシリサイド等のメタルシリサイドからなる遮光膜１４が設けられているとともに、ドレイン領域３ｄの下方のシート層２が遮光層１４と同一の工程で形成されるメタルシリサイド層により構成されている。また、遮光膜１４は導電層からなるため、その表面には酸化シリコンのような絶縁膜１５が形成されている。この実施例においては、前記のようにポリシリコン層３の下方に遮光膜１４が配置された構造となっているので、基板裏面に接合される偏光板１６（図示せず）との接合面からの反射光がＴＦＴの能動層としてのポリシリコン層３を通過するのを防止してリーク電流を抑制することができる。しかも、遮光膜１４とシート層２とが同一の層で構成されているため、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。また、シート層２の材料としてポリシリコンとの選択比の大きな材料を選択することにより、シート層２をコンタクトホール７ｂ形成の際のエッチストッパとして作用させて、コンタクトホールのドレイン領域つき抜け防止を図ることができる。
【００４０】
なお、遮光膜１４の表面には反射防止処理を施しておくとさらに望ましい。遮光膜１４はガラス基板１０上にスパッタ法等により約５００〜３０００オングストローム好ましくは約１０００〜２０００オングストロームの厚さに形成した後、ドライエッチングあるいはウェットエッチングでパターニングすることにより所望の形状に形成される。なお、遮光膜１４の材料としては、１０００°Ｃ以上の温度に耐えられる高融点金属あるいはメタルシリサイドが選択される。具体的にはタングステンシリサイド（ＷＳｉ）の他、Ｍｏ，ＭｏＳｉ，Ｃｒ，ＣｒＳｉ等光が透過しにくい導電性材料であればよい。
【００４１】
本実施例は、このような構成により、液晶パネルの裏面で反射した光がチャネル領域を通過してリーク電流が流れるのを抑制することができるという効果がある。
【００４２】
また、チャネル領域の下方に遮光膜を設けることができるので、ドレイン領域下方のシート層は遮光膜と同一材料で形成するようにすることができる。従って、プロセスの工程数を増加させることなくリーク電流を抑制することができるとともに、能動層を構成する半導体層との選択比の大きな材料を選択することによりシート層をコンタクトホール形成の際のエッチストッパとして使用して、より一層ドレイン領域のつき抜けを防止することができるという効果がある。
【００４３】
次に、画素ピッチおよびドレイン側コンタクトホール７ｂの径と液晶パネルの開口率との関係について説明する。
【００４４】
図１０は、コンタクトホール７ｂの径Ｌが液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表であり、図１１はその結果をグラフに表したものである。
【００４５】
図１０および図１１から、画素ピッチが小さくなるほどコンタクトホール７ｂの径Ｌが液晶パネルの開口率に与える影響が大きくなることが理解される。すなわち、例えば画素ピッチが１００μｍであれば、コンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がったとしても、液晶パネルの開口率は９０．２％から８８．８％に下がるだけであり、開口率に与える影響は極めて小さい。ところが、画素ピッチが５０μｍになると、コンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がった場合、液晶パネルの開口率は８０．７％から７５．２％と約５％近く下がってしまい、さらに画素ピッチが４０μｍになるとコンタクトホール７ｂの径Ｌが３μｍから１２μｍに広がった場合、液晶パネルの開口率は７６．０％から６７．６％と約１０％近く下がってしまい、開口率に与える影響は極めて大きいことが分かる。
【００４６】
このようなことから、本発明は画素ピッチが５０μｍ以下の液晶パネル用基板に適用するとその効果が大きいといえる。例えば、対角１．３インチ型の液晶表示装置用ＶＧＡ（ビデオ・グラフィック・アレイ）では、画素ピッチが４０〜４５μｍ程度となるので、従来のドライエッチングと１分以上のウェットエッチングとを併用した方法でドレイン側コンタクトホールを開孔すると径が１２μｍに広がってしまうため開口率は７０％以下であるが、本発明を適用して異方性ドライエッチングあるいはドライエッチングに１分以内のウェットエッチングで開孔すると径がほどんど広がらないため開口率は７５％以上となり、開口率が１０％程度向上することが分かる。
【００４７】
図１２は、本発明が適用される液晶パネルのＴＦＴ側の基板のシステム構成例を示す。図において、９０は互いに交差するように配設された走査線１１とデータ線１２との交点に対応してそれぞれ配置された画素で、各画素９０はＩＴＯ等からなる画素電極１０とこの画素電極１０にデータ線１２上の画像信号に応じた電圧を印加するＴＦＴ９１とからなる。同一行のＴＦＴ９１はそのゲート電極が同一の走査線１１に接続され、ドレインが対応する画素電極１０に接続されている。また、同一列のＴＦＴ９１はそのソースが同一のデータ線１２に接続されている。この実施例においては、周辺回路（Ｘ、Ｙシフトレジスタやサンプリング手段）５０，６０を構成するトランジスタが画素を駆動するＴＦＴと同様にポリシリコン層を能動層とするいわゆるポリシリコンＴＦＴで構成されており、周辺回路５０，６０を構成するトランジスタは画素駆動用ＴＦＴとともに同一プロセスにより、同時に形成される。
【００４８】
この実施例では、表示領域（画素マトリックス）の一側（図では上側）に前記信号線１２を順次選択するシフトレジスタ（以下、Ｘシフトレジスタと称する）５１が配置され、画素マトリックスの他の一側には前記走査線１１を順次選択駆動するシフトレジスタ（以下、Ｙシフトレジスタと称する）６１が設けられている。また、Ｙシフトレジスタ６１の次段には必要に応じてバッファ６３が設けられる。
【００４９】
前記各データ線１２の他端にはＴＦＴで構成されたサンプリング用スイッチ５２が設けられており、これらのサンプリング用スイッチ５２は外部端子７４，７５，７６に入力されるビデオ信号やデータ信号を伝送するビデオ信号線５４，５５，５６との間に接続され、前記Ｘシフトレジスタ５１から出力されるサンプリング信号によって順次オン／オフされるように構成されている。Ｘシフトレジスタ５１は、端子７２，７３を介して外部より入力されるクロック信号ＣＬＸ，／ＣＬＫに基づいて１水平走査期間中にすべてのデータ線１２を順番に１回ずつ選択するようなサンプリング信号Ｘ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成してサンプリング用スイッチ５２の制御端子に供給する。一方、前記Ｙシフトレジスタ６１は、端子７７，７８を介して外部から入力されるクロック信号ＣＬＹ，／ＣＬＹに同期して動作され、各走査線１１を順次駆動する。
【００５０】
図９には本実施例の前記液晶パネル用基板を適用した液晶パネル３０の断面構成を示す。同図に示すように、液晶パネル用基板１の表面側には対向電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極３３およびカラーフィルタ層（ブラックマトリックスを含む）１３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内にＴＮ（Twisted Nematic）型液晶またはＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。また、周辺回路５０，６０の上方は、例えば対向基板３５に設けられるブラックマトクックス等により遮光されるように構成される。なお、外部から信号を入力するための外部端子としてのパッド７０は前記シール材３６の外側に来るようにシール材を設ける位置が決定されている。
【００５１】
図１３は本実施例の液晶パネルをライトバルブとして応用した投写型表示装置の一例としてビデオプロジェクタの構成例が示されている。
【００５２】
図１３において、３７０はハロゲンランプ等の光源、３７１は放物ミラー、３７２は熱線カットフィルター、３７３，３７５，３７６はそれぞれ青色反射、緑色反射、赤色反射のダイクロイックミラー、３７４，３７７は反射ミラー、３７８，３７９，３８０は前記実施例の液晶パネルからなるライトバルブ、３８３はダイクロイックプリズムである。
【００５３】
この実施例のビデオプロジェクタにおいては、光源３７０から発した白色光は放物ミラー３７１により集光され、熱線カットフィルター３７２を通過して赤外域の熱線が遮断されて、可視光のみがダイクロイックミラー系に入射される。そして先ず、青色反射ダイクロイックミラー３７３により、青色光（概ね５０ｎｍ以下の波長）が反射され、その他の光（黄色光）は透過する。反射した青色光は反射ミラー３７４により方向を変え青色変調ライトバルブ３７８に入射する。
【００５４】
一方、前記青色反射ダイクロイックミラー３７３を透過した光は緑色反射ダイクロイックミラー３７５に入射し、緑色光（概ね５００〜６００ｎｍの波長）が反射され、その他の光である赤色光（概ね６００ｎｍ以上の波長）は透過する。ダイクロイックミラー３７５で反射した緑色光は、緑色変調ライトバルブ３７９に入射する。また、ダイクロイックミラー３７５を透過した赤色光は、反射ミラー３７６，３７７により方向を変え赤色変調ライトバルブ３８０に入射する。
【００５５】
ライトバルブ３７８，３７９，３８０は、図示しないビデオ信号処理回路から供給される青、緑、赤の原色信号でそれぞれ駆動され、各ライトバルブに入射した光はそれぞれのライトバルブで変調された後、ダイクロイックプリズム３８３で合成される。ダイクロイックプリズム３８３は、赤色反射面３８１と青色反射面３８２とが互いに直交するように形成されている。そして、ダイクロイックプリズム３８３で合成されたカラー画像は、投射レンズ３８４によってスクリーン上に拡大投射され、表示される。
【００５６】
本実施例の液晶パネル用基板は開口率が高く、これを使用した液晶パネルをライトバルブとした前記ビデオプロジェクターにあっては、明るくしかもコントラストの高い表示画像を得ることができる。
【００５７】
【発明の効果】
以上説明したように、この発明は、基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々ＴＦＴが形成され、これらのＴＦＴを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、前記薄膜トランジスタの能動層となる半導体層（ポリシリコン層）の特に画素電極に接続される領域の下方に、例えばポリシリコン層のような導電層からなるシート層を形成するようにしたので、ドライエッチングにより確実に絶縁膜を貫通するコンタクトホールを形成できるとともに、シート層によってコンタクトホールがドレイン領域をつき抜けてしまうのを防止することができ、しかも長時間（１分以上）のウェットエッチングが不要となるためコンタクトホールの横方向の広がりを抑制して開孔面積の小さなコンタクトホールを形成することができるという効果がある。また、前記薄膜トランジスタの能動層となる半導体層の少なくともチャネル領域の下方には、前記シート層と分離された遮光膜が形成されてなるため、基板裏面に接合される例えば偏光板との接合面からの反射光がＴＦＴの能動層としてのポリシリコン層３を通過するのを防止でき、これによりＴＦＴのリーク電流を抑制することができる。しかも、遮光膜１４とシート層２とが同一の層で構成することにより、プロセスの工程数を増加させることなく、リーク電流の抑制効果が得られる。
【００５８】
また、開孔面積の小さなコンタクトホールを形成することができるため、画素のピッチが液晶パネルの高精細化に伴って小さくされても開口率を充分に確保することができ、画素ピッチの小さなタイプの液晶パネルにおいても高い開口率を得ることができる。
【００５９】
さらに、本発明によれば、前記のような利点を有する液晶パネル用基板が得られるので、明るくかつコントラストの高い液晶パネルおよび投写型表示装置を実現することができるという効果がある。
【図面の簡単な説明】
【図１】参考例に係る液晶パネル用基板の製造方法の一例（前半）を工程順に示す断面図。
【図２】参考例に係る液晶パネル用基板の製造方法の一例（後半）を工程順に示す断面図。
【図３】参考例に係る液晶パネル用基板の平面レイアウト図。
【図４】参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図５】第２の参考例に係る液晶パネル用基板の平面レイアウト図。
【図６】第３の参考例に係る液晶パネル用基板の平面レイアウト図。
【図７】第３の参考例を適用した液晶パネル用基板と従来方法を適用した液晶パネル用基板におけるコンタクトホールの大きさの相違を示す要部拡大平面図。
【図８】本発明を適用した液晶パネル用基板の実施例の断面図。
【図９】本発明に係る液晶パネル用基板を用いた液晶パネルの構成例を示す断面図。
【図１０】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示す図表。
【図１１】ドレイン側コンタクトホールの径が液晶パネルの開口率に与える影響を画素ピッチとの関係で調べた結果を示すグラフ。
【図１２】本発明を適用して好適な液晶パネル用基板のシステム構成例を示すブロック図。
【図１３】実施例の液晶パネル用基板を用いたＬＣＤをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図。
【図１４】従来の液晶パネル用基板の一例を示す平面レイアウト図。
【図１５】従来の液晶パネル用基板の一例の断面図。
【符号の説明】
１ 基板
２ シート層
３ ポリシリコン層（能動層）
４ ゲート絶縁膜
５ ゲート電極
６ 第１層間絶縁膜
７ａ ソース側コンタクトホール
７ｂ ドレイン側コンタクトホール（画素電極のコンタクトホール）
８ ソース電極
９ 第２層間絶縁膜
１０ 画素電極
１１ 走査線
１２ データ線
１３ ブラックマトリックス
１４ 遮光膜
１５ 絶縁膜
１６ 偏光板
３０ 液晶パネル
３３ 対向電極
３５ 対向基板
３６ シール材
３７ 液晶
５０，６０ 周辺回路
５１ Ｘシフトレジスタ
５２ サンプリング用スイッチ
５４〜５６ ビデオ信号線
６１ Ｙシフトレジスタ
７０ パッド
７２〜７８ 外部端子
９０ 画素
９１ 画素駆動用ＴＦＴ
３７０ ランプ
３７３，３７５，３７６ ダイクロイックミラー
３７４，３７７ 反射ミラー
３７８，３７９，３８０ ライトバルブ
３８３ ダイクロイックプリズム
３８４ 投写レンズ
Claims (9)
- 基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板において、
前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方には、絶縁膜を介して遮光膜が設けられるとともに、
前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方には、前記遮光膜と分離されるとともに、前記半導体層に接し前記遮光膜と同一工程でなる導電性のシート層が設けられてなることを特徴とする液晶パネル用基板。 - 前記薄膜トランジスタの能動層となる半導体層の少なくともチャネル領域となる部分は、前記トランジスタのソース領域に画像信号を伝送する信号線の下方に配置されてなることを特徴とする請求項１に記載の液晶パネル用基板。
- 前記基板上に設けられる画素の少なくとも一方向のピッチは５０μｍ以下であり、前記ドレイン領域に対応してその上方の絶縁膜に形成されたコンタクトホールの最外径は４μｍ以下であることを特徴とする請求項１または２のいずれかに記載の液晶パネル用基板。
- 基板上に画素電極がマトリックス状に配列形成されるとともに、各画素電極に対応して各々薄膜トランジスタが形成され、前記薄膜トランジスタを介して前記画素電極に電圧が印加されるように構成された液晶パネル用基板の製造方法において、
前記薄膜トランジスタの能動層となる半導体層のソース領域及びチャネル領域の下方に位置するように導電性の遮光膜と、前記薄膜トランジスタの能動層となる半導体層のドレイン領域の少なくとも前記画素電極との接続領域の下方に位置するように、前記遮光膜と分離し、前記遮光膜と同一材料で導電性のシート層を予め形成する工程と、
前記遮光膜上に絶縁膜を形成する工程と、
前記遮光膜と前記シート層上に前記半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成した後、前記半導体層のチャネル領域に対応する領域にゲート電極を形成する工程と、
前記薄膜トランジスタ上に絶縁膜を形成する工程と、
前記半導体層と前記画素電極との接続を行うために、前記半導体層上の絶縁膜にコンタクトホールを形成する工程とを有し、
前記コンタクトホールの形成工程をドライエッチングで行ないそのエッチング量を時間で制御するとともに、半導体層上の絶縁膜に対してその厚みのばらつきを考慮してオーバーエッチングとなるような条件に設定するようにしたことを特徴とする液晶パネル用基板の製造方法。 - 前記シート層の厚みは５００〜１５００オングストロームであることを特徴とする請求項４に記載の液晶パネル用基板の製造方法。
- 前記ドライエッチングは反応性イオンエッチングあるいはケミカルドライエッチングもしくは高密度プラズマエッチングであることを特徴とする請求項４または５に記載の液晶パネル用基板の製造方法。
- 前記エッチング工程は、ＣＨＦ3とＳＦ6とＨｅの混合ガスを用いて、１６００〜１７００mTorrの圧力で、１００〜５００Ｗのパワーでドライエッチングを行うことを特徴とする請求項４に記載の液晶パネル用基板の製造方法。
- 請求項１〜３のいずれかに記載の液晶パネル用基板と、対向電極を有する透明基板とが適当な間隔をおいて配置されるとともに、前記液晶パネル用基板と前記透明基板との間隙内に液晶が封入されていることを特徴とする液晶パネル。
- 光源と、前記光源からの光を変調して透過もしくは反射する請求項８に記載の構成の液晶パネルと、これらの液晶パネルにより変調された光を集光し拡大投射する投写光学手段とを備えていることを特徴とする投写型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32625596A JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32625596A JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10170952A JPH10170952A (ja) | 1998-06-26 |
| JP3792324B2 true JP3792324B2 (ja) | 2006-07-05 |
Family
ID=18185736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32625596A Expired - Fee Related JP3792324B2 (ja) | 1996-12-06 | 1996-12-06 | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792324B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000105391A (ja) * | 1998-07-30 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置、及び、これを用いた受像装置と情報処理装置 |
| US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| JP2002289864A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| JP5526187B2 (ja) * | 2012-05-07 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1996
- 1996-12-06 JP JP32625596A patent/JP3792324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10170952A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525960B2 (en) | Electro-optical device | |
| US6556265B1 (en) | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes | |
| US6569717B1 (en) | Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device | |
| KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
| JPH10301100A (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
| JP2002353245A (ja) | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 | |
| TW200411607A (en) | Active matrix substrate, photoelectric apparatus, and electronic machine | |
| JP2000323715A (ja) | 表示用薄膜半導体素子及び表示装置 | |
| JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
| JP2001281684A (ja) | 液晶表示装置及び液晶プロジェクタ装置 | |
| JPH1048667A (ja) | 液晶パネル用基板およびその製造方法並びに投射型表示装置 | |
| JP2006010859A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
| JP2000267596A (ja) | 電気光学装置及びその製造方法 | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP3792324B2 (ja) | 液晶パネル用基板およびその製造方法並びに液晶パネルおよび投写型表示装置 | |
| US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
| JP2002174825A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10148847A (ja) | 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置 | |
| JP3719430B2 (ja) | 液晶装置用基板、液晶装置および投写型表示装置 | |
| JP2004006651A (ja) | 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JPH10189979A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP3663825B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
| JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |