JPH10189979A

JPH10189979A - 薄膜トランジスタの製造方法および薄膜トランジスタ

Info

Publication number: JPH10189979A
Application number: JP34221196A
Authority: JP
Inventors: Hidekazu Kato; 秀和加藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-12-20
Filing date: 1996-12-20
Publication date: 1998-07-21

Abstract

(57)【要約】（修正有）【課題】ポリシリコンＴＦＴを用いたアクティブマト
リックス型液晶表示装置の製造方法において、簡易なプ
ロセスで素子特性を向上させたＬＤＤ構造の薄膜トラン
ジスタの形成方法を提供する。【解決手段】基板１上にＴＦＴの動作層となるポリシリ
コン層２を形成し、ゲート絶縁膜及びゲート電極４を形
成した後、イオン打ち込みの際のバリア層５となる保護
膜をイオン打ち込み条件との関係で与め設定された所定
の厚みに形成し、これをその外形がＬＤＤ構造のソース
・ドレイン領域となる低濃度領域６ａと高濃度領域６ｂ
との境界に合致するようにパターニングしてから、これ
をマスクとして上記ポリシリコン層２に対してイオン打
ち込みを行なうようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＤＤ（Lightly
Doped Drain）構造の薄膜トランジスタの製造技術に関
し、例えば画素電極に選択的に電圧を印加するスイッチ
素子としてポリシリコンＴＦＴ（薄膜トランジスタ）を
使用したアクティブマトリックス型液晶表示装置の製造
プロセスに利用して好適な技術に関する。

【０００２】

【従来の技術】従来、アクティブマトリクス型液晶表示
装置としては、ガラス基板上にマトリックス状に画素電
極を形成すると共に、各画素電極に対応してポリシリコ
ンを用いたＴＦＴを形成して、各画素電極にＴＦＴによ
り電圧を印加して液晶を駆動するようにした構成のＬＣ
Ｄ（液晶表示装置）が実用化されている。

【０００３】一方、ＭＯＳＦＥＴを能動素子とした半導
体集積回路においては、バイアス電圧を印加したとき
に、ゲート電極に対して自己整合して形成されたソース
・ドレイン領域のチャネル側の境界に電界集中が起きて
素子の耐圧が低下するという欠点を防止するため、ゲー
ト電極の近傍に低濃度のソース・ドレイン領域をまたそ
の外側に高濃度のソース・ドレイン領域を形成してなる
ＬＤＤ構造のＭＯＳＦＥＴを使用したものが実用化され
ている。

【０００４】

【発明が解決しようとする課題】上記ポリシリコンＴＦ
Ｔを用いたアクティブマトリックス型ＬＣＤにおいて
は、素子特性を向上させるためＬＤＤ構造のＴＦＴを用
いようとすると、低濃度のソース・ドレイン領域と高濃
度のソース・ドレイン領域を別々に形成しなければなら
ないので、プロセスが複雑になるという問題点があっ
た。

【０００５】この発明の目的は、アクティブマトリック
ス型ＬＣＤにおいて、極めて簡単なプロセスによってＬ
ＤＤ構造のＴＦＴを形成することができる技術を提供す
ることにある。

【０００６】この発明の他の目的は、アクティブマトリ
ックス型ＬＣＤにおけるゲート線の抵抗を下げることが
できる技術を提供することにある。

【０００７】この発明のさらに他の目的は、アクティブ
マトリックス型ＬＣＤにおいてゲート線の抵抗を下げる
ためゲート線を多層構造としたときに層間の剥がれを有
効に防止することができる技術を提供することにある。

【０００８】

【課題を解決するための手段】この発明は、上記目的を
達成するため、ガラス基板のような基板上にＴＦＴの動
作層となる半導体層（ポリシリコン層）を形成し、その
表面にゲート絶縁膜を形成しさらにこのゲート絶縁膜の
上にゲート電極（ゲート線を含む）を形成した後、イオ
ン打ち込みの際の弱いバリア層となる酸化シリコンのよ
うな保護膜をイオン打ち込み条件との関係で与め設定さ
れた所定の厚みに形成し、これをその外形がＬＤＤ構造
のソース・ドレイン領域となる低濃度領域と高濃度領域
との境界に合致するようにパターニングしてから、これ
をマスクとして上記半導体層に対して所定のエネルギー
でイオン打ち込みを行なうようにしたものである。

【０００９】上記手段によれば、１回のイオン打ち込み
によって、ゲート電極の近傍に低濃度のソース・ドレイ
ン領域を、またその外側に高濃度のソース・ドレイン領
域を有するＬＤＤ構造のＴＦＴを形成することができ
る。

【００１０】また、上記ゲート電極およびゲート線は、
例えばポリシリコン層の上に金属のシリサイド層を形成
した多層構造とするのが望ましい。これによって、ゲー
ト線の低抵抗化を図ることができる。しかもこのとき、
上記バリア層がゲート電極およびゲート線の上を被覆し
ているため、ゲート電極およびゲート線を構成するポリ
シリコン層とメタルシリサイド層との剥がれを防止する
ことができる。

【００１１】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１２】図１〜図３は本発明が適用されたプロセス
の要部を工程順に示す。このうち図２および図３は、そ
れぞれ本発明を適用してポリシリコンＴＦＴを形成する
プロセスにおけるイオン打ち込み前と、イオン打ち込み
後の状態を示す。

【００１３】図１において、１はガラス基板である。こ
の実施例では、先ずガラス基板１上にＴＦＴの動作層と
なるのポリシリコン層２をＣＶＤ法等により例えば１０
００オングストロームのような厚さに形成する。次に、
これを熱酸化することによって、ポリシリコン層２の表
面に７００〜１５００オングストローム好ましくは１２
５０オングストローム程度の厚さのゲート酸化膜３を形
成する。これによって、ポリシリコン層２は最終的に３
５０〜４５０オングストロームのような厚みとされる。

【００１４】次に、上記ゲート絶縁膜３の上に例えばリ
ンをドープした第２層目のポリシリコン層４ａを、また
その上に例えばタングステンシリサイド（ＷＳｉ）のよ
うな金属のシリサイド層４ｂを形成し、これらをパター
ニングすることで図１に示すように、上記ポリシリコン
層２のほぼ中央に位置するゲート電極４を形成する。上
記ゲート電極４を構成する２層目のポリシリコン層４ａ
は、例えばＣＶＤ法等により１０００オングストローム
のような厚さに形成される。またその上のシリサイド層
（ＷＳｉ）４ｂは例えばスパッタ法により１０００オン
グストロームのような厚さに形成される。

【００１５】次に、上記ゲート電極４およびゲート絶縁
膜３を覆うように、酸化シリコン膜をＣＶＤ法等により
形成した後、上記ゲート電極４の周囲のみを覆うように
パターニングを行なってイオン打ち込みの際の弱いバリ
ア層５を形成する。このとき、酸化シリコンからなるバ
リア層５の端部の段差部５ａの幅ｄは、後に形成される
低濃度のソース・ドレイン領域の幅に応じて０．５〜
２．５μｍ、より好ましくは１．５μｍ程度にされる。
バリア層５を構成する酸化シリコン膜の厚みは、その材
料や使用するイオン種、イオン打ち込みエネルギー、ゲ
ート絶縁膜３の材質や厚み、低濃度のソース・ドレイン
領域および高濃度のソース・ドレイン領域の設計濃度等
との関係で決定されるが、一応の目安としては５００〜
１５００オングストロームの範囲が妥当である。

【００１６】一例として、リンイオンを９０ｅＶ程度の
エネルギーで打ち込み、低濃度のソース・ドレイン領域
を１×１０¹³／ｃｍ³、高濃度のソース・ドレイン領域
を１×１０¹⁵／ｃｍ³のような濃度にする場合には、上
記バリア層５は約１０００オングストロームのような厚
みとされる。リン以外のイオン種としては例えばヒ素な
どがある。打ち込みエネルギーは９０ｅＶに限定され
ず、バリア層５の厚み、ゲート絶縁膜３の材質や厚み、
低濃度のソース・ドレイン領域および高濃度のソース・
ドレイン領域の設計濃度等との関係で決定される。

【００１７】上記実施例によれば、バリア層５の中央部
の下にはゲート電極４があるため打ち込まれたイオンは
ポリシリコン層２に達しないとともに、バリア層５の端
部においてはその段差部５ａが弱いバリア層となりリン
イオンの一部のみが貫通するため、図２に示されている
ように、段差部５ａの下方のポリシリコン層２に低濃度
のソース・ドレイン領域６ａが形成される。また、バリ
ア層５によって覆われていないポリシリコン層２の外側
の部位にはリンイオンが充分に打ち込まれるため、高濃
度のソース・ドレイン領域６ｂが形成される。このよう
に実施例の方法によれば、１回のイオン打ち込みによっ
て、ゲート電極の近傍に低濃度のソース・ドレイン領域
６ａを、またその外側に高濃度のソース・ドレイン領域
６ｂを有するＬＤＤ構造のＴＦＴを形成することができ
る。

【００１８】なお、上記実施例では、バリア層５を酸化
シリコンで形成した場合ついて説明したが、バリア層５
の材料は酸化シリコンに限定されず、ポリシリコン等で
あってもよい。その場合の膜厚としては、およそ１３０
０オングストロームが妥当であるが、それに限定され
ず、使用するイオン種、イオン打ち込みエネルギー、ゲ
ート絶縁膜３の材質や厚み、低濃度のソース・ドレイン
領域および高濃度のソース・ドレイン領域の設計濃度等
との関係で決定すればよい。

【００１９】また、上記実施例では、ゲート電極４をポ
リシリコン層４ａとＷＳｉ層４ｂの２層構造としたが、
これに限定されず、さらにアルミ等のメタル層を重ねた
３層構造としたり、シリサイド層としてタングステン以
外の例えばタンタル等の金属とシリコンとの合金を用い
るようにしても良い。このようにゲート電極４を、ポリ
シリコン層とメタルシリサイド層との多層構造とするこ
とによって、ゲート線の低抵抗化を図ることができる。
しかもこのとき、上記バリア層５が少なくともゲート電
極４の上を被覆しているため、ゲート電極を構成するポ
リシリコン層４ａとシリサイド層４ｂとの剥がれを防止
することができる。

【００２０】すなわち、ゲート電極形成後にアニール等
の熱処理を行なうとシリサイドは露出面で異常酸化を起
こし易くその際に急激な堆積膨張を伴う。その結果、シ
リサイド層４ｂと下層のポリシリコン層４ａとの間に応
力差が生じ、膜剥がれの原因となるが、上記実施例で
は、シリサイド層４ｂの上にバリア層５が形成されてい
るため、シリサイド層４ｂの表面が雰囲気中の酸素に触
れるのを防止でき、これによってその後の熱処理におけ
るシリサイドの酸化による堆積膨張を抑制してポリシリ
コン層４ａとの剥がれを防止することができる。

【００２１】図４には上記実施例のポリシリコンＴＦＴ
を使用した液晶パネル用基板の１画素部分の完成状態で
の断面構造を示す。

【００２２】図４において、７は酸化シリコン等からな
る第１層間絶縁膜、８はＢＰＳＧ（ボロンおよびリンを
含んだ酸化シリコンガラス）等からなる第２層間絶縁
膜、９はアルミニウム等の導電層からなる信号線、１０
はＩＴＯ膜からなる画素電極である。上記第１層間絶縁
膜７は、例えばＣＶＤ法等により８０００オングストロ
ームのような厚さに形成される。第２層間絶縁膜８は、
第１層間絶縁膜７の上にアルミニウムからなる信号線９
を形成した後に形成される。信号線９は第１層間絶縁膜
７およびゲート絶縁膜３にコンタクトホール１１を開口
してから蒸着等により約３５００オングストロームのよ
うな厚さに形成され、上記ポリシリコン層２に接触され
る。

【００２３】画素電極１０は、上記ポリシリコン層２の
ドレイン領域上方のゲート絶縁膜３、第１層間絶縁膜７
および第２層間絶縁膜８にかけてコンタクトホール１２
をドライエッチングで開口してから、ＩＴＯ膜をスパッ
タリングで１５００オングストロームのような厚さに形
成し選択エッチングによりパターニングを行なうことで
形成される。

【００２４】さらに、上記画素電極１０および第２層間
絶縁膜８上にかけてはポリイミド等からなる配向膜を約
２０００〜３０００オングストロームのような厚さに形
成して、ラビング（配向処理）を行なうことで液晶パネ
ル用基板とされる。

【００２５】図５は、上記実施例のＴＦＴを含む画素の
平面レイアウト構成例を示す。図５において、ハッチン
グＡが付されているゲート線４と信号線９との交差箇所
が、ＴＦＴのチャネル部分である。

【００２６】なお、特に限定されないが、この実施例で
は、トランジスタ（ＴＦＴ）のドレインに接続される容
量を増加させるため、動作層を構成する１層目のポリシ
リコン層２を、２ａのように信号線９および隣接する画
素（図では上側）のゲート線４を構成する２層目のポリ
シリコン層に沿って延設するとともに、当該ゲート線４
を構成する２層目のポリシリコン層の一部を、４ａのよ
うに信号線９に沿って延設するように構成されている。
これによって、信号線９の下方に形成された１層目と２
層目のポリシリコン層間の容量（ゲート絶縁膜３を誘電
体とする）が、保持容量として各画素電極に電圧を印加
するＴＦＴのドレイン（ソースと呼ばれることもある）
に接続されることとなる。

【００２７】上記のごとく構成された液晶パネル用基板
は、その表面側に、ＬＣコモン電位が印加される透明導
電膜（ＩＴＯ）からなる共通電極（必要に応じてカラー
フィルタ層）を有する入射側のガラス基板が適当な間隔
をおいて配置され、周囲をシール材で封止された間隙内
にＴＮ（Twisted Nematic）型液晶またはＳＨ（SuperHo
meotropic）型液晶などが封入されて液晶パネルとして
構成される。本発明は透過型または反射型の液晶パネル
のいずれを構成する液晶パネル用基板に関しても適用す
ることができる。さらに、本発明は、液晶パネル用基板
以外の用途に使用される回路を構成する薄膜トランジス
タ一般に利用することができる。

【００２８】図６は、上記各実施例の液晶パネルのＴＦ
Ｔ側の基板のシステム構成例を示す。図において、９０
は互いに交差するように配設されたゲート線２と信号線
３との交点に対応してそれぞれ配置された画素で、各画
素９０はＩＴＯ等からなる画素電極１４とこの画素電極
１４に信号線３上の画像信号に応じた電圧を印加するＴ
ＦＴ９１とからなる。同一行（Ｙ方向）のＴＦＴ９１は
そのゲートが同一のゲート線２に接続され、ドレインが
対応する画素電極１４に接続されている。また、同一列
（Ｘ方向）のＴＦＴ９１はそのソースが同一の信号線３
に接続されている。この実施例においては、周辺回路
（Ｘ、Ｙシフトレジスタやサンプリング手段）５０，６
０を構成するトランジスタが画素を駆動するＴＦＴと同
様にポリシリコン層を動作層とするいわゆるポリシリコ
ンＴＦＴで構成されており、周辺回路５０，６０を構成
するトランジスタは画素駆動用ＴＦＴとともに同一プロ
セスにより、同時に形成される。

【００２９】この実施例では、画素領域（画素マトリッ
クス）２０の一側（図では上側）に上記信号線３を順次
選択するシフトレジスタ（以下、Ｘシフトレジスタと称
する）５１が配置され、画素マトリックスの他の一側に
は上記ゲート線２を順次選択駆動するシフトレジスタ
（以下、Ｙシフトレジスタと称する）６１が設けられて
いる。また、Ｙシフトレジスタ６１の次段には必要に応
じてバッファ６３が設けられる上記各信号線３の他端に
はサンプリング用スイッチ（ＴＦＴ）５２が設けられて
おり、これらのサンプリング用スイッチ５２は外部端子
７４，７５，７６に入力される画像信号ＶＩＤ１〜ＶＩ
Ｄ３を伝送するビデオライン５４，５５，５６との間に
接続され、上記Ｘシフトレジスタ５１から出力されるサ
ンプリングパルスによって順次オン／オフされるように
構成されている。Ｘシフトレジスタ５１は、端子７２，
７３を介して外部より入力されるクロックＣＬＸ１，Ｃ
ＬＫ２に基づいて１水平走査期間中にすべての信号線３
を順番に１回ずつ選択するようなサンプリングパルスＸ
１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成してサンプリング用
スイッチ５２の制御端子に供給する。一方、上記Ｙシフ
トレジスタ６１は、端子７７，７８を介して外部から入
力されるクロックＣＬＹ１，ＣＬＹ２に同期して動作さ
れ、各ゲート線２を順次駆動する。

【００３０】図７（ａ）および（ｂ）には上記液晶パネ
ル用基板を適用した液晶パネル３０の断面構成および平
面レイアウト構成を示す。図に示すように、上記液晶パ
ネル用基板１０の表面側にはＬＣコモン電位が印加され
る透明導電膜（ＩＴＯ）からなる対向電極３３およびカ
ラーフィルタ層（ブラックマトリックスを含む）１３を
有する入射側のガラス基板３５が適当な間隔をおいて配
置され、周囲をシール材３６で封止された間隙内にＴＮ
（Twisted Nematic）型液晶またはＳＨ（SuperHomeotro
pic）型液晶３７などが充填されて液晶パネル３０とし
て構成されている。また、周辺回路５０，６０の上方
は、例えば対向基板３１に設けられるブラックマトクッ
クス等により遮光されるように構成される。３８は対向
基板３１側に設けられる液晶注入口である。

【００３１】上記実施例の液晶パネル用基板は、その表
面側に、ＬＣコモン電位が印加される透明導電膜（ＩＴ
Ｏ）からなる対向電極および上記画素電極に対応するカ
ラーフィルタ層とその周囲を囲むブラックマトリックス
が形成された入射側のガラス基板が適当な間隔をおいて
配置され、周囲をシール材で封止された間隙内にＴＮ
（Twisted Nematic）型液晶またはＳＨ（Super Homeotr
opic）型液晶などが充填されて液晶パネルとして構成さ
れる。

【００３２】図８は上記実施例の液晶パネルをライトバ
ルブとして応用した投射型表示装置の一例としてビデオ
プロジェクタの構成例が示されている。

【００３３】図８において、３７０はハロゲンランプ等
の光源、３７１は放物ミラー、３７２は熱線カットフィ
ルター、３７３，３７５，３７６はそれぞれ青色反射、
緑色反射、赤色反射のダイクロイックミラー、３７４，
３７７は反射ミラー、３７８，３７９，３８０は上記実
施例の液晶パネルからなるライトバルブ、３８３はダイ
クロイックプリズムである。

【００３４】この実施例のビデオプロジェクタにおいて
は、光源３７０から発した白色光は放物ミラー３７１に
より集光され、熱線カットフィルター３７２を通過して
赤外域の熱線が遮断されて、可視光のみがダイクロイッ
クミラー系に入射される。そして先ず、青色反射ダイク
ロイックミラー３７３により、青色光（概ね５０ｎｍ以
下の波長）が反射され、その他の光（黄色光）は透過す
る。反射した青色光は、反射ミラー３７４により方向を
変え、青色変調ライトバルブ３７８に入射する。

【００３５】一方、上記青色反射ダイクロイックミラー
３７３を透過した光は緑色反射ダイクロイックミラー３
７５に入射し、緑色光（概ね５００〜６００ｎｍの波
長）が反射され、その他の光である赤色光（概ね６００
ｎｍ以上の波長）は透過する。ダイクロイックミラー３
７５で反射した緑色光は、緑色変調ライトバルブ３７９
に入射する。また、ダイクロイックミラー３７５を透過
した赤色光は、反射ミラー３７６，３７７により方向を
変え、赤色変調ライトバルブ３８０に入射する。

【００３６】ライトバルブ３７８，３７９，３８０は、
図示しないビデオ信号処理回路から供給される青、緑、
赤の原色信号でそれぞれ駆動され、各ライトバルブに入
射した光はそれぞれのライトバルブで変調された後、ダ
イクロイックプリズム３８３で合成される。ダイクロイ
ックプリズム３８３は、赤色反射面３８１と青色反射面
３８２とが互いに直交するように形成されている。そし
て、ダイクロイックプリズム３８３で合成されたカラー
画像は、投写レンズ３８４によってスクリーン上に拡大
投射され、表示される。

【００３７】

【発明の効果】以上説明したように、この発明は、絶縁
基板上にＴＦＴの動作層となる半導体層（ポリシリコン
層）を形成し、その表面にゲート絶縁膜を形成しさらに
このゲート絶縁膜の上にゲート電極（ゲート線を含む）
を形成した後、イオン打ち込みの際の弱いバリア層とな
る保護膜をイオン打ち込み条件との関係で与め設定され
た所定の厚みに形成し、これをその外形がＬＤＤ構造の
ソース・ドレイン領域となる低濃度領域と高濃度領域と
の境界に合致するようにパターニングしてから、これを
マスクとして上記半導体層に対して所定のエネルギーで
イオン打ち込みを行なうようにしたので、１回のイオン
打ち込みによって、ゲート電極の近傍に低濃度のソース
・ドレイン領域を、またその外側に高濃度のソース・ド
レイン領域を有するＬＤＤ構造のＴＦＴを形成すること
ができるという効果がある。

【００３８】また、上記ゲート電極およびゲート線は、
例えばポリシリコン層の上に金属のシリサイド層を形成
した多層構造としたので、ゲート電極およびゲート線の
低抵抗化を図ることができるとともに、上記バリア層が
ゲート電極およびゲート線の上を被覆しているため、ゲ
ート電極およびゲート線を構成するポリシリコン層とシ
リサイド層との剥がれを防止することができるという効
果がある。

【図面の簡単な説明】

【図１】本発明方法を適用して液晶パネル用基板にポリ
シリコンＴＦＴを形成するプロセスのゲート電極形成後
の状態を示す断面図。

【図２】本発明方法を適用して液晶パネル用基板にポリ
シリコンＴＦＴを形成するプロセスにおけるイオン打ち
込み前の状態を示す断面図。

【図３】本発明方法を適用して液晶パネル用基板にポリ
シリコンＴＦＴを形成するプロセスにおけるイオン打ち
込み後の状態を示す断面図。

【図４】本発明方法を適用して形成されたポリシリコン
ＴＦＴを有する画素の構造を示す断面図。

【図５】本発明方法を適用して形成されたポリシリコン
ＴＦＴを有する画素の平面レイアウト図。

【図６】本発明を適用して好適な液晶パネル用基板のシ
ステム構成例を示すブロック図。

【図７】本発明に係る液晶パネル用基板を用いた液晶パ
ネルの構成例を示す断面図および平面図。

【図８】実施例の液晶パネル用基板を用いたＬＣＤをラ
イトバルブとして応用した投射型表示装置の一例として
ビデオプロジェクタの概略構成図。

【符号の説明】

１ガラス基板２ポリシリコン層（ＴＦＴの動作層）３ゲート絶縁膜４ゲート電極（ゲート線）５バリア層６ａ低濃度ソース・ドレイン領域６ｂ高濃度ソース・ドレイン領域７第１層間絶縁膜８第２層間絶縁膜９信号線１０画素電極１１，１２コンタクトホール２０画素領域３０液晶パネル３１対向基板３３対向電極３６シール材３７液晶５０，６０周辺回路５１Ｘシフトレジスタ５２サンプリング用スイッチ５４〜５６ビデオライン６１Ｙシフトレジスタ７２〜７８外部端子９０画素９１画素駆動用ＴＦＴ３７０ランプ３７３，３７５，３７６ダイクロイックミラー３７４，３７７反射ミラー３７８，３７９，３８０ライトバルブ３８３ダイクロイックプリズム３８４投写レンズ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/78 ６１７Ｊ

Claims

【特許請求の範囲】

【請求項１】基板上に画素電極がマトリックス状に形成
されるとともに各画素電極に対応して各々薄膜トランジ
スタが形成され、前記薄膜トランジスタを介して前記画
素電極に電圧が印加されるように構成された液晶パネル
用基板の製造プロセスにおいて、上記基板上に薄膜トランジスタの動作層となる半導体層
を形成する工程と、前記半導体層の表面にゲート絶縁膜
を形成する工程と、前記ゲート絶縁膜の上にゲート電極
を形成する工程と、前記ゲート電極を覆う所定の厚みの
バリア層を形成する工程と、前記バリア層形成後に上記
半導体層に達するように不純物のイオン打ち込みを行な
う工程とを含むことを特徴とする薄膜トランジスタの製
造方法。
【請求項２】上記ゲート電極およびゲート線は、少な
くともポリシリコン層とその上に形成された金属のシリ
サイド層とを含む多層構造であることを特徴とする請求
項１に記載の薄膜トランジスタの製造方法。
【請求項３】上記ゲート電極およびゲート線は少なく
ともポリシリコン層を有し、該ポリシリコン層に含まれ
る不純物と、上記イオン打ち込みされる不純物とは同一
または異なる導電型を構成する不純物であることを特徴
とする請求項１または２に記載の薄膜トランジスタの製
造方法。
【請求項４】上記バリア層は酸化シリコンからなり、
その厚みは５００〜１５００オングストロームであるこ
とを特徴とする請求項１、２または３に記載の薄膜トラ
ンジスタの製造方法。
【請求項５】上記イオン打ち込みされる不純物はリン
またはボロンであることを特徴とする請求項１、２、３
または４に記載の薄膜トランジスタの製造方法。
【請求項６】基板上にトランジスタの動作層となる半
導体層が形成され、その表面にゲート絶縁膜を介してゲ
ート電極が形成されているとともに、上記半導体層には
上記ゲート電極の近傍に低濃度のソース・ドレイン領域
が、またその外側に高濃度のソース・ドレイン領域が形
成されてなることを特徴とする薄膜トランジスタ。
【請求項７】上記ゲート電極の上には所定の厚みを有
しその外形が上記ソース・ドレイン領域となる低濃度領
域と高濃度領域との境界に合致するようにパターニング
されたバリア層が形成されてなることを特徴とする請求
項６に記載の薄膜トランジスタ。
【請求項８】基板上に画素電極がマトリックス状に配
列形成され、各画素電極に対応して各画素電極に電圧を
引火するトランジスタが形成されてなる液晶パネル用基
板において、上記画素トランジスタが請求項６または７に記載の薄膜
トランジスタにより構成されてなることを特徴とする液
晶パネル用基板。
【請求項９】請求項８に記載の液晶パネル用基板と、
対向電極を有する透明基板とが適当な間隔をおいて配置
されるとともに、上記液晶パネル用基板と上記透明基板
との間隙内に液晶が封入されていることを特徴とする液
晶パネル。
【請求項１０】光源と、前記光源からの光を変調して
透過もしくは反射する請求項９に記載の構成の液晶パネ
ルと、これらの液晶パネルにより変調された光を集光し
拡大投写する投写光学手段とを備えていることを特徴と
する投写型表示装置。