JP2002236460A - 電気光学装置及びその製造方法並びに投射型表示装置 - Google Patents

電気光学装置及びその製造方法並びに投射型表示装置

Info

Publication number
JP2002236460A
JP2002236460A JP2001032517A JP2001032517A JP2002236460A JP 2002236460 A JP2002236460 A JP 2002236460A JP 2001032517 A JP2001032517 A JP 2001032517A JP 2001032517 A JP2001032517 A JP 2001032517A JP 2002236460 A JP2002236460 A JP 2002236460A
Authority
JP
Japan
Prior art keywords
light
electro
optical device
region
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001032517A
Other languages
English (en)
Other versions
JP3791338B2 (ja
JP2002236460A5 (ja
Inventor
Kenichi Takahara
研一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001032517A priority Critical patent/JP3791338B2/ja
Publication of JP2002236460A publication Critical patent/JP2002236460A/ja
Publication of JP2002236460A5 publication Critical patent/JP2002236460A5/ja
Application granted granted Critical
Publication of JP3791338B2 publication Critical patent/JP3791338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Projection Apparatus (AREA)

Abstract

(57)【要約】 【課題】 液晶装置等の電気光学装置において、半導体
層のコンタクト領域付近での耐光性を高め、明るく高品
位の画像表示を行えるようにする。 【解決手段】 電気光学装置は、TFTアレイ基板(1
0)上に、画素電極(9a)と、これに接続されたTF
T(30)と、TFTのソース領域及びドレイン領域に
夫々電気的に接続されたソース引き出し電極及びドレイ
ン引き出し電極とを備える。ソース領域におけるソース
引き出し電極とのコンタクト領域及びドレイン領域にお
けるドレイン引き出し電極とのコンタクト領域のうち少
なくとも一方は、導電性の遮光膜片(501、502)
で覆われている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素スイッチング用の薄膜トランジスタ(Thin Film Tran
sistor:以下適宜、TFTと称す)を、基板上の積層構
造中に備えた形式の電気光学装置及びその製造方法、並
びにそのような電気光学装置を備えた投射型表示装置の
技術分野に属する。
【0002】
【背景技術】TFTアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用TFTのチャネル領域に入射光が照射されると光によ
る励起で光リーク電流が発生してTFTの特性が変化す
る。特に、プロジェクタのライトバルブ用の電気光学装
置の場合には、入射光の強度が高いため、TFTのチャ
ネル領域やその周辺領域に対する入射光の遮光を行うこ
とは重要となる。そこで従来は、対向基板に設けられた
各画素の開口領域を規定する遮光膜により係るチャネル
領域やその周辺領域を遮光するように構成されている。
【0003】特に最近では、画素の高開口率化、即ち各
画素における開口領域の比率を高めることを図るため
に、対向基板側ではなく、TFTアレイ基板上に設けら
れた内蔵遮光膜により、或いはTFT上を通過すると共
にAl(アルミニウム)等の金属膜からなるデータ線に
より、係るチャネル領域やその周辺領域を遮光する技術
も開発されている。この技術によれば、対向基板側で遮
光する場合と比べて、TFTに近接して遮光を行なうこ
とができ、更に両基板の貼り合わせ時のずれを考慮して
マージンを大きく採る必要もなく、加えて、基板面に斜
めに入射する光に対する遮光性能も高められる。このた
め、遮光膜の形成領域を小さく抑えることができ、遮光
性能を落とすことなく画素の高開口率化を図ることが可
能とされている。
【0004】
【発明が解決しようとする課題】しかしながら、画素ス
イッチング用のTFTと画素電極とは、直接あるいは中
継層を介してコンタクトホール等により接続する必要が
ある。同様に、画素スイッチング用のTFTとデータ線
等の配線とは、直接あるいは中継層を介してコンタクト
ホール等により接続する必要がある。そして、係るコン
タクトホール等の存在により基板上の積層構造が複雑化
して、TFTのコンタクト領域付近では、遮光を完璧に
行うことが困難となる。例えば、TFTの半導体層で
は、チャネル領域とソース領域及びドレイン領域とが同
一半導体層からなるので、チャネル領域を覆う内蔵遮光
膜を、ソース引き出し用或いはドレイン引き出し用のコ
ンタクトホールのところには形成することはできず、こ
こからの光の侵入及び伝播が生じてしまう。
【0005】そして、このような遮光を完璧に行うこと
が困難なコンタクト領域を通してTFTのチャネル領域
に光が到達すると、上述の如き光リーク電流の発生によ
るトランジスタ特性の変化が生じて、画像品位が低下し
てしまう。特に、近年の表示画像の高品位化という一般
的要請に沿うべく電気光学装置の高精細化或いは画素ピ
ッチの微細化を図るに連れて、例えば1000ルクス程
度の僅かな光に起因する光リーク電流の発生により、画
像品位の劣化が視認可能な程度まで顕在化しまう。加え
て、このようにコンタクトホールを避けるように内蔵遮
光膜を形成したのでは、この領域で光抜けが生じてコン
トラスト比も低下してしまう可能性もある。
【0006】以上のようにコンタクトホール等が設けら
れるTFTのコンタクト領域では十分な遮光ができない
という問題点がある。
【0007】本発明は上述の問題点に鑑みなされたもの
であり、画素スイッチング用のTFTのコンタクト領域
付近における耐光性に優れており、高品位の画像表示が
可能な電気光学装置及びその製造方法、並びにそのよう
な電気光学装置を備えた投射型表示装置を提供すること
を課題とする。
【0008】
【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、基板上に、画素電極と、該
画素電極に接続されており同一半導体層からなるチャネ
ル領域、ソース領域及びドレイン領域を有する薄膜トラ
ンジスタと、前記ソース領域に電気的に接続されたソー
ス引き出し電極と、前記ドレイン領域に電気的に接続さ
れたドレイン引き出し電極とを備えており、前記ソース
領域における前記ソース引き出し電極とのコンタクト領
域及び前記ドレイン領域における前記ドレイン引き出し
電極とのコンタクト領域のうち少なくとも一方は、導電
性の遮光膜片で覆われている。
【0009】本発明の電気光学装置によれば、薄膜トラ
ンジスタで画素電極をスイッチング制御することによ
り、例えばアクティブマトリクス駆動方式の液晶駆動等
が可能となる。そして特に、ソース領域におけるソース
引き出し電極とのコンタクト領域や、ドレイン領域にお
けるドレイン引き出し電極とのコンタクト領域は、導電
性の遮光膜片で覆われているので、当該コンタクトホー
ルを介して、例えばプロジェクタ用途の場合の投射光な
どの入射光が半導体層内に侵入して最終的にチャネル領
域或いはその隣接領域に到達することを効果的に防止で
きる。即ち、光リーク電流の発生によって薄膜トランジ
スタの特性が変化してしまう事態を防止できる。加え
て、コンタクト領域における表示画像の光抜けを効果的
に防止できる。特にコンタクト領域付近では、コンタク
トホール等が存在するため、内蔵遮光膜で完璧に遮光す
ることが困難である事実に鑑みれば、このようにコンタ
クト領域自体を遮光膜片で覆ってしまうのことは遮光性
能を向上させる上で非常に効果的である。
【0010】本発明の電気光学装置の一態様では、前記
遮光膜片は、前記コンタクト領域上に前記薄膜トランジ
スタのゲート絶縁膜を介して積層されており、該ゲート
絶縁膜に開孔されたコンタクトホール内で前記コンタク
ト領域と接触している。
【0011】この態様によれば、コンタクトホール内で
遮光膜片とコンタクト領域とが接触することにより、ソ
ース領域におけるコンタクト領域とソース引出し電極と
の電気的な接続や、ドレイン領域におけるコンタクト領
域とドレイン引出し電極との電気的な接続がなされる。
特に、コンタクトホール等が存在するものの、これを遮
光膜片で覆ってしまうので、コンタクトホール付近にお
ける遮光性能を向上させ得る。
【0012】本発明の電気光学装置の他の態様では、前
記遮光膜片は、金属膜又は合金膜からなる。
【0013】この態様によれば、金属膜又は合金膜から
なる遮光膜片によりコンタクト領域付近における遮光性
能を向上させ得る。このような遮光膜片は、例えば、T
i(チタン)、Cr(クロム)、W(タングステン)、
Ta(タンタル)、Mo(モリブデン)、Pb(鉛)等
の高融点金属のうち少なくとも一つを含む、金属単体、
合金、金属シリサイド、ポリシリサイド、これらを積層
したもの等から構成される。或いは、Al等の他の金属
を含有する膜から構成される。
【0014】或いは本発明の電気光学装置の他の態様で
は、前記薄膜トランジスタのゲート絶縁膜は、前記コン
タクト領域で除去されており、前記遮光膜片は、前記コ
ンタクト領域がサリサイド化されてなる。
【0015】この態様によれば、ゲート絶縁膜が除去さ
れたコンタクト領域がサリサイド化されてなる、即ち半
導体層上に自己整合的に形成されたシリサイドからなる
遮光膜片によって、ソース領域におけるコンタクト領域
とソース引出し電極との電気的な接続や、ドレイン領域
におけるコンタクト領域とドレイン引出し電極との電気
的な接続がなされる。従って、コンタクト領域における
接触抵抗を低めつつ、コンタクト領域付近における遮光
性能を向上させ得る。
【0016】本発明の電気光学装置の他の態様では、前
記遮光膜片と別層からなると共に前記薄膜トランジスタ
の少なくともチャネル領域を上方から覆う内蔵遮光膜を
更に備えており、前記遮光膜片と前記内蔵遮光膜とは、
平面的に見て少なくとも部分的に重なっている。
【0017】この態様によれば、内蔵遮光膜により、入
射光がチャネル領域に直接入射することを効果的に防止
できる。特に、相互に別層からなる遮光膜片と内蔵遮光
膜とを重ねることで、平面的に見て両者間の隙間を入射
光が通過しないようにできる。
【0018】尚、本発明における内臓遮光膜は、例えば
Ti、Cr、W、Ta、Mo、Pb等の高融点金属のう
ち少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等から構
成される。或いは、Al等の他の金属を含有する膜から
構成される。そして、このような内蔵遮光膜は、蓄積容
量の電極或いは容量線を兼ねてもよく、データ線を兼ね
てもよく、中継層を兼ねてもよい。
【0019】加えて、このような内蔵遮光膜に代えて又
は加えて、基板上における薄膜トランジスタの下側に遮
光膜を設けてもよい。これにより、当該電気光学装置を
ライトバルブとして複板式のプロジェクタを構成した場
合における他のライトバルブから出射されて合成光学系
を突き抜けてくる光や、当該電気光学装置における基板
の裏面反射などの戻り光が、薄膜トランジスタに入射す
るのを効果的に防止できる。
【0020】この態様では、前記内蔵遮光膜は、平面的
に見て前記コンタクト領域を避けるように切り欠かれて
おり、前記遮光膜片は、平面的に見て前記内蔵遮光膜が
切り欠かれている領域を覆うように構成してもよい。
【0021】このように構成すれば、ソース領域に至る
コンタクトホール、ドレイン領域に至るコンタクトホー
ル等のソース引出し電極やドレイン引き出し電極に係る
接続経路が、内蔵遮光膜の層間位置の上下に跨っている
場合にも、内蔵遮光膜がこのような接続経路を妨害しな
いようにでき、しかもその結果として生じる平面的に見
て内蔵遮光膜がない領域を遮光膜片で遮光できる。従っ
て、コンタクト領域付近における遮光性能を維持でき
る。
【0022】或いは本発明の電気光学装置の他の態様で
は、前記遮光膜片と同一層からなると共に前記薄膜トラ
ンジスタの少なくともチャネル領域を上方から覆う内蔵
遮光膜を更に備える。
【0023】この態様によれば、内蔵遮光膜により、入
射光がチャネル領域に直接入射することを効果的に防止
できる。特に遮光膜片と内蔵遮光膜とを同一層から構成
するので、両者を形成することによる積層構造や製造プ
ロセスの複雑化を回避できる。
【0024】上述した内蔵遮光膜を備えた態様では、前
記内蔵遮光膜は、前記半導体層における前記チャネル領
域に加えて、前記チャネル領域に隣接する領域を覆うよ
うに構成してもよい。
【0025】このように構成すれば、チャネル領域のみ
ならず、半導体層におけるLDD(Lightly Doped Drai
n)領域、オフセット領域等のチャネルに隣接する領域
を内蔵遮光膜で覆うので、半導体層における光リーク電
流の発生による薄膜トランジスタの特性の変化をより確
実に防止できる。
【0026】上述した内蔵遮光膜を備えた態様では、前
記内蔵遮光膜は、定電位に落とされているように構成し
てもよい。
【0027】このように構成すれば、内蔵遮光膜が、ゲ
ート電極、他の電極、配線等に近接配置されていても、
例えば比較的薄い絶縁膜のみを介して積層形成されてい
ても、内蔵遮光膜における電位の変動が、このようなゲ
ート電極等に対して悪影響を及ぼす事態を未然防止でき
る。
【0028】本発明の電気光学装置の他の態様では、前
記遮光膜片は、前記薄膜トランジスタのゲート電極と同
一層からなる。
【0029】この態様によれば、遮光膜片とゲート電極
とを同一層から構成するので、遮光膜片を追加的に形成
することによる積層構造や製造プロセスの複雑化を回避
できる。
【0030】この態様では、前記ゲート電極は、少なく
とも部分的に遮光性のサリサイドからなってもよい。
【0031】このように構成すれば、導電性且つ遮光性
のサリサイドからなるゲート電極により、薄膜トランジ
スタを構築でき、同時に、遮光性のサリサイドからなる
遮光膜片によりコンタクト領域付近における遮光性能を
高めることが可能となる。
【0032】本発明の電気光学装置の他の態様では、前
記薄膜トランジスタに接続されたデータ線を更に備えて
おり、前記ソース引出し電極は、コンタクトホール内で
前記ソース領域に接続された中継層の一部からなり、該
中継層を中継して前記ソース領域と前記データ線とが電
気的に接続されている。
【0033】この態様によれば、中継層を中継すること
により、データ線とソース領域との層間距離が長くて
も、両者間を一つのコンタクトホールで接続する技術的
困難性を回避しつつ比較的小径の二つ以上の直列なコン
タクトホールで両者間を良好に接続できる。例えば、中
継層は、導電性シリコン、高融点金属、Al等の金属や
シリサイド等の導電材料を含んでなる。そして、このよ
うな中継層及びソース領域間のコンタクトホール付近に
おける遮光機能を遮光膜片により向上できる。
【0034】本発明の電気光学装置の他の態様では、前
記薄膜トランジスタに接続されたデータ線を更に備えて
おり、前記ソース引出し電極は、コンタクトホール内で
前記ソース領域に接続された前記データ線の一部からな
る。
【0035】この態様によれば、ソース引出し電極を含
むデータ線及びソース領域間のコンタクトホール付近に
おける遮光機能を遮光膜片により向上できる。
【0036】本発明の電気光学装置の他の態様では、前
記ドレイン引出し電極は、コンタクトホール内で前記ド
レイン領域に接続された中継層の一部からなり、該中継
層を中継して前記ドレイン領域と前記画素電極とが電気
的に接続されている。
【0037】この態様によれば、中継層を中継すること
により、画素電極とドレイン領域との層間距離が長くて
も、両者間を一つのコンタクトホールで接続する技術的
困難性を回避しつつ比較的小径の二つ以上の直列なコン
タクトホールで両者間を良好に接続できる。例えば、中
継層は、導電性シリコン、高融点金属、Al等の金属や
シリサイド等の導電材料を含んでなる。そして、このよ
うな中継層及びドレイン領域間のコンタクトホール付近
における遮光機能を遮光膜片により向上できる。
【0038】尚、本発明に係る薄膜トランジスタとして
は、ゲート電極がチャネル領域の上側に位置する所謂ト
ップゲート型でもよいし、ゲート電極がチャネル領域の
下側に位置する所謂ボトムゲート型でもよい。
【0039】本発明の投射型表示装置は上記課題を解決
するために、上述した本発明の電気光学装置(その各種
態様を含む)と、該電気光学装置に光を入射する光源
と、前記電気光学装置から出射される光を画像として投
射する投射光学系とを備える。
【0040】本発明の投射型表示装置によれば、ライト
バルブとして機能する電気光学装置に光源からの光が入
射され、この電気光学装置から出射される光は、投射光
学系により、スクリーン等に画像として投射される。こ
の際、当該電気光学装置は、上述した本発明の電気光学
装置であるので、光源からの光の強度を高めても、前述
の如く優れた遮光性能によって光リーク電流の低減され
た薄膜トランジスタにより画素電極を良好にスイッチン
グ制御できる。この結果、最終的には高品位の画像を表
示可能となる。
【0041】本発明の一の電気光学装置の製造方法は上
記課題を解決するために、上述した遮光膜片がゲート絶
縁膜に開孔されたコンタクトホール内でコンタクト領域
と接触している態様に係る電気光学装置を製造する電気
光学装置の製造方法であって、前記基板上に前記半導体
層を形成する工程と、前記半導体層上に前記ゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜に前記コンタク
トホールを開孔する行程と、前記コンタクトホールを開
孔した後に、前記遮光膜片を形成する工程とを含む。
【0042】本発明の一の電気光学装置の製造方法によ
れば、上述した遮光膜片がゲート絶縁膜に開孔されたコ
ンタクトホール内でコンタクト領域と接触している態様
に係る電気光学装置を比較的容易に製造できる。
【0043】本発明の他の電気光学装置の製造方法は上
記課題を解決するために、上述した遮光膜片はコンタク
ト領域がサリサイド化されてなる態様に係る電気光学装
置を製造する電気光学装置の製造方法であって、前記基
板上に前記半導体層を形成する工程と、前記半導体層上
に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁
膜を前記コンタクト領域で除去する工程と、前記ゲート
絶縁膜を除去した後に、前記コンタクト領域をサリサイ
ド化する工程とを含む。
【0044】本発明の他の電気光学装置の製造方法によ
れば、上述した遮光膜片はコンタクト領域がサリサイド
化されてなる態様に係る電気光学装置を比較的容易に製
造できる。
【0045】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【0046】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
【0047】(第1実施形態)先ず本発明の第1実施形
態における電気光学装置の画素部における構成につい
て、図1から図4を参照して説明する。図1は、電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。図2は、データ線、走査線、画素電極等が形成さ
れたTFTアレイ基板の相隣接する複数の画素群の平面
図である。図3は、図2のA−A’断面図であり、図4
は、図2に示した半導体層、遮光膜片等を抜粋して示す
部分平面図である。尚、図3においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。
【0048】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、後述する対向基板に
形成された対向電極との間で一定期間保持される。液晶
は、印加される電圧レベルにより分子集合の配向や秩序
が変化することにより、光を変調し、階調表示を可能に
する。ノーマリーホワイトモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が減
少し、ノーマリーブラックモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が増
加され、全体として電気光学装置からは画像信号に応じ
たコントラストを持つ光が出射する。ここで、保持され
た画像信号がリークするのを防ぐために、画素電極9a
と対向電極との間に形成される液晶容量と並列に蓄積容
量70を付加する。
【0049】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
【0050】また、半導体層1aのうち図中右上がりの
細かい斜線領域で示したチャネル領域1a’に対向する
ように走査線3aが配置されており、走査線3aはゲー
ト電極として機能する。本実施形態では、走査線3a
は、当該ゲート電極となる部分において幅広に形成され
ている。このように、走査線3aとデータ線6aとの交
差する個所には夫々、チャネル領域1a’に走査線3a
がゲート電極として対向配置された画素スイッチング用
のTFT30が設けられている。
【0051】図2及び図3に示すように、蓄積容量70
は、TFT30の高濃度ドレイン領域1e及び画素電極
9aに接続された画素電位側容量電極としての中継層7
1と、固定電位側容量電極としての容量線300の一部
とが、誘電体膜75を介して対向配置されることにより
形成されている。
【0052】容量線300は、例えば金属又は合金を含
む導電性の遮光膜からなり内蔵遮光膜の一例を構成する
と共に固定電位側容量電極としても機能する。容量線3
00は、例えば、Ti、Cr、W、Ta、Mo、Pb等
の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド、これらを
積層したもの等からなる。但し、容量線300は、例え
ば導電性のポリシリコン膜等からなる第1膜と高融点金
属を含む金属シリサイド膜等からなる第2膜とが積層さ
れた多層構造を持ってもよい。
【0053】中継層71は、例えば導電性のポリシリコ
ン膜からなり画素電位側容量電極として機能する。中継
層71は、画素電位側容量電極としての機能の他、内蔵
遮光膜としての容量線300とTFT30との間に配置
される光吸収層としての機能を持ち、更に、画素電極9
aとTFT30の高濃度ドレイン領域1eとを中継接続
する機能を持つ。但し、中継層71も、容量線300と
同様に、金属又は合金を含む単一層膜若しくは多層膜か
ら構成してもよい。
【0054】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。そして、図2中縦
方向に夫々伸びるデータ線6aと図2中横方向に夫々伸
びる容量線300とが相交差して形成されることによ
り、TFTアレイ基板10上におけるTFT30の上側
に、平面的に見て格子状の内蔵遮光膜が構成されてお
り、各画素の開口領域を規定している。
【0055】図2及び図3に示すように、TFTアレイ
基板10上におけるTFT30の下側には、下側遮光膜
11aが格子状に設けられている。
【0056】下側遮光膜11aは、前述の如く内蔵遮光
膜の一例を構成する容量線300と同様に、例えば、T
i、Cr、W、Ta、Mo、Pb等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等からな
る。
【0057】また図3において、容量電極としての中継
層71と容量線300との間に配置される誘電体膜75
は、例えば膜厚5〜200nm程度の比較的薄いHTO
(High Temperature Oxide)膜、LTO(Low Temperat
ure Oxide)膜等の酸化シリコン膜、あるいは窒化シリ
コン膜等から構成される。蓄積容量70を増大させる観
点からは、膜の信頼性が十分に得られる限りにおいて、
誘電体膜75は薄い程良い。
【0058】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための後述の走査線駆動回路や画像
信号をデータ線6aに供給するサンプリング回路を制御
する後述のデータ線駆動回路に供給される正電源や負電
源の定電位源でもよいし、対向基板20の対向電極21
に供給される定電位でも構わない。更に、下側遮光膜1
1aについても、その電位変動がTFT30に対して悪
影響を及ぼすことを避けるために、容量線300と同様
に、画像表示領域からその周囲に延設して定電位源に接
続するとよい。
【0059】画素電極9aは、中継層71を中継するこ
とにより、コンタクトホール83及び85を介して半導
体層1aのうち高濃度ドレイン領域1e上に形成された
導電性の遮光膜片502に電気的に接続されている。こ
のように中継層71を利用すれば、層間距離が例えば2
000nm程度に長くても、両者間を一つのコンタクト
ホールで接続する技術的困難性を回避しつつ比較的小径
の二つ以上の直列なコンタクトホールで両者間を良好に
接続でき、画素開口率を高めること可能となり、コンタ
クトホール開孔時におけるエッチングの突き抜け防止に
も役立つ。
【0060】本実施形態では特に、遮光膜片502は、
絶縁膜2上に形成されているが、絶縁膜2に開孔された
コンタクトホール512を介して高濃度ドレイン領域1
eに接触している。即ち、中継層71は、導電性の遮光
膜片502を介して高濃度ドレイン領域1eと電気的に
接続されている。
【0061】そして、図2及び図3並びに図4に抜粋し
て示すように、高濃度ドレイン領域1eにおけるコンタ
クト領域が遮光膜片502により覆われているので、入
射光がコンタクトホール83を介して半導体層1a内に
侵入して最終的にチャネル領域1a’或いはその隣接領
域である低濃度ドレイン領域1cに到達することを防止
でき、加えて当該コンタクト領域における表示画像の光
抜けを防止できる。
【0062】このような遮光膜片502は、例えば金属
膜又は合金膜からなり、より具体的には、例えば、T
i、Cr、W、Ta、Mo、Pb等の高融点金属のうち
少なくとも一つを含む、金属単体、合金、金属シリサイ
ド、ポリシリサイド、これらを積層したもの等から構成
される。或いは、Al等の他の金属を含有する膜から構
成される。また、遮光膜片502の膜厚は、十分な遮光
性及び導電性が得られる限りにおいて任意であるが、例
えば数十nmから数百nmとされる。
【0063】他方、データ線6aは、コンタクトホール
81を介して半導体層1aのうち高濃度ソース領域1d
上に形成された導電性の遮光膜片501に電気的に接続
されている。
【0064】本実施形態では特に、遮光膜片501は、
絶縁膜2上に形成されているが、絶縁膜2に開孔された
コンタクトホール511を介して高濃度ソース領域1d
に接触している。即ち、データ線6aは、導電性の遮光
膜片501を介して高濃度ソース領域1dと電気的に接
続されている。
【0065】そして、図2及び図3並びに図4に抜粋し
て示すように、高濃度ソース領域1dにおけるコンタク
ト領域が遮光膜片501により覆われているので、入射
光がコンタクトホール81を介して半導体層1a内に侵
入して最終的にチャネル領域1a’或いはその隣接領域
である低濃度ソース領域1bに到達することを防止で
き、加えて当該コンタクト領域における表示画像の光抜
けを防止できる。
【0066】このような遮光膜片501は、例えば前述
の遮光膜片502と同一膜から同時に形成される。
【0067】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
【0068】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
【0069】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
【0070】本実施形態では特に、図2では省略してい
るが、対向基板20上には、第1遮光膜23がデータ線
6a及び走査線3aに沿って格子状に形成されている。
【0071】このような構成を採ることで、前述の如く
内蔵遮光膜を構成する容量線300及びデータ線6aと
共に当該対向基板20上の第1遮光膜23により、対向
基板20側からの入射光がチャネル領域1a’や低濃度
ソース領域1b及び低濃度ドレイン領域1cに侵入する
のを、阻止できる。
【0072】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
【0073】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
【0074】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
【0075】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
【0076】第1層間絶縁膜41上には中継層71及び
容量線300が誘電体膜75を挟んで形成されており、
これらの上には、高濃度ソース領域1d及び中継層71
へ夫々通じるコンタクトホール81及びコンタクトホー
ル85が各々開孔された第2層間絶縁膜42が形成され
ている。
【0077】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。画素電極9aは、このように構成さ
れた第3層間絶縁膜43の上面に設けられている。
【0078】以上図1から図4を参照して説明したよう
に、本実施形態の電気光学装置によれば、半導体層1a
のコンタクト領域付近における耐光性を顕著に高めるこ
とが可能となり、強力な入射光や戻り光が入射するよう
な過酷な条件下にあっても光リーク電流の低減された薄
膜トランジスタにより画素電極を良好にスイッチング制
御でき、最終的には、明るく高コントラストの画像を表
示できる。
【0079】上述の実施形態では、図4に示したよう
に、容量線300及びデータ線6aからなる内蔵遮光膜
が形成された領域Asと、内蔵遮光膜とは別層からなる
遮光膜片501及び502とは、平面的に見て部分的に
重なっている。従って、内蔵遮光膜の形成領域Asと遮
光膜片501及び502との隙間を入射光が通過しない
ようにでき、遮光性能を高められる。逆に、コンタクト
ホールとの関係から、内蔵遮光膜を、平面的に見てコン
タクト領域を避けるように切り欠いて構成する場合に
は、遮光膜片で当該切り欠かれている領域を覆うように
構成すればよい。
【0080】また以上説明した実施形態では、ドレイン
引出し電極は、コンタクトホール83内で遮光膜片50
2に接続された中継層71の一部からなり、ソース引出
し電極は、コンタクトホール81内で高濃度ソース領域
1dに接続されたデータ線6aの一部からなる。しか
し、ソース引出し電極を、データ線6aと遮光膜片50
1とを中継接続する中継層の一部から構成することも可
能である。
【0081】尚、上述の実施形態では、図3に示したよ
うに多数の所定パターンの導電層を積層することによ
り、画素電極9aの下地面、即ち第3層間絶縁膜43の
表面におけるデータ線6aや走査線3aに沿った領域に
段差が生じるのを、第3層間絶縁膜43の表面を平坦化
処理することで緩和してもよい。例えば、CMP(Chem
ical Mechanical Polishing)処理等で研磨することに
より、或いは有機SOG(Spin On Glass)を用いて平ら
に形成してもよい。このように配線、素子等が存在する
領域と存在しない領域との間における段差を緩和するこ
とにより、最終的には段差に起因した液晶の配向不良等
の画像不良を低減できる。但し、このように第3層間絶
縁膜43に平坦化処理を施すのに代えて又は加えて、T
FTアレイ基板10、下地絶縁膜12、第1層間絶縁膜
41及び第2層間絶縁膜42のうち少なくとも一つに溝
を掘って、データ線6a等の配線やTFT30等を埋め
込むことにより平坦化処理を行ってもよい。
【0082】加えて本実施形態では、画素スイッチング
用TFT30は、好ましくは図3に示したようにLDD
構造を持つが、低濃度ソース領域1b及び低濃度ドレイ
ン領域1cに不純物の打ち込みを行わないオフセット構
造を持ってよいし、走査線3aの一部からなるゲート電
極をマスクとして高濃度で不純物を打ち込み、自己整合
的に高濃度ソース及びドレイン領域を形成するセルフア
ライン型のTFTであってもよい。
【0083】また本実施形態では、画素スイッチング用
TFT30のゲート電極を高濃度ソース領域1d及び高
濃度ドレイン領域1e間に1個のみ配置したシングルゲ
ート構造としたが、これらの間に2個以上のゲート電極
を配置してもよい。このようにデュアルゲート或いはト
リプルゲート以上でTFTを構成すれば、チャネルとソ
ース及びドレイン領域との接合部のリーク電流を防止で
き、オフ時の電流を低減することができる。
【0084】(第2実施形態)次に、本発明の第2実施
形態の電気光学装置について図5及び図6を参照して説
明する。ここに、図5は、第2実施形態における図2の
A−A’断面図であり、図6は、このうち半導体層、遮
光膜片等を抜粋して示す部分平面図である。尚、図5に
おいては、図3に示した第1実施形態の場合と同様の構
成要素には同様の参照符号を付し、その説明は省略す
る。
【0085】図5及び図6に示すように、第2実施形態
では、第1実施形態の場合と異なり、高濃度ソース領域
1d上の絶縁膜2が除去されており、係る除去された個
所から露出した高濃度ソース領域1d上にサリサイド
(自己整合的シリサイド)化された導電性の遮光膜片6
01が形成されている。他方で、高濃度ドレイン領域1
e上の絶縁膜2が除去されており、係る除去された個所
から露出した高濃度ドレイン領域1e上にサリサイド化
された導電性の遮光膜片602が形成されている。その
他の構成については、上述した第1実施形態の場合と同
様である。
【0086】従って第2実施形態によれば、高濃度ソー
ス領域1dにおけるコンタクト領域とソース引出し電極
たるデータ線6aとの電気的な接続や、高濃度ドレイン
領域1eにおけるコンタクト領域とドレイン引出し電極
たる中継層71との電気的な接続が、遮光膜片601及
び602によってなされる。従って、導電性かつ遮光性
のサリサイドの採用により、各コンタクト領域における
接触抵抗を低めつつ、コンタクト領域付近における遮光
性能を向上させ得る。
【0087】(変形形態)以上説明した実施形態には各
種の変形形態が考えられる。
【0088】一の変形形態としては、上述の容量線30
0及びデータ線6aからなる内蔵遮光膜に代えて、内蔵
遮光膜を少なくとも部分的に、遮光膜片501及び50
2若しくは601及び602と同一層から構成してもよ
い。このように構成すれば、遮光膜片と内蔵遮光膜とを
同一層から構成するので、両者を形成することによる積
層構造や製造プロセスの複雑化を回避できる。
【0089】他の変形形態としては、遮光膜片501及
び502若しくは601及び602を、TFT30のゲ
ート電極たる走査線3aと同一層から構成してもよい。
この場合、走査線3aを遮光性とし且つゲート電極とし
ても機能させる必要性が生じるが、例えばこのような走
査線3aは、サリサイドから構成すればよい。更に、こ
の変形形態の場合には、走査線3aを、導電性に優れた
膜及び遮光性に優れた膜を含む二層膜或いは多層膜から
構成してもよい。
【0090】(製造プロセス)次に、上述した第1実施
形態の電気光学装置の製造プロセスについて図7及び図
8を参照して説明する。ここに図7及び図8は、製造プ
ロセスの各工程における電気光学装置の積層構造を、図
3の断面図のうち半導体層1a付近に係る部分で順を追
って示す工程図である。
【0091】先ず図7の工程(1)に示すように、石英
基板、ハードガラス、シリコン基板等のTFTアレイ基
板10を用意する。ここで、好ましくはN2(窒素)等
の不活性ガス雰囲気且つ約900〜1300℃の高温で
アニール処理し、後に実施される高温プロセスにおける
TFTアレイ基板10に生じる歪みが少なくなるように
前処理しておく。
【0092】続いて、このように処理されたTFTアレ
イ基板10の全面に、Ti、Cr、W、Ta、Mo及び
Pd等の金属や金属シリサイド等の金属合金膜を、スパ
ッタリングにより、100〜500nm程度の膜厚、好
ましくは約200nmの膜厚の遮光膜を形成する。そし
てフォトリソグラフィ及びエッチングにより、平面形状
が格子状の下側遮光膜11aを形成する。
【0093】次に工程(2)では、下側遮光膜11a上
に、例えば、常圧又は減圧CVD法等によりTEOS
(テトラ・エチル・オルソ・シリケート)ガス、TEB
(テトラ・エチル・ボートレート)ガス、TMOP(テ
トラ・メチル・オキシ・フォスレート)ガス等を用い
て、NSG、PSG、BSG、BPSGなどのシリケー
トガラス膜、窒化シリコン膜や酸化シリコン膜等からな
る下地絶縁膜12を形成する。この下地絶縁膜12の膜
厚は、例えば約500〜2000nm程度とする。
【0094】続いて、下地絶縁膜12上に、約450〜
550℃、好ましくは約500℃の比較的低温環境中
で、流量約400〜600cc/minのモノシランガ
ス、ジシランガス等を用いた減圧CVD(例えば、圧力
約20〜40PaのCVD)により、アモルファスシリ
コン膜を形成する。その後、窒素雰囲気中で、約600
〜700℃にて約1〜10時間、好ましくは、4〜6時
間のアニール処理を施することにより、ポリシリコン膜
を約50〜200nmの粒径、好ましくは約100nm
の粒径となるまで固相成長させる。固相成長させる方法
としては、RTA(Rapid Thermal Anneal)を使ったア
ニール処理でも良いし、エキシマレーザー等を用いたレ
ーザーアニールでも良い。この際、画素スイッチング用
のTFT30を、nチャネル型とするかpチャネル型に
するかに応じて、V族元素やIII族元素のドーパントを
僅かにイオン注入等によりドープしても良い。そして、
フォトリソグラフィ及びエッチングにより、所定パター
ンを有する半導体層1aを形成する。
【0095】続いて、TFT30を構成する半導体層1
aを約900〜1300℃の温度、好ましくは約100
0℃の温度により熱酸化して下層ゲート絶縁膜を形成
し、続けて減圧CVD法等により、若しくは両者を続け
て行うことにより、上層ゲート絶縁膜を形成する、これ
により、多層の高温酸化シリコン膜(HTO膜)や窒化
シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を
形成する。この結果、半導体層1aは、約30〜150
nmの厚さ、好ましくは約35〜50nmの厚さとな
り、絶縁膜2の厚さは、約20〜150nmの厚さ、好
ましくは約30〜100nmの厚さとなる。
【0096】続いて、画素スイッチング用のTFT30
のスレッシュホールド電圧Vthを制御するために、半
導体層1aのうちNチャネル領域或いはPチャネル領域
に、ボロン等のドーパントを予め設定された所定量だけ
イオン注入等によりドープする。
【0097】次に図7の工程(3)では、エッチングに
より、絶縁膜2のうち高濃度ソース領域1dのコンタク
ト領域上にある部分にコンタクトホール511を開孔す
ると同時に絶縁膜2のうち高濃度ドレイン領域1eのコ
ンタクト領域上にある部分にコンタクトホール512を
開孔する.次に図7の工程(4)では、コンタクトホー
ル511及び512が開孔された絶縁膜2上に、Ti、
Cr、W、Ta、Mo及びPd等の金属や金属シリサイ
ド等の金属合金膜を、スパッタリングにより、数十〜数
百nm程度の膜厚の遮光膜を形成する。そしてフォトリ
ソグラフィ及びエッチングにより、コンタクトホール5
11を覆う位置に遮光膜片501を形成すると同時にコ
ンタクトホール512を覆う位置に遮光膜片502を形
成する。
【0098】次に図8の工程(5)では、減圧CVD法
等によりポリシリコン膜を堆積し、更にリン(P)を熱
拡散し、このポリシリコン膜を導電化する。又は、Pイ
オンをこのポリシリコン膜の成膜と同時に導入したドー
プトシリコン膜を用いてもよい。このポリシリコン膜の
膜厚は、約100〜500nmの厚さ、好ましくは約3
50nm程度である。そして、フォトリソグラフィ及び
エッチングにより、TFT30のゲート電極部を含めて
所定パターンの走査線3aを形成する。
【0099】例えば、TFT30をLDD構造を持つn
チャネル型のTFTとする場合、半導体層1aに、先ず
低濃度ソース領域1b及び低濃度ドレイン領域1cを形
成するために、走査線3a(ゲート電極)をマスクとし
て、PなどのV族元素のドーパントを低濃度で(例え
ば、Pイオンを1〜3×1013/cm2のドーズ量に
て)ドープする。これにより走査線3a下の半導体層1
aはチャネル領域1a’となる。更に、画素スイッチン
グ用TFT30を構成する高濃度ソース領域1d及び高
濃度ドレイン領域1eを形成するために、走査線3aよ
りも幅の広い平面パターンを有するレジスト層を走査線
3a上に形成する。その後、PなどのV族元素のドーパ
ントを高濃度で(例えば、Pイオンを1〜3×1015
cm2のドーズ量にて)ドープする。尚、例えば、低濃
度のドープを行わずに、オフセット構造のTFTとして
もよく、走査線3aをマスクとして、Pイオン、Bイオ
ン等を用いたイオン注入技術によりセルフアライン型の
TFTとしてもよい。この不純物のドープにより走査線
3aは更に低抵抗化される。
【0100】次に図8の工程(6)では、走査線3a上
に、例えば、常圧又は減圧CVD法等によりTEOSガ
ス、TEBガス、TMOPガス等を用いて、NSG、P
SG、BSG、BPSGなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第1層間絶縁
膜41を形成する。この第1層間絶縁膜12の膜厚は、
例えば約500〜2000nm程度とする。ここで好ま
しくは、800℃の程度の高温でアニール処理し、層間
絶縁膜41の膜質を向上させておく。
【0101】続いて、層間絶縁膜41に対する反応性イ
オンエッチング、反応性イオンビームエッチング等のド
ライエッチングにより、コンタクトホール83を同時開
孔する。
【0102】続いて、減圧CVD法等によりポリシリコ
ン膜を堆積し、更にリン(P)を熱拡散し、このポリシ
リコン膜を導電化する。又は、Pイオンをこのポリシリ
コン膜の成膜と同時に導入したドープトシリコン膜を用
いてもよい。このポリシリコン膜の膜厚は、約100〜
500nmの厚さ、好ましくは約150nm程度であ
る。そして、フォトリソグラフィ及びエッチングによ
り、中継層71を形成する。
【0103】続いて、画素電位側容量電極を兼ねる画素
電極中継層71及び第1層間絶縁膜41上に、減圧CV
D法、プラズマCVD法等により高温酸化シリコン膜
(HTO膜)や窒化シリコン膜からなる誘電体膜75を
膜厚50nm程度の比較的薄い厚さに堆積する。但し、
誘電体膜75は、絶縁膜2の場合と同様に、単層膜或い
は多層膜のいずれから構成してもよく、一般にTFTの
ゲート絶縁膜を形成するのに用いられる各種の公知技術
により形成可能である。そして、誘電体膜75を薄くす
る程、蓄積容量70は大きくなるので、結局、膜破れな
どの欠陥が生じないことを条件に、膜厚50nm以下の
極薄い絶縁膜となるように誘電体膜75を形成すると有
利である。
【0104】続いて、誘電体膜75上に、Ti、Cr、
W、Ta、Mo及びPd等の金属や金属シリサイド等の
金属合金膜を、スパッタリングにより、100〜500
nm程度の膜厚に形成する。そしてフォトリソグラフィ
及びエッチングにより、所定パターンを持つ容量線30
0を形成する。即ち、蓄積容量70が完成する。
【0105】但し、容量線300を多層膜から構成する
場合には、先ず誘電体膜75上に減圧CVD法等により
ポリシリコン膜を堆積し、更にリン(P)を熱拡散し、
このポリシリコン膜を導電化して第1膜を形成し、この
上に更に、金属や金属シリサイド等の金属合金膜を第2
膜として積層形成した後、フォトリソグラフィ及びエッ
チングにより第1及び第2膜から所定パターンを持つ容
量線300を形成してもよい。
【0106】次に図8の工程(7)では、例えば、常圧
又は減圧CVD法やTEOSガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第2層間絶
縁膜42を形成する。第1層間絶縁膜42の膜厚は、例
えば500〜1500nm程度である。
【0107】続いて、第2層間絶縁膜42に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、コンタクトホール81を開
孔する。
【0108】続いて、第2層間絶縁膜42上の全面に、
スパッタリング等により、遮光性のAl等の低抵抗金属
や金属シリサイド等を金属膜として、約100〜500
nmの厚さ、好ましくは約300nmに堆積する。そし
て、フォトリソグラフィ及びエッチングにより、所定パ
ターンを有するデータ線6aを形成する。
【0109】次に図8の工程(8)では、データ線6a
上を覆うように、例えば、常圧又は減圧CVD法やTE
OSガス等を用いて、NSG、PSG、BSG、BPS
Gなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなる第3層間絶縁膜43を形成する。第
3層間絶縁膜43の膜厚は、例えば500〜1500n
m程度である。
【0110】続いて、第3層間絶縁膜43に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、不図示のコンタクトホール
85(図2及び図3参照)を開孔する。
【0111】続いて、第3層間絶縁膜43上に、スパッ
タ処理等により、ITO膜等の透明導電性膜を、約50
〜200nmの厚さに堆積する。そして、フォトリソグ
ラフィ及びエッチングにより、画素電極9aを形成す
る。尚、当該液晶装置を反射型の液晶装置に用いる場合
には、Al等の反射率の高い不透明な材料から画素電極
9aを形成してもよい。
【0112】続いて、画素電極9aの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜16(図3参照)が形成される。
【0113】他方、図3に示した対向基板20について
は、ガラス基板等が先ず用意され、額縁としての遮光膜
が、例えば金属クロムをスパッタした後、フォトリソグ
ラフィ及びエッチングを経て形成される。尚、これらの
遮光膜は、導電性である必要はなく、Cr、Ni、Al
などの金属材料の他、カーボンやTiをフォトレジスト
に分散した樹脂ブラックなどの材料から形成してもよ
い。
【0114】その後、対向基板20の全面にスパッタ処
理等により、ITO等の透明導電性膜を、約50〜20
0nmの厚さに堆積することにより、対向電極21を形
成する。更に、対向電極21の全面にポリイミド系の配
向膜の塗布液を塗布した後、所定のプレティルト角を持
つように且つ所定方向でラビング処理を施すこと等によ
り、配向膜22(図3参照)が形成される。
【0115】最後に、上述のように各層が形成されたT
FTアレイ基板10と対向基板20とは、配向膜16及
び22が対面するようにシール材(図9及び図10参
照)により貼り合わされ、真空吸引等により、両基板間
の空間に、例えば複数種類のネマティック液晶を混合し
てなる液晶が吸引されて、所定層厚の液晶層50が形成
される。
【0116】以上説明した製造プロセスにより、前述し
た第1実施形態の電気光学装置を製造できる。
【0117】他方、第2実施形態の電気光学装置を製造
する場合には、図7の工程(3)及び(4)に代えて、
先ず遮光膜片601及び602を形成する領域だけ、絶
縁膜2を除去した後、金属膜をスパッタリング、真空蒸
着、CVD法等により体積し、これを熱処理することで
自己整合的に、遮光膜片601及び602を形成すれば
よい。或いは、金属−シリコン合金を堆積後に熱処理す
ることで自己整合的に、遮光膜片601及び602を形
成してもよい。係る熱処理は、例えば電気アニール又は
ランプアニールにより行う。残りの工程は、上述した図
7及び図8に示したのと同様で済む。加えて、第2実施
形態の電気光学装置を製造する場合には、コンタクト領
域をサリサイド化するので、当該コンタクト領域におけ
る電気抵抗を下げることができる。このため、図8の行
程(5)における高濃度ソース領域1d及び高濃度ドレ
イン領域1eを低抵抗化するためのイオン打ち込み等を
省略することも可能となる。
【0118】尚、上述の製造プロセスでは、コンタクト
ホール511及び512を絶縁膜2の形成後に開孔した
が、コンタクトホール511及び512を走査線3aの
形成後に開孔し、その後遮光膜片501及び502を形
成することも可能である。
【0119】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図9及び図10を参照して説明する。尚、図9は、T
FTアレイ基板10をその上に形成された各構成要素と
共に対向基板20の側から見た平面図であり、図10
は、図9のH−H’断面図である。
【0120】図9において、TFTアレイ基板10の上
には、シール材52がその縁に沿って設けられており、
その内側に並行して、画像表示領域10aの周辺を規定
する額縁としての遮光膜53が設けられている。シール
材52の外側の領域には、データ線6aに画像信号を所
定タイミングで供給することによりデータ線6aを駆動
するデータ線駆動回路101及び外部回路接続端子10
2がTFTアレイ基板10の一辺に沿って設けられてお
り、走査線3aに走査信号を所定タイミングで供給する
ことにより走査線3aを駆動する走査線駆動回路104
が、この一辺に隣接する2辺に沿って設けられている。
走査線3aに供給される走査信号遅延が問題にならない
のならば、走査線駆動回路104は片側だけでも良いこ
とは言うまでもない。また、データ線駆動回路101を
画像表示領域10aの辺に沿って両側に配列してもよ
い。更にTFTアレイ基板10の残る一辺には、画像表
示領域10aの両側に設けられた走査線駆動回路104
間をつなぐための複数の配線105が設けられている。
また、対向基板20のコーナー部の少なくとも1箇所に
おいては、TFTアレイ基板10と対向基板20との間
で電気的に導通をとるための導通材106が設けられて
いる。そして、図10に示すように、図9に示したシー
ル材52とほぼ同じ輪郭を持つ対向基板20が当該シー
ル材52によりTFTアレイ基板10に固着されてい
る。
【0121】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
【0122】以上図1から図10を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、VA(Vertically Aligned)モー
ド、PDLC(Polymer Dispersed Liquid Crystal)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
【0123】以上説明した実施形態における電気光学装
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
【0124】(投射型表示装置の実施形態)次に、以上
詳細に説明した液晶装置をライトバルブとして用いた投
射型表示装置の実施形態について図11及び図12を参
照して説明する。
【0125】先ず、本実施形態の投射型カラー表示装置
の回路構成について図11のブロック図を参照して説明
する。尚、図11は、投射型カラー表示装置における3
枚のライトバルブのうちの1枚に係る回路構成を示した
ものである。これら3枚のライトバルブは、基本的にど
れも同じ構成を持つので、ここでは1枚の回路構成に係
る部分について説明を加えるものである。但し厳密に
は、3枚のライトバルブでは、入力信号が夫々異なり
(即ち、R用、G用、B用の信号で夫々駆動され)、更
にG用のライトバルブに係る回路構成では、R用及びB
用の場合と比べて、画像を反転して表示するように画像
信号の順番を各フィールド又はフレーム内で逆転させる
か又は水平或いは垂直走査方向を逆転させる点も異な
る。
【0126】図11において、投射型カラー表示装置
は、表示情報出力源1000、表示情報処理回路100
2、駆動回路1004、液晶装置100、クロック発生
回路1008並びに電源回路1010を備えて構成され
ている。表示情報出力源1000は、ROM(Read Onl
y Memory)、RAM(Random Access Memory)、光ディ
スク装置などのメモリ、画像信号を同調して出力する同
調回路等を含み、クロック発生回路1008からのクロ
ック信号に基づいて、所定フォーマットの画像信号など
の表示情報を表示情報処理回路1002に出力する。表
示情報処理回路1002は、増幅・極性反転回路、相展
開回路、ローテーション回路、ガンマ補正回路、クラン
プ回路等の周知の各種処理回路を含んで構成されてお
り、クロック信号に基づいて入力された表示情報からデ
ジタル信号を順次生成し、クロック信号CLKと共に駆動
回路1004に出力する。駆動回路1004は、液晶装
置100を駆動する。電源回路1010は、上述の各回
路に所定電源を供給する。尚、液晶装置100を構成す
るTFTアレイ基板の上に、駆動回路1004を搭載し
てもよく、これに加えて表示情報処理回路1002を搭
載してもよい。
【0127】次に図12を参照して、本実施形態の投射
型カラー表示装置の全体構成、特に光学的な構成につい
て説明する。ここに図12は、投射型カラー表示装置の
図式的断面図である。
【0128】図12において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、上述した駆動回路1004がTFTアレイ基板上に
搭載された液晶装置100を含む液晶モジュールを3個
用意し、夫々RGB用のライトバルブ100R、100
G及び100Bとして用いたプロジェクタとして構成さ
れている。液晶プロジェクタ1100では、メタルハラ
イドランプ等の白色光源のランプユニット1102から
投射光が発せられると、3枚のミラー1106及び2枚
のダイクロイックミラー1108によって、RGBの3
原色に対応する光成分R、G、Bに分けられ、各色に対
応するライトバルブ100R、100G及び100Bに
夫々導かれる。この際特にB光は、長い光路による光損
失を防ぐために、入射レンズ1122、リレーレンズ1
123及び出射レンズ1124からなるリレーレンズ系
1121を介して導かれる。そして、ライトバルブ10
0R、100G及び100Bにより夫々変調された3原
色に対応する光成分は、ダイクロイックプリズム111
2により再度合成された後、投射レンズ1114を介し
てスクリーン1120にカラー画像として投射される。
【0129】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法並びに投射型表示装置もまた本発明の技術的範囲
に含まれるものである。
【図面の簡単な説明】
【図1】本発明の第1実施形態の電気光学装置における
画像表示領域を構成するマトリクス状の複数の画素に設
けられた各種素子、配線等の等価回路である。
【図2】第1実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
【図3】図2のA−A’断面図である。
【図4】図2のうち半導体層、遮光膜片等を抜粋して示
す部分平面図である。
【図5】第2実施形態における図2のA−A’断面図で
ある。
【図6】第2実施形態において、半導体層、遮光膜片等
を抜粋して示す部分平面図である。
【図7】第1実施形態の電気光学装置を製造する製造プ
ロセスの各工程における、電気光学装置の積層構造を、
図3の断面図のうち半導体層1a付近に係る部分で順を
追って示す工程図(その1)である。
【図8】第1実施形態の電気光学装置を製造する製造プ
ロセスの各工程における、電気光学装置の積層構造を、
図3の断面図のうち半導体層1a付近に係る部分で順を
追って示す工程図(その2)である。
【図9】実施形態の電気光学装置におけるTFTアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。
【図10】図9のH−H’断面図である。
【図11】本発明の投射型表示装置の実施形態における
ライトバルブに係る回路構成を示したブロック図であ
る。
【図12】本発明の投射型表示装置の実施形態の一例た
るカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁膜 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 11a…下側遮光膜 12…下地絶縁膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 23…第1遮光膜 30…TFT 50…液晶層 70…蓄積容量 71…中継層 75…誘電体膜 81、83、85…コンタクトホール 300…容量線 501、502、601、602…遮光膜片 511、512…コンタクトホール
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G03B 21/00 G03B 21/00 E H01L 21/768 H01L 21/90 D 29/786 29/78 616U 21/336 616T 616K 619B Fターム(参考) 2H088 EA12 HA08 HA13 HA14 HA24 HA28 MA02 2H092 HA04 JA25 JA26 JA34 JA41 JA46 JB22 JB31 JB54 JB61 KA04 KA10 KA12 MA05 MA07 MA08 MA13 MA18 MA27 NA01 NA24 PA09 PA13 RA05 5C094 AA06 AA10 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F033 GG04 HH04 HH08 HH25 JJ01 JJ04 JJ08 JJ17 JJ18 JJ19 JJ20 JJ21 JJ25 KK01 NN03 NN06 NN12 PP09 PP15 QQ08 QQ09 QQ10 QQ13 QQ37 QQ48 QQ58 QQ59 QQ60 QQ65 QQ73 QQ82 QQ83 RR04 RR06 RR09 RR13 RR14 RR15 RR22 SS04 SS11 SS13 VV03 VV06 VV10 VV15 XX10 XX32 XX33 5F110 AA21 CC02 CC08 DD02 DD03 DD05 DD12 DD13 DD14 DD25 EE08 EE27 EE45 FF02 FF03 FF09 FF23 FF32 GG02 GG13 GG16 GG32 GG47 GG52 HJ01 HK05 HK06 HK32 HK33 HK34 HK40 HL02 HL03 HL04 HL05 HL07 HL08 HL23 HL30 HM14 HM15 HM17 HM18 NN03 NN04 NN22 NN23 NN24 NN25 NN26 NN40 NN42 NN43 NN44 NN46 NN48 NN54 NN72 NN73 PP01 PP02 PP03 PP10 PP13 QQ11

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、 画素電極と、 該画素電極に接続されており同一半導体層からなるチャ
    ネル領域、ソース領域及びドレイン領域を有する薄膜ト
    ランジスタと、 前記ソース領域に電気的に接続されたソース引き出し電
    極と、 前記ドレイン領域に電気的に接続されたドレイン引き出
    し電極とを備えており、 前記ソース領域における前記ソース引き出し電極とのコ
    ンタクト領域及び前記ドレイン領域における前記ドレイ
    ン引き出し電極とのコンタクト領域のうち少なくとも一
    方は、導電性の遮光膜片で覆われていることを特徴とす
    る電気光学装置。
  2. 【請求項2】 前記遮光膜片は、前記コンタクト領域上
    に前記薄膜トランジスタのゲート絶縁膜を介して積層さ
    れており、該ゲート絶縁膜に開孔されたコンタクトホー
    ル内で前記コンタクト領域と接触していることを特徴と
    する請求項1に記載の電気光学装置。
  3. 【請求項3】 前記遮光膜片は、金属膜又は合金膜から
    なることを特徴とする請求項1又は2に記載の電気光学
    装置。
  4. 【請求項4】 前記薄膜トランジスタのゲート絶縁膜
    は、前記コンタクト領域で除去されており、 前記遮光膜片は、前記コンタクト領域がサリサイド化さ
    れてなることを特徴とする特徴とする請求項1に記載の
    電気光学装置。
  5. 【請求項5】 前記遮光膜片と別層からなると共に前記
    薄膜トランジスタの少なくともチャネル領域を上方から
    覆う内蔵遮光膜を更に備えており、 前記遮光膜片と前記内蔵遮光膜とは、平面的に見て少な
    くとも部分的に重なっていることを特徴とする請求項1
    から4のいずれか一項に記載の電気光学装置。
  6. 【請求項6】 前記内蔵遮光膜は、平面的に見て前記コ
    ンタクト領域を避けるように切り欠かれており、 前記遮光膜片は、平面的に見て前記内蔵遮光膜が切り欠
    かれている領域を覆うことを特徴とする請求項5に記載
    の電気光学装置。
  7. 【請求項7】 前記遮光膜片と同一層からなると共に前
    記薄膜トランジスタの少なくともチャネル領域を上方か
    ら覆う内蔵遮光膜を更に備えたことを特徴とする請求項
    1から4のいずれか一項に記載の電気光学装置。
  8. 【請求項8】 前記内蔵遮光膜は、前記チャネル領域に
    加えて、前記半導体層における前記チャネル領域に隣接
    する領域を覆うことを特徴する請求項5から7のいずれ
    か一項に記載の電気光学装置。
  9. 【請求項9】 前記内蔵遮光膜は、定電位に落とされて
    いることを特徴とする請求項5から8のいずれか一項に
    記載の電気光学装置。
  10. 【請求項10】 前記遮光膜片は、前記薄膜トランジス
    タのゲート電極と同一層からなることを特徴とする請求
    項1から9のいずれか一項に記載の電気光学装置。
  11. 【請求項11】 前記ゲート電極は、少なくとも部分的
    に遮光性のサリサイドからなることを特徴とする請求項
    10に記載の電気光学装置。
  12. 【請求項12】 前記薄膜トランジスタに接続されたデ
    ータ線を更に備えており、 前記ソース引出し電極は、コンタクトホール内で前記ソ
    ース領域に接続された中継層の一部からなり、該中継層
    を中継して前記ソース領域と前記データ線とが電気的に
    接続されていることを特徴とする請求項1から11のい
    ずれか一項に記載の電気光学装置。
  13. 【請求項13】 前記薄膜トランジスタに接続されたデ
    ータ線を更に備えており、 前記ソース引出し電極は、コンタクトホール内で前記ソ
    ース領域に接続された前記データ線の一部からなること
    を特徴とする請求項1から11のいずれか一項に記載の
    電気光学装置。
  14. 【請求項14】 前記ドレイン引出し電極は、コンタク
    トホール内で前記ドレイン領域に接続された中継層の一
    部からなり、該中継層を中継して前記ドレイン領域と前
    記画素電極とが電気的に接続されていることを特徴とす
    る請求項1から11のいずれか一項に記載の電気光学装
    置。
  15. 【請求項15】 請求項1から14のいずれか一項に記
    載の電気光学装置と、 該電気光学装置に光を入射する光源と、 前記電気光学装置から出射される光を画像として投射す
    る投射光学系とを備えたことを特徴とする投射型表示装
    置。
  16. 【請求項16】 請求項2に記載の電気光学装置を製造
    する電気光学装置の製造方法であって、 前記基板上に前記半導体層を形成する工程と、 前記半導体層上に前記ゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜に前記コンタクトホールを開孔する行
    程と、 前記コンタクトホールを開孔した後に、前記遮光膜片を
    形成する工程とを含むことを特徴とする電気光学装置の
    製造方法。
  17. 【請求項17】 請求項4に記載の電気光学装置を製造
    する電気光学装置の製造方法であって、 前記基板上に前記半導体層を形成する工程と、 前記半導体層上に前記ゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜を前記コンタクト領域で除去する工程
    と、 前記ゲート絶縁膜を除去した後に、前記コンタクト領域
    をサリサイド化する工程とを含むことを特徴とする電気
    光学装置の製造方法。 【発明の実施の形態】
JP2001032517A 2001-02-08 2001-02-08 電気光学装置及びその製造方法並びに投射型表示装置 Expired - Fee Related JP3791338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032517A JP3791338B2 (ja) 2001-02-08 2001-02-08 電気光学装置及びその製造方法並びに投射型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001032517A JP3791338B2 (ja) 2001-02-08 2001-02-08 電気光学装置及びその製造方法並びに投射型表示装置

Publications (3)

Publication Number Publication Date
JP2002236460A true JP2002236460A (ja) 2002-08-23
JP2002236460A5 JP2002236460A5 (ja) 2005-02-24
JP3791338B2 JP3791338B2 (ja) 2006-06-28

Family

ID=18896434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032517A Expired - Fee Related JP3791338B2 (ja) 2001-02-08 2001-02-08 電気光学装置及びその製造方法並びに投射型表示装置

Country Status (1)

Country Link
JP (1) JP3791338B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053630A (ja) * 2002-07-16 2004-02-19 Sharp Corp 液晶表示装置及びその製造方法
JP2005201963A (ja) * 2004-01-13 2005-07-28 Seiko Epson Corp 電気光学装置、それを用いた電子機器、電気光学装置の製造方法
JP2008015455A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2008097024A (ja) * 2007-11-22 2008-04-24 Seiko Epson Corp 電気光学基板、並びにこれを具備する電気光学装置及び電子機器
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
US7483164B2 (en) 2003-06-19 2009-01-27 Olympus Corporation Image processing apparatus
WO2012090788A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 表示素子
KR20150051351A (ko) * 2013-11-04 2015-05-13 엘지디스플레이 주식회사 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
JP2017120893A (ja) * 2015-12-28 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板
US10475872B2 (en) 2015-10-23 2019-11-12 Lg Display Co., Ltd. Display device with light blocking layer and manufacturing method thereof
CN115841973A (zh) * 2023-02-17 2023-03-24 成都莱普科技股份有限公司 一种用于晶圆激光退火的挡光环及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335890A (ja) * 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2000267131A (ja) * 1999-03-12 2000-09-29 Seiko Epson Corp 電気光学装置及びその製造方法
JP2000338903A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置及び投射型表示装置
JP2001013522A (ja) * 1999-06-30 2001-01-19 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335890A (ja) * 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2000267131A (ja) * 1999-03-12 2000-09-29 Seiko Epson Corp 電気光学装置及びその製造方法
JP2000338903A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置及び投射型表示装置
JP2001013522A (ja) * 1999-06-30 2001-01-19 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004053630A (ja) * 2002-07-16 2004-02-19 Sharp Corp 液晶表示装置及びその製造方法
US7483164B2 (en) 2003-06-19 2009-01-27 Olympus Corporation Image processing apparatus
JP2005201963A (ja) * 2004-01-13 2005-07-28 Seiko Epson Corp 電気光学装置、それを用いた電子機器、電気光学装置の製造方法
JP4613491B2 (ja) * 2004-01-13 2011-01-19 セイコーエプソン株式会社 電気光学装置の製造方法
JP2008015455A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP4680878B2 (ja) * 2006-06-30 2011-05-11 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
JP2008097024A (ja) * 2007-11-22 2008-04-24 Seiko Epson Corp 電気光学基板、並びにこれを具備する電気光学装置及び電子機器
WO2012090788A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 表示素子
KR20150051351A (ko) * 2013-11-04 2015-05-13 엘지디스플레이 주식회사 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
KR102123497B1 (ko) * 2013-11-04 2020-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
US10475872B2 (en) 2015-10-23 2019-11-12 Lg Display Co., Ltd. Display device with light blocking layer and manufacturing method thereof
TWI679468B (zh) * 2015-10-23 2019-12-11 南韓商樂金顯示科技股份有限公司 顯示裝置及其製造方法
JP2017120893A (ja) * 2015-12-28 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板
CN115841973A (zh) * 2023-02-17 2023-03-24 成都莱普科技股份有限公司 一种用于晶圆激光退火的挡光环及其制备方法
CN115841973B (zh) * 2023-02-17 2023-04-28 成都莱普科技股份有限公司 一种用于晶圆激光退火的挡光环及其制备方法

Also Published As

Publication number Publication date
JP3791338B2 (ja) 2006-06-28

Similar Documents

Publication Publication Date Title
JP3381718B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3736461B2 (ja) 電気光学装置、投射型表示装置及び電気光学装置の製造方法
JP3731447B2 (ja) 電気光学装置及びその製造方法
JP2002353424A (ja) 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
JP2002122888A (ja) 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
JP3736513B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2002156652A (ja) 電気光学装置及びその製造方法
JP3791338B2 (ja) 電気光学装置及びその製造方法並びに投射型表示装置
JP2002158360A (ja) 電気光学装置及びその製造方法
JP2002149089A (ja) 電気光学装置及び投射型表示装置
JP2000081636A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3551778B2 (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器
JP2002108244A (ja) 電気光学装置の製造方法
JP2000056319A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001265253A (ja) 電気光学装置
JP3969439B2 (ja) 電気光学装置
JP2002122857A (ja) 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜
JP4023107B2 (ja) 電気光学装置及びこれを具備する電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2003098546A (ja) 電気光学装置及びその製造方法並びに電子機器
JPH11183934A (ja) 液晶パネル及びその製造方法並びに電子機器
JP4400239B2 (ja) 電気光学装置及び電子機器
JP2001249361A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001075123A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2000338903A (ja) 電気光学装置の製造方法、電気光学装置及び投射型表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees