JP2004053630A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004053630A JP2004053630A JP2002206697A JP2002206697A JP2004053630A JP 2004053630 A JP2004053630 A JP 2004053630A JP 2002206697 A JP2002206697 A JP 2002206697A JP 2002206697 A JP2002206697 A JP 2002206697A JP 2004053630 A JP2004053630 A JP 2004053630A
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- shielding film
- liquid crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】開口率を低下させることなく、各方向から入射する光の光量を低減することができ、ＴＦＴの特性劣化を防止する。
【解決手段】本発明の液晶表示装置の一方の基板は、半導体膜２４の上方に、活性層となるチャネル領域２４ｓとＬＤＤ領域２４ｌとを覆う直上の上部第１遮光膜２７と、ソース電極３０及びドレイン電極３１の上方に設けられた上部第２遮光膜３４とによる２重の遮光構造を有しているので、上部第２遮光膜３４を回り込んだ光（回折光）が上部第１遮光膜２７によって遮光することができるので、上部第１遮光膜を有しない従来構造の液晶表示装置に比較して遮光効果を高くすることができる。
【選択図】 図１
【解決手段】本発明の液晶表示装置の一方の基板は、半導体膜２４の上方に、活性層となるチャネル領域２４ｓとＬＤＤ領域２４ｌとを覆う直上の上部第１遮光膜２７と、ソース電極３０及びドレイン電極３１の上方に設けられた上部第２遮光膜３４とによる２重の遮光構造を有しているので、上部第２遮光膜３４を回り込んだ光（回折光）が上部第１遮光膜２７によって遮光することができるので、上部第１遮光膜を有しない従来構造の液晶表示装置に比較して遮光効果を高くすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板を一方の基板として用いた液晶表示装置及びその製造方法に関し、特に、遮光性に優れた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、アクティブマトリクス型の液晶表示装置によって画像を表示することが主流になっている。アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成される。
【０００３】
アクティブマトリクス基板は、画像表示の一単位となる画素毎に、マトリクス状に配置された複数の画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。液晶層を挟んでアクティブマトリクス基板に対応して配置された対向基板には、対向電極が形成されている。
【０００４】
このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像を表示する場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる表示電圧を各画素電極に印加する。スイッチング素子がオンになって、表示電圧が画素電極に印加されると、アクティブマトリクス基板の電圧が印加された画素電極と、対向基板に設けられたその画素電極に対向して配置された対向電極との間で所定の電位差が形成され、これにより、両電極間に存在する液晶層の液晶の配向状態が変化し、この液晶の配向状態の変化によって各画素を透過する光量が変化する。このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の印加を各画素ごとに制御することによって、全体として画素表示が行われる。
【０００５】
画素電極をオン・オフするスイッチング素子としては、薄膜トランジスタ（以下、ＴＦＴと略す。）、ダイオード等の非線形素子が用いられるが、液晶表示装置の駆動回路と一体形成することができ、かつ、応答速度を高速化することができる点で、ポリシリコンから形成されたＴＦＴが最も好適であり、このため、スイッチング素子としては、通常、ポリシリコンから形成されたＴＦＴが用いられる。
【０００６】
しかし、上記のアクティブマトリクス型の液晶表示装置は、シリコン等の半導体に照射された光によって、光吸収が起こった場合、半導体には電子、荷電子帯には正孔がそれぞれ励起されることにより電子−正孔対が生成されて、いわゆる光電効果が起こることが一般的に知られている。このため、ポリシリコン薄膜を活性層（チャネル領域）に用いたＴＦＴは、光が照射されると、電子−正孔対に起因した光電流が発生し、ＴＦＴのオフ時のリーク電流が増大する。その結果、ポリシリコン薄膜から形成されたＴＦＴに光が照射されると、この光照射に起因して、クロストークの発生、コントラストの低下等によって、画像品質が低下するという問題点がある。
【０００７】
このように光電効果によって画像品質が低下することを防止するために、ポリシリコンＴＦＴが形成されているアクティブマトリクス基板における光の入射側となる液晶層側または対向基板に、ＴＦＴが形成される位置に対向して遮光膜を設け、液晶層側からＴＦＴに入射される光を遮光する液晶表示装置が提案されている。
【０００８】
【発明が解決しようとする課題】
しかし、液晶表示装置の液晶への光の入射側にのみ遮光膜を設けて、ＴＦＴに直接入射される光を遮光しても、遮光膜が形成されていない部分を通り抜けた光が、液晶表示装置の外部に設けられているレンズ、偏光板、ミラー等の光学部分、または、液晶表示装置の内壁等に反射されて、ＴＦＴに光が照射されるおそれがある。特に透過型のプロジェクション表示装置に液晶表示装置を用いた場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射され、液晶表示装置の内外の各部を反射する反射光の光量が大きくなる。このため、ＴＦＴに直接入射する光だけを遮光し得る遮光膜を設けても、各部を反射する反射光がＴＦＴに入射するおそれがあり、ＴＦＴのオフリークが生じ、その結果、クロストークの発生、コントラスト低下などによって、表示品質が著しく低下するおそれが強い。
【０００９】
ＴＦＴに直接入射する入射光及び液晶表示装置内外の各部から反射される反射光を防止する構成を有する液晶表示装置として、例えば、特開２０００−１３１７１６号公報に提案された液晶表示装置が知られている。
【００１０】
図９には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。
【００１１】
この公報に記載された半導体装置１は、石英基板２上に形成されている。石英基板２上には、石英基板２の下方から照射される光を遮光する下部遮光膜３が所定形状に形成されている。この下部遮光膜３が形成された石英基板２上には、絶縁膜４が形成されて、その上面が全体にわたって同一の高さとされている。
【００１２】
絶縁膜４上には、下部遮光膜３が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層が形成される島状のシリコン薄膜５が形成されている。この島状のシリコン薄膜５は、中央部にチャネル領域５ｃが形成され、このチャネル領域５ｃを挟む両側部に、ソース領域５ｓ、ドレイン領域５ｄがそれぞれ形成されている。
【００１３】
ＴＦＴとなるシリコン薄膜５が形成された絶縁膜４上には、薄膜のゲート絶縁膜６が形成されている。このゲート絶縁膜６上には、シリコン薄膜５に形成されたチャネル領域５ｃに対応してゲート電極７が形成されている。ゲート電極７が形成されたゲート絶縁膜６上には、下層のシリコン薄膜５が形成された部分において厚くなるように層間絶縁膜８が厚膜に形成されている。この層間絶縁膜８及びゲート絶縁膜６には、下層のシリコン薄膜５のソース領域５ｓ及びドレイン領域５ｄがそれぞれ存在する位置に対応して、電極取り出し用のコンタクトホール９が形成されている。
【００１４】
この各コンタクトホール９には、それぞれ、金属膜が埋め込まれて引出電極１０が形成されている。各引出電極１０は、それぞれ、コンタクトホール９を介して下層のシリコン薄膜５のソース領域５ｓ及びドレイン領域５ｄに接続されている。
【００１５】
引出電極１０が形成された層間絶縁膜８上には、パッシベーション膜１１が形成されている。このパッシベーション膜１１上には、下層の下部遮光膜３が形成された位置に対応して上部遮光膜１２が形成されている。
【００１６】
図９に示す半導体装置１では、ＴＦＴとなるシリコン薄膜５の下方及び上方に、それぞれ、下部遮光膜３及び上部遮光膜１２が設けられており、上方から直接ＴＦＴに向けて入射してくる入射光が上部遮光膜１２によって遮光され、下方からの反射光が下部遮光膜３によって遮光される。
【００１７】
しかし、このように上部遮光膜１２が設けられた半導体装置１では、上部遮光膜１２と引出電極１０との相対的位置関係が重要であり、例えば、アライメント精度によって位置ずれが生じて引出電極１０の線幅よりも上部遮光膜１２幅のほうが広くなる場合に、その上部遮光膜１２の端部で回折されて入射される光の強度が大きくなり、半導体膜５のチャネル領域５ｃに達する光の強度が増大するおそれがある。したがって、この半導体装置１では、半導体装置内外において反射して、上部遮光膜１２及び下部遮光膜３によって遮光されない角度で半導体膜５に光が入射することを防止することができず、遮光が不十分であるという問題がある。また、上部及び下部にそれぞれ形成された上部遮光膜１２及び下部遮光膜３の幅を広げれば、各方向から照射される光を遮光する遮光効果を高めることができるが、その代償として、各遮光膜の幅が広がることにより、開口率が低下するという問題がある。
【００１８】
本発明は、上記問題を解決するためになされたものであり、開口率を低下させることなく、各方向から入射する光の光量を低減することができ、ＴＦＴの特性劣化を防止することができる液晶表示装置及びその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、本発明の液晶表示装置は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板を一方の基板とする液晶表示装置において、該アクティブマトリクス基板は、透明基板上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域及びＬＤＤ領域となる所定の島状の半導体膜と、該半導体薄膜と該透明基板との間に、該透明基板の下方から該半導体膜に光が照射されることを防止するように形成された下部遮光膜と、薄膜トランジスタの活性層となる該半導体膜のチャネル領域及びＬＤＤ領域上の直上に設けられ、上方からの光の照射を防止する上部第１遮光膜と、該半導体膜のソース領域及びドレイン領域にそれぞれ電気的に接続されるソース電極及びドレイン電極上に配置され、該ソース電極及びドレイン電極の形状に対応して設けられた上部第２遮光膜と、を備えたことを特徴とするものである。
【００２０】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、ポリシリコン薄膜により形成されることが好ましい。
【００２１】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、薄膜トランジスタの活性層となる半導体膜のチャネル領域の上方を取り囲むように配置されていることが好ましい。
【００２２】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記半導体膜のソース領域及びドレイン領域の双方またはいずれか一方に電気的に接続されていることが好ましい。
【００２３】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記半導体装置の外部に設置された外部電圧に電気的に接続され、該上部第１遮光膜の電位は該外部電圧の電位に固定されることが好ましい。
【００２４】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記外部電圧のｈｉｇｈ電圧に電位が固定されていることが好ましい。
【００２５】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、マトリクス状に配置された画素電極間に引き回されて前記外部電圧に接続されていることが好ましい。
【００２６】
また、本発明の液晶表示装置の製造方法は、透明基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された透明基板の上方に、島状の半導体膜を形成する工程と、該半導体膜に不純物を注入して、ソース領域及びドレイン領域及びチャネル領域及びＬＤＤ領域を形成する工程と、該半導体膜の活性層となるチャネル領域とＬＤＤ領域とに光が照射されることを防止する上部第１遮光膜を形成する工程と、該半導体膜のソース領域及びドレイン領域に電気的に接続するソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極の上方に、該ソース電極及びドレイン電極の形状に対応した上部第２遮光膜を形成する工程と、を包含することを特徴とするものである。
【００２７】
上記本発明の液晶表示装置の製造方法において、前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲であることが好ましい。
【００２８】
【発明の実施の形態】
以下、本発明の液晶表示装置及びその製造方法について、図面に基づいて詳細に説明する。
【００２９】
本発明の液晶表示装置は、アクティブマトリクス基板を一方の基板とするアクティブマトリクス型の液晶表示装置であり、アクティブマトリクス基板の透明基板上に薄膜トランジスタ等により構成される半導体装置がマトリクス状に配置されている。
【００３０】
図１は、本発明に関する半導体装置２０の概略構成を示しており、この半導体装置２０におけるチャネル方向に沿う断面図である。
【００３１】
この半導体装置２０は、ガラス基板等の透明基板２１上に形成されている。透明基板２１上には、透明基板２１の下方から照射される光を遮光する下部遮光膜２２が所定形状に形成されている。この下部遮光膜２２が形成された透明基板２１上には、絶縁膜２３が形成されて、その上面が平坦化されている。
【００３２】
絶縁膜２３上には、下部遮光膜２２が形成された位置に対応して、薄膜トランジスタ（以下、ＴＦＴという）の活性層となる島状の半導体膜２４が形成されている。この島状の半導体膜２４は、チャネル領域２４ｃが所定位置に２箇所にわたって形成され、この２箇所のチャネル領域２４ｃの両側には、それぞれ、ＬＤＤ領域２４ｌが形成されている。また、この半導体膜２４の両側部には、ＬＤＤ領域２４ｌに隣接してソース領域２４ｓ及びドレイン領域２４ｄがそれぞれ形成されている。半導体膜２４は、下部遮光膜２２の上方において下部遮光膜２２の面積よりも小さな面積で形成されている。
【００３３】
ＴＦＴとなる半導体膜２４が形成された絶縁膜２３上には、薄膜のゲート絶縁膜２５が形成されている。このゲート絶縁膜２５において、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに対応する領域には、それぞれ、開口部が形成されている。また、ゲート絶縁膜２５上には、半導体膜２４に形成された２箇所のチャネル領域２４ｃのそれぞれに対応してゲート電極２６が形成されている。また、ゲート絶縁膜２５上に形成された各開口部上には、ポリシリコン薄膜から形成された上部第一遮光膜２７が設けられている。この上部第一遮光膜２７は、ゲート絶縁膜２５に形成された開口部上から各ゲート電極２６に近傍する位置まで平坦に形成され、各ゲート電極２６に近傍する端部から各ゲート電極２６よりも所定高さ上方まで、垂直方向に延び、各ゲート電極２６上から各ゲート電極２６の所定領域を覆う寸法に平坦に延びる形状を有するように形成されている。これにより、各ゲート電極２６の下層の半導体膜２４の活性層となるチャネル領域２４ｃ及びＬＤＤ領域２４ｌは、上部第一遮光膜２７により遮光された状態になっている。ゲート電極２６及び上部第一遮光膜２７がそれぞれ形成されたゲート絶縁膜２５上には、下層の半導体膜２４が形成された部分で厚くなるように厚膜の層間絶縁膜２８が形成されている。この層間絶縁膜２８及びゲート絶縁膜２５には、下層の半導体層２４のソース領域及びドレイン領域が形成された位置に対応して、各上部第一遮光膜２７の上面に達するコンタクトホールが形成されている。
【００３４】
層間絶縁膜２８上には、各コンタクトホールをそれぞれ覆うように、ソース電極３０及びドレイン電極３１が設けられている。ソース電極３０及びドレイン電極３１は、それぞれ、コンタクトーホール内に遮光性の金属を充填するとともに、層間絶縁膜２８上にチャネル方向に直交する方向に長い長方形の平板状の金属膜を有するように形成されている。このソース電極３０及びドレイン電極３１は、コンタクトホール内に充填された金属によって、上部第一遮光膜２７を介して、半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに、それぞれ、電気的に接続されている。
【００３５】
層間絶縁膜２８上には、窒化膜３２及び酸化膜３３がこの順に積層されて、酸化膜３３の上面は一定の高さとされている。酸化膜３３上には、上部第二遮光膜３４が設けられている。この上部第二遮光膜３４は、下層の下部遮光膜２２が形成された位置に対応して同一形状に形成されている。
【００３６】
次に、図１に示す半導体装置２０の製造方法について、図２（ａ）〜（ｅ）および図３（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００３７】
まず、ガラスまたは石英等の透明基板２１上に、遮光膜を、ＣＶＤ法、スパッタ法等を用いて堆積し、続いて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図２（ａ）に示すように、下部遮光膜２２とする。
【００３８】
下部遮光膜２２としては、シリコン膜上に、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属とポリシリコンとを組み合わせて、遮光効果のある材料（金属シリサイド）を構成し、これを膜状として、シリコン膜とシリサイド膜の積層膜としたものが用いられる。下部遮光膜２２をこのように構成すれば、十分な遮光効果が得られると共に、シリコン膜の融点が約１４００℃、シリサイド膜の融点が１３００〜１５００℃またはそれ以上であり、これにより、通常のバックライトは勿論、プロジェクション用のハライドランプのような強力な光を発するランプが用いられた場合においても、十分な耐熱性を有している。さらに、このような構成の下部遮光膜を用いることにより、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有しているため、より良好な安定したＴＦＴ特性が得られるプロセスを構築することが可能になる。
【００３９】
次に、図２（ｂ）に示すように、下部遮光膜２２が形成された透明基板２１上の全面にわたって、ＳｉＯ２膜等の絶縁膜２３を形成する。この絶縁膜２３の膜厚は、下部遮光膜２２を反射して、絶縁膜２３を通過する光が干渉効果により、照射された光の反射量を打ち消すような膜厚に設定される。
【００４０】
次に、図２（ｃ）に示すように、絶縁膜２３上に薄膜トランジスタの活性層となる半導体膜２４を形成する。この半導体膜２４は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等の半導体によって構成される。例えば、半導体膜２４として、多結晶シリコン膜を形成する場合には、絶縁膜２３上に非晶質シリコン膜を５０〜１５０ｎｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜上に形成された半導体膜に対して、フォトリソグラフィ及びエッチングを実施することにより、半導体膜を所定の島状にパターニングする。なお、このような島状の半導体膜を形成した後、閾値電圧を制御するために、不純物イオンを注入する工程を実施してもよい。
【００４１】
次に、図２（ｄ）に示すように、半導体膜２４が形成された絶縁膜２３の全面にわたって、ゲート酸化膜２５を形成する。このゲート酸化膜２５は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜２４を酸化する方法によって形成される。さらに、新たに堆積する方法及び半導体膜を酸化する方法の両方を用いることによって形成してもよい。続いて、半導体膜２４上の部分のゲート酸化膜２５にゲート電極２６を２箇所にわたって形成する。
【００４２】
次に、半導体膜２４に不純物を注入して、図２（ｅ）に示すように、ソース領域２４ｓ、ドレイン領域２４ｄ、チャネル領域２４ｃ、ＬＤＤ領域２４ｌを形成する。このために、ゲート絶縁膜２５上のゲート電極２６を覆うマスク（図示を省略する）を形成し、半導体膜２４に所定の不純物を注入する。これにより、不純物が注入された領域の半導体膜２４がソース領域２４ｓ及びドレイン領域２４ｄとなる。続いて、ゲート電極２６を覆うマスクを除去し、ゲート電極２６をマスクとして、半導体膜２４に不純物を注入する。このときの不純物の注入量は、ソース領域２４ｓ及びドレイン領域２４ｄ形成時の不純物量よりも少なくなるように調整され、これにより、新たに不純物が注入された領域が、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２４ｌとなる。また、マスクとなるゲート電極２６の下の半導体膜２４の領域は、不純物が注入されないことにより、チャネル領域２４ｃとなる。
【００４３】
次に、図３（ａ）に示すように、半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄの位置に対応してゲート絶縁膜２５に開口部を形成し、続いて、ゲート絶縁膜２５上に所定厚さの平坦なポリシリコン薄膜を形成する。このポリシリコン薄膜に対して、ソース領域２４ｓ上及びドレイン領域２４ｄ上の各開口部上から各ゲート電極２６に近傍する位置までの部分を残して他の部分を除去するようにパターニングする。
【００４４】
次いで、ゲート電極２６が形成されたゲート絶縁膜２５上の全面にわたって、所定の膜厚の層間絶縁膜２８を形成し、その上面を平坦化する。続いて、ゲート絶縁膜２８上に形成されたポリシリコン薄膜の各ゲート電極２６側の端部に相当する位置に上面からこの端部に達するホールを層間絶縁膜２８に形成する。続いて、このホール内にポリシリコンが充填されると共に、層間絶縁膜２８上にポリシリコン薄膜が形成されるように上部第一遮光膜２７となるポリシリコンを堆積する。そして、層間絶縁膜２８上のポリシリコン薄膜に対して、ゲート電極２６の近傍部分からゲート電極２６上にゲート電極２６のほぼ全体を覆う部分を残して他の部分を除去するようにパターニングする。このようにして、各ゲート電極２６の外側側面及び上面を覆い、半導体層２４の活性層となるチャネル領域２４ｃ及びＬＤＤ領域２４ｌを遮光する上部第一遮光膜２７が形成される。この上部第一遮光膜２７は、プロセスを容易にするために、半導体膜２４及びゲート電極２６と同様にポリシリコン薄膜からなる材料を用いて形成することが好適である。
【００４５】
次いで、ポリシリコン膜が形成された層間絶縁膜２８に対して、さらに層間絶縁膜２８を堆積する。この層間絶縁膜２８の全体の厚さは、層間絶縁膜２８を通過する光が干渉効果によって、互いに打ち消し合うような膜厚に設定される。
【００４６】
次いで、層間絶縁膜２８に、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄが形成された位置に対応して、それぞれ、ソース領域２４ｓ上及びドレイン領域２４ｄ上の上部第一遮光膜２７に達するコンタクトホールを形成する。
【００４７】
続いて、コンタクトホールがそれぞれ形成された層間絶縁膜２８上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜２８上に堆積されると共に、各コンタクトホール内に充填される。そして、金属層を全面にわたって形成した後、エッチングを実施することにより、半導体膜２４のソース領域２４ｓ、チャネル領域２４ｃ、ドレイン領域２４ｄが配列した方向と直交する方向に延びる形状が残るようにそれ以外の部分を除去する。これにより、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに導通可能なソース電極３０及びドレイン電極３１がそれぞれ形成される。
【００４８】
次に、図３（ｂ）に示すように、ソース電極３０及びドレイン電極３１がそれぞれ形成された層間絶縁膜２８上の全面にわたって窒化膜３２を形成し、続いて、酸化膜３３を形成する。層間絶縁膜２８上の窒化膜３２、酸化膜３３は、金属により形成されたソース電極３０及びドレイン電極３１を保護するためのパッシベーション膜として形成されている。酸化膜３３を形成すると、その後、水素化処理を行う。続いて、凹凸が形成される酸化膜３３の表面上に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００４９】
次に、図３（ｃ）に示すように、平坦化された酸化膜３３上にＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして、斜め方向から入射される光を遮光する上部第二遮光膜３４とする。上部第二遮光膜３４は、下層の下部遮光膜２２と同様に、種々の遮光性材料により形成することが可能である。
【００５０】
上記のようにして製造された半導体装置２０を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極３１上の窒化膜３２及び酸化膜３３上に、コンタクトホールを形成した後、酸化膜３３上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明電極膜により形成された画素電極は、ドレイン電極３１上に形成されたコンタクトホールを介してドレイン電極３１に接続される。
【００５１】
次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜２４の活性層となるチャネル領域２４ｓ及びＬＤＤ領域２４ｌに入射される光量に関する検証を行ったので、その検証結果について、以下に説明する。
【００５２】
図４は、本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。また、図５は、図４に示す半導体装置の活性領域（チャネル領域）へ入射される入射光量を、本発明の構成の半導体装置と従来の構成の半導体装置とを比較して示すグラフである。
【００５３】
ここで、図５に示すグラフにおいて、横軸は本発明に関する上部第一遮光膜２７の膜幅ｄ（μｍ）を示しており、縦軸は、入射光量１に対する半導体膜２４の活性層であるチャネル領域２４ｃに入射される相対入射光強度を示している。
【００５４】
図５のグラフに示すように、従来の半導体装置においては、上部第一遮光膜２７が設けられておらず、ｄ＝０μｍであり、第二遮光層３４の幅寸法を変更することにより、チャネル領域２４ｃに入射される光量は、グラフ中の縦軸の黒丸（●）で示された光強度値を上限値とし、黒四角（■）で示された光強度値を下限値として変動する。
【００５５】
また、本発明の半導体装置について、従来の構成の半導体装置と同程度の上部第二遮光膜３４の膜幅条件として、上部第一遮光膜２７の膜幅を種々変更して入射光量を比較した。この結果、図５のグラフに示されているように、上部第一遮光膜２７の膜幅を大きくすることにより、チャネル領域２４ｓに入射される光量が低下される傾向があることが明らかになっている。
【００５６】
したがって、このシミュレーション結果に基づくと、本発明の半導体装置のように、上部第一遮光膜２７と上部第二遮光膜３４との二重の遮光膜の構成を用いることにより、半導体膜２４の活性層（チャネル領域２４ｓ）及びこのチャネル領域の両側部を挟むように形成されたＬＤＤ領域２４ｌに入射される光量が低減される。これにより、層間絶縁膜２８上に形成されるソース電極３０またはドレイン電極３１の幅を狭く形成しても十分な遮光効果を得ることができ、画素部の開口率を大きくとることが可能になる。
【００５７】
この上部第一遮光膜２７は、活性層の直上部を取り囲むように配置されており、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさないようにすることが望ましい。このために、上述の上部第一遮光膜２７は、それぞれ、Ｄｕａｌ−Ｇａｔｅ構造のチャネル領域を有する半導体装置において、半導体膜２４のソース領域２４ｓ上及びドレイン領域２４ｄ上に配置されて、ソース電極３０及びドレイン電極３１に電気的に接続されている。
【００５８】
上部第１遮光膜２７を電気的に接続する場合、大別して２種類の方法がある。一方法としては、上記のように半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄの双方、またはソース領域２４ｓ及びドレイン領域２４ｄのいずれかに接続する方法があり、他の方法としては、外部電圧に接続する方法がある。以下、図６及び図７によって、この２種類の接続方法の具体例について説明する。なお、この図６及び図７では、一例として、Ｄｕａｌ−Ｇａｔｅ構造のチャネル領域を有する半導体装置を用いて説明しており、各場合についての拡大断面図を示している。
【００５９】
図６は、上部第一遮光膜２７が、下層の半導体膜２４のソース領域２４ｓあるいはドレイン領域２４ｄに接続された場合の断面図であり、（ａ）は、ソース領域２４ｓ及びドレイン領域２４ｄの近傍に分離されて形成された各上部第一遮光膜２７が、それぞれ、ソース領域２４ｓ及びドレイン領域２４ｄに接続されている場合である。これは、上述の実施の形態と同一の接続方法を示している。（ｂ）は、（ａ）の上部遮光膜２７と概略同一の構成とされているが、さらに、各ゲート電極２６の上面から内部側の側面を覆う形状に形成されて、ゲート電極２６の内部側のＬＤＤ領域２４ｌをも覆う形状に形成されている。（ｃ）は、上部第一遮光膜２７が、ソース領域２４ｓ上に形成された後、ソース側に近いゲート電極２６からドレイン電極３１側のゲート電極２６側にまで延び、ドレイン領域２４ｄ側のＬＤＤ領域２４ｌ上で終端されているものである。（ｄ）は、上部第一遮光膜２７が、ドレイン領域２４ｄ上に形成された後、ドレイン側に近いゲート電極２６からソース電極３１側のゲート電極２６側にまで延び、ソース領域２４ｓ側のＬＤＤ領域２４ｌ上で終端されているものである。
【００６０】
図７は、上部第一遮光膜２７が外部電圧に接続された場合の断面図である。この接続方法では、例えば、この半導体装置が液晶表示装置に用いられた場合、マトリクス状に配置された画素電極間を引き回され、さらに駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続される。
【００６１】
この場合、図７（ａ）に示すように、各ゲート電極２６上及び各ゲート電極２６に隣接するそれぞれのＬＤＤ領域２４ｌの全てを覆う形状、（ｂ）ドレイン領域２４ｄ側のＬＤＤ領域２４ｌ以外の領域を覆う形状、（ｃ）ソース領域２４ｓ側のＬＤＤ領域２４ｌ以外の領域を覆う形状に形成される。
【００６２】
このように設けられた上部第一遮光膜２７では、それぞれのゲート電極２６上を併せて覆っているため、ゲート電圧に悪影響を及ぼさないように、上部第一遮光膜２７は、外部のｈｉｇｈ電圧に接続されることが望ましい。
【００６３】
図８は、上部第一遮光膜２７を、駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続した場合における、上部第一遮光膜２７の電圧と画素欠陥個数との関係を調べた結果を示す図である。
【００６４】
この図８に示されるように、上部第一遮光膜２７の電圧が、特に、ｌｏｗ電圧からコモン電圧の間にある場合には、ゲート電極２６とオーバーラップしている上部第一遮光膜２７の電位の影響により、ゲート電極２６に印加される電圧が十分でなくなり、この影響により画素のオン不良が生じて、これに伴う画素欠陥が増大していることが示されている。
【００６５】
一方、上部第一遮光膜２７の電圧が、コモン電圧からｈｉｇｈ電圧の間にある場合には、上記の画素欠陥の発生は低減されている。この場合、ゲート電極２６とオーバーラップしている上部第一遮光膜２７とゲート電極２６との間の距離（絶縁層膜厚）によっても電位の影響は変化するため、上部第一遮光膜２７は、ｈｉｇｈ電圧になっていることが望ましい。
【００６６】
さらに、上記のように上部第一遮光膜２７を外部電圧に接続する場合、データ線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回して接続することが望ましい。例えば、ゲート線に沿って引き回した場合には、上述したように、上部第一遮光膜２７の電位の影響によりゲート信号の遅延が生じ、表示領域全体が鮮明に品質良く表示することができなくなるおそれが強くなるためである。
【００６７】
このように、上記の本発明の上部第一遮光膜２７を接続すれば、半導体膜２４の上部を２重の遮光構造を有するように形成しただけではなく、新たに設けた上部第一遮光膜２７の電気的接続を最適化することができ、より効果的に遮光することができると共に、表示品質を左右するＴＦＴ特性を安定化することが可能となる。
【００６８】
【発明の効果】
本発明の液晶表示装置では、半導体膜の上方に、活性層となるチャネル領域とＬＤＤ領域とを覆う直上の上部第１遮光膜と、ソース電極及びドレイン電極の上方に設けられた上部第２遮光膜とによる２重の遮光構造を有しているので、上部第２遮光膜を回り込んだ光（回折光）が上部第１遮光膜によって遮光することができるので、上部第１遮光膜を有しない従来構造の液晶表示装置に比較して遮光効果を高くすることができる。
【００６９】
また、この上部第１遮光膜を、ソース電極及びドレイン電極の双方またはそのいずれかに接続するか、または、外部電圧に接続することによって、表示品質を左右するＴＦＴ特性を安定化することができる。
【００７０】
このような上部第１遮光膜及び上部第２遮光膜の２重の遮光構造を有することによって、遮光膜幅を必要以上に大きく設けることなく効果的に入射光を遮光して、開口率を向上することができるので、小型で高精細な液晶表示装置を提供することが可能である。
【図面の簡単な説明】
【図１】本発明に関する半導体装置のチャネル方向に沿う断面図である。
【図２】（ａ）〜（ｅ）は、それぞれ、本発明の液晶表示装置に関する半導体装置を製造する方法を工程毎に説明する断面図である。
【図３】（ａ）〜（ｃ）は、それぞれ、その半導体装置を製造する方法を工程毎に説明する断面図である。
【図４】本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。
【図５】図４に示す半導体装置の活性領域（チャネル領域）へ入射される入射光量を、本発明の構成の半導体装置と従来の構成の半導体装置とを比較して示すグラフである。
【図６】上部第一遮光膜が、下層の半導体膜のソース領域あるいはドレイン領域に接続された場合の断面図である。
【図７】上部第一遮光膜が外部電圧に接続された場合の断面図である。
【図８】上部第一遮光膜を、駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続した場合における、上部第一遮光膜の電圧と画素欠陥個数との関係を調べた結果を示す図である。
【図９】従来の液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図である。
【符号の説明】
２０ 半導体装置
２１ 透明基板
２２ 下部遮光膜
２３ 絶縁膜
２４ 半導体膜
２５ ゲート絶縁膜
２６ ゲート電極
２７ 上部第一遮光膜
２８ 層間絶縁膜
３０ ソース電極
３１ ドレイン電極
３２ 窒化膜
３３ 酸化膜
３４ 上部第二遮光膜
【発明の属する技術分野】
本発明は、アクティブマトリクス基板を一方の基板として用いた液晶表示装置及びその製造方法に関し、特に、遮光性に優れた液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置においては、アクティブマトリクス型の液晶表示装置によって画像を表示することが主流になっている。アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成される。
【０００３】
アクティブマトリクス基板は、画像表示の一単位となる画素毎に、マトリクス状に配置された複数の画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。液晶層を挟んでアクティブマトリクス基板に対応して配置された対向基板には、対向電極が形成されている。
【０００４】
このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像を表示する場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる表示電圧を各画素電極に印加する。スイッチング素子がオンになって、表示電圧が画素電極に印加されると、アクティブマトリクス基板の電圧が印加された画素電極と、対向基板に設けられたその画素電極に対向して配置された対向電極との間で所定の電位差が形成され、これにより、両電極間に存在する液晶層の液晶の配向状態が変化し、この液晶の配向状態の変化によって各画素を透過する光量が変化する。このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の印加を各画素ごとに制御することによって、全体として画素表示が行われる。
【０００５】
画素電極をオン・オフするスイッチング素子としては、薄膜トランジスタ（以下、ＴＦＴと略す。）、ダイオード等の非線形素子が用いられるが、液晶表示装置の駆動回路と一体形成することができ、かつ、応答速度を高速化することができる点で、ポリシリコンから形成されたＴＦＴが最も好適であり、このため、スイッチング素子としては、通常、ポリシリコンから形成されたＴＦＴが用いられる。
【０００６】
しかし、上記のアクティブマトリクス型の液晶表示装置は、シリコン等の半導体に照射された光によって、光吸収が起こった場合、半導体には電子、荷電子帯には正孔がそれぞれ励起されることにより電子−正孔対が生成されて、いわゆる光電効果が起こることが一般的に知られている。このため、ポリシリコン薄膜を活性層（チャネル領域）に用いたＴＦＴは、光が照射されると、電子−正孔対に起因した光電流が発生し、ＴＦＴのオフ時のリーク電流が増大する。その結果、ポリシリコン薄膜から形成されたＴＦＴに光が照射されると、この光照射に起因して、クロストークの発生、コントラストの低下等によって、画像品質が低下するという問題点がある。
【０００７】
このように光電効果によって画像品質が低下することを防止するために、ポリシリコンＴＦＴが形成されているアクティブマトリクス基板における光の入射側となる液晶層側または対向基板に、ＴＦＴが形成される位置に対向して遮光膜を設け、液晶層側からＴＦＴに入射される光を遮光する液晶表示装置が提案されている。
【０００８】
【発明が解決しようとする課題】
しかし、液晶表示装置の液晶への光の入射側にのみ遮光膜を設けて、ＴＦＴに直接入射される光を遮光しても、遮光膜が形成されていない部分を通り抜けた光が、液晶表示装置の外部に設けられているレンズ、偏光板、ミラー等の光学部分、または、液晶表示装置の内壁等に反射されて、ＴＦＴに光が照射されるおそれがある。特に透過型のプロジェクション表示装置に液晶表示装置を用いた場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射され、液晶表示装置の内外の各部を反射する反射光の光量が大きくなる。このため、ＴＦＴに直接入射する光だけを遮光し得る遮光膜を設けても、各部を反射する反射光がＴＦＴに入射するおそれがあり、ＴＦＴのオフリークが生じ、その結果、クロストークの発生、コントラスト低下などによって、表示品質が著しく低下するおそれが強い。
【０００９】
ＴＦＴに直接入射する入射光及び液晶表示装置内外の各部から反射される反射光を防止する構成を有する液晶表示装置として、例えば、特開２０００−１３１７１６号公報に提案された液晶表示装置が知られている。
【００１０】
図９には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。
【００１１】
この公報に記載された半導体装置１は、石英基板２上に形成されている。石英基板２上には、石英基板２の下方から照射される光を遮光する下部遮光膜３が所定形状に形成されている。この下部遮光膜３が形成された石英基板２上には、絶縁膜４が形成されて、その上面が全体にわたって同一の高さとされている。
【００１２】
絶縁膜４上には、下部遮光膜３が形成された位置に対応して、薄膜トランジスタ（ＴＦＴ）の活性層が形成される島状のシリコン薄膜５が形成されている。この島状のシリコン薄膜５は、中央部にチャネル領域５ｃが形成され、このチャネル領域５ｃを挟む両側部に、ソース領域５ｓ、ドレイン領域５ｄがそれぞれ形成されている。
【００１３】
ＴＦＴとなるシリコン薄膜５が形成された絶縁膜４上には、薄膜のゲート絶縁膜６が形成されている。このゲート絶縁膜６上には、シリコン薄膜５に形成されたチャネル領域５ｃに対応してゲート電極７が形成されている。ゲート電極７が形成されたゲート絶縁膜６上には、下層のシリコン薄膜５が形成された部分において厚くなるように層間絶縁膜８が厚膜に形成されている。この層間絶縁膜８及びゲート絶縁膜６には、下層のシリコン薄膜５のソース領域５ｓ及びドレイン領域５ｄがそれぞれ存在する位置に対応して、電極取り出し用のコンタクトホール９が形成されている。
【００１４】
この各コンタクトホール９には、それぞれ、金属膜が埋め込まれて引出電極１０が形成されている。各引出電極１０は、それぞれ、コンタクトホール９を介して下層のシリコン薄膜５のソース領域５ｓ及びドレイン領域５ｄに接続されている。
【００１５】
引出電極１０が形成された層間絶縁膜８上には、パッシベーション膜１１が形成されている。このパッシベーション膜１１上には、下層の下部遮光膜３が形成された位置に対応して上部遮光膜１２が形成されている。
【００１６】
図９に示す半導体装置１では、ＴＦＴとなるシリコン薄膜５の下方及び上方に、それぞれ、下部遮光膜３及び上部遮光膜１２が設けられており、上方から直接ＴＦＴに向けて入射してくる入射光が上部遮光膜１２によって遮光され、下方からの反射光が下部遮光膜３によって遮光される。
【００１７】
しかし、このように上部遮光膜１２が設けられた半導体装置１では、上部遮光膜１２と引出電極１０との相対的位置関係が重要であり、例えば、アライメント精度によって位置ずれが生じて引出電極１０の線幅よりも上部遮光膜１２幅のほうが広くなる場合に、その上部遮光膜１２の端部で回折されて入射される光の強度が大きくなり、半導体膜５のチャネル領域５ｃに達する光の強度が増大するおそれがある。したがって、この半導体装置１では、半導体装置内外において反射して、上部遮光膜１２及び下部遮光膜３によって遮光されない角度で半導体膜５に光が入射することを防止することができず、遮光が不十分であるという問題がある。また、上部及び下部にそれぞれ形成された上部遮光膜１２及び下部遮光膜３の幅を広げれば、各方向から照射される光を遮光する遮光効果を高めることができるが、その代償として、各遮光膜の幅が広がることにより、開口率が低下するという問題がある。
【００１８】
本発明は、上記問題を解決するためになされたものであり、開口率を低下させることなく、各方向から入射する光の光量を低減することができ、ＴＦＴの特性劣化を防止することができる液晶表示装置及びその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するため、本発明の液晶表示装置は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板を一方の基板とする液晶表示装置において、該アクティブマトリクス基板は、透明基板上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域及びＬＤＤ領域となる所定の島状の半導体膜と、該半導体薄膜と該透明基板との間に、該透明基板の下方から該半導体膜に光が照射されることを防止するように形成された下部遮光膜と、薄膜トランジスタの活性層となる該半導体膜のチャネル領域及びＬＤＤ領域上の直上に設けられ、上方からの光の照射を防止する上部第１遮光膜と、該半導体膜のソース領域及びドレイン領域にそれぞれ電気的に接続されるソース電極及びドレイン電極上に配置され、該ソース電極及びドレイン電極の形状に対応して設けられた上部第２遮光膜と、を備えたことを特徴とするものである。
【００２０】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、ポリシリコン薄膜により形成されることが好ましい。
【００２１】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、薄膜トランジスタの活性層となる半導体膜のチャネル領域の上方を取り囲むように配置されていることが好ましい。
【００２２】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記半導体膜のソース領域及びドレイン領域の双方またはいずれか一方に電気的に接続されていることが好ましい。
【００２３】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記半導体装置の外部に設置された外部電圧に電気的に接続され、該上部第１遮光膜の電位は該外部電圧の電位に固定されることが好ましい。
【００２４】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、前記外部電圧のｈｉｇｈ電圧に電位が固定されていることが好ましい。
【００２５】
上記本発明の液晶表示装置において、前記上部第１遮光膜は、マトリクス状に配置された画素電極間に引き回されて前記外部電圧に接続されていることが好ましい。
【００２６】
また、本発明の液晶表示装置の製造方法は、透明基板上に下部遮光膜を形成する工程と、該下部遮光膜が形成された透明基板の上方に、島状の半導体膜を形成する工程と、該半導体膜に不純物を注入して、ソース領域及びドレイン領域及びチャネル領域及びＬＤＤ領域を形成する工程と、該半導体膜の活性層となるチャネル領域とＬＤＤ領域とに光が照射されることを防止する上部第１遮光膜を形成する工程と、該半導体膜のソース領域及びドレイン領域に電気的に接続するソース電極及びドレイン電極を形成する工程と、該ソース電極及びドレイン電極の上方に、該ソース電極及びドレイン電極の形状に対応した上部第２遮光膜を形成する工程と、を包含することを特徴とするものである。
【００２７】
上記本発明の液晶表示装置の製造方法において、前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲であることが好ましい。
【００２８】
【発明の実施の形態】
以下、本発明の液晶表示装置及びその製造方法について、図面に基づいて詳細に説明する。
【００２９】
本発明の液晶表示装置は、アクティブマトリクス基板を一方の基板とするアクティブマトリクス型の液晶表示装置であり、アクティブマトリクス基板の透明基板上に薄膜トランジスタ等により構成される半導体装置がマトリクス状に配置されている。
【００３０】
図１は、本発明に関する半導体装置２０の概略構成を示しており、この半導体装置２０におけるチャネル方向に沿う断面図である。
【００３１】
この半導体装置２０は、ガラス基板等の透明基板２１上に形成されている。透明基板２１上には、透明基板２１の下方から照射される光を遮光する下部遮光膜２２が所定形状に形成されている。この下部遮光膜２２が形成された透明基板２１上には、絶縁膜２３が形成されて、その上面が平坦化されている。
【００３２】
絶縁膜２３上には、下部遮光膜２２が形成された位置に対応して、薄膜トランジスタ（以下、ＴＦＴという）の活性層となる島状の半導体膜２４が形成されている。この島状の半導体膜２４は、チャネル領域２４ｃが所定位置に２箇所にわたって形成され、この２箇所のチャネル領域２４ｃの両側には、それぞれ、ＬＤＤ領域２４ｌが形成されている。また、この半導体膜２４の両側部には、ＬＤＤ領域２４ｌに隣接してソース領域２４ｓ及びドレイン領域２４ｄがそれぞれ形成されている。半導体膜２４は、下部遮光膜２２の上方において下部遮光膜２２の面積よりも小さな面積で形成されている。
【００３３】
ＴＦＴとなる半導体膜２４が形成された絶縁膜２３上には、薄膜のゲート絶縁膜２５が形成されている。このゲート絶縁膜２５において、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに対応する領域には、それぞれ、開口部が形成されている。また、ゲート絶縁膜２５上には、半導体膜２４に形成された２箇所のチャネル領域２４ｃのそれぞれに対応してゲート電極２６が形成されている。また、ゲート絶縁膜２５上に形成された各開口部上には、ポリシリコン薄膜から形成された上部第一遮光膜２７が設けられている。この上部第一遮光膜２７は、ゲート絶縁膜２５に形成された開口部上から各ゲート電極２６に近傍する位置まで平坦に形成され、各ゲート電極２６に近傍する端部から各ゲート電極２６よりも所定高さ上方まで、垂直方向に延び、各ゲート電極２６上から各ゲート電極２６の所定領域を覆う寸法に平坦に延びる形状を有するように形成されている。これにより、各ゲート電極２６の下層の半導体膜２４の活性層となるチャネル領域２４ｃ及びＬＤＤ領域２４ｌは、上部第一遮光膜２７により遮光された状態になっている。ゲート電極２６及び上部第一遮光膜２７がそれぞれ形成されたゲート絶縁膜２５上には、下層の半導体膜２４が形成された部分で厚くなるように厚膜の層間絶縁膜２８が形成されている。この層間絶縁膜２８及びゲート絶縁膜２５には、下層の半導体層２４のソース領域及びドレイン領域が形成された位置に対応して、各上部第一遮光膜２７の上面に達するコンタクトホールが形成されている。
【００３４】
層間絶縁膜２８上には、各コンタクトホールをそれぞれ覆うように、ソース電極３０及びドレイン電極３１が設けられている。ソース電極３０及びドレイン電極３１は、それぞれ、コンタクトーホール内に遮光性の金属を充填するとともに、層間絶縁膜２８上にチャネル方向に直交する方向に長い長方形の平板状の金属膜を有するように形成されている。このソース電極３０及びドレイン電極３１は、コンタクトホール内に充填された金属によって、上部第一遮光膜２７を介して、半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに、それぞれ、電気的に接続されている。
【００３５】
層間絶縁膜２８上には、窒化膜３２及び酸化膜３３がこの順に積層されて、酸化膜３３の上面は一定の高さとされている。酸化膜３３上には、上部第二遮光膜３４が設けられている。この上部第二遮光膜３４は、下層の下部遮光膜２２が形成された位置に対応して同一形状に形成されている。
【００３６】
次に、図１に示す半導体装置２０の製造方法について、図２（ａ）〜（ｅ）および図３（ａ）〜（ｃ）を用いて、工程毎に説明する。
【００３７】
まず、ガラスまたは石英等の透明基板２１上に、遮光膜を、ＣＶＤ法、スパッタ法等を用いて堆積し、続いて、この遮光膜を、フォトリソグラフィ及びエッチングを用いて所定形状にパターニングして、図２（ａ）に示すように、下部遮光膜２２とする。
【００３８】
下部遮光膜２２としては、シリコン膜上に、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）等の金属とポリシリコンとを組み合わせて、遮光効果のある材料（金属シリサイド）を構成し、これを膜状として、シリコン膜とシリサイド膜の積層膜としたものが用いられる。下部遮光膜２２をこのように構成すれば、十分な遮光効果が得られると共に、シリコン膜の融点が約１４００℃、シリサイド膜の融点が１３００〜１５００℃またはそれ以上であり、これにより、通常のバックライトは勿論、プロジェクション用のハライドランプのような強力な光を発するランプが用いられた場合においても、十分な耐熱性を有している。さらに、このような構成の下部遮光膜を用いることにより、後述の製造工程にて、９００〜１２００℃という高温のプロセス温度による高温熱処理を実施しても、十分な耐熱性を有しているため、より良好な安定したＴＦＴ特性が得られるプロセスを構築することが可能になる。
【００３９】
次に、図２（ｂ）に示すように、下部遮光膜２２が形成された透明基板２１上の全面にわたって、ＳｉＯ２膜等の絶縁膜２３を形成する。この絶縁膜２３の膜厚は、下部遮光膜２２を反射して、絶縁膜２３を通過する光が干渉効果により、照射された光の反射量を打ち消すような膜厚に設定される。
【００４０】
次に、図２（ｃ）に示すように、絶縁膜２３上に薄膜トランジスタの活性層となる半導体膜２４を形成する。この半導体膜２４は、非晶質、多結晶または単結晶等のＳｉ膜、Ｇｅ膜、ＧａＡｓ膜またはＧａＰ膜等の半導体によって構成される。例えば、半導体膜２４として、多結晶シリコン膜を形成する場合には、絶縁膜２３上に非晶質シリコン膜を５０〜１５０ｎｍの膜厚に形成した後、高温条件での熱処理またはレーザー光照射を実施することによって多結晶化する方法を用いることが一般的である。続いて、絶縁膜上に形成された半導体膜に対して、フォトリソグラフィ及びエッチングを実施することにより、半導体膜を所定の島状にパターニングする。なお、このような島状の半導体膜を形成した後、閾値電圧を制御するために、不純物イオンを注入する工程を実施してもよい。
【００４１】
次に、図２（ｄ）に示すように、半導体膜２４が形成された絶縁膜２３の全面にわたって、ゲート酸化膜２５を形成する。このゲート酸化膜２５は、ＣＶＤ法を用いて新たに堆積する方法、または、半導体膜２４を酸化する方法によって形成される。さらに、新たに堆積する方法及び半導体膜を酸化する方法の両方を用いることによって形成してもよい。続いて、半導体膜２４上の部分のゲート酸化膜２５にゲート電極２６を２箇所にわたって形成する。
【００４２】
次に、半導体膜２４に不純物を注入して、図２（ｅ）に示すように、ソース領域２４ｓ、ドレイン領域２４ｄ、チャネル領域２４ｃ、ＬＤＤ領域２４ｌを形成する。このために、ゲート絶縁膜２５上のゲート電極２６を覆うマスク（図示を省略する）を形成し、半導体膜２４に所定の不純物を注入する。これにより、不純物が注入された領域の半導体膜２４がソース領域２４ｓ及びドレイン領域２４ｄとなる。続いて、ゲート電極２６を覆うマスクを除去し、ゲート電極２６をマスクとして、半導体膜２４に不純物を注入する。このときの不純物の注入量は、ソース領域２４ｓ及びドレイン領域２４ｄ形成時の不純物量よりも少なくなるように調整され、これにより、新たに不純物が注入された領域が、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２４ｌとなる。また、マスクとなるゲート電極２６の下の半導体膜２４の領域は、不純物が注入されないことにより、チャネル領域２４ｃとなる。
【００４３】
次に、図３（ａ）に示すように、半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄの位置に対応してゲート絶縁膜２５に開口部を形成し、続いて、ゲート絶縁膜２５上に所定厚さの平坦なポリシリコン薄膜を形成する。このポリシリコン薄膜に対して、ソース領域２４ｓ上及びドレイン領域２４ｄ上の各開口部上から各ゲート電極２６に近傍する位置までの部分を残して他の部分を除去するようにパターニングする。
【００４４】
次いで、ゲート電極２６が形成されたゲート絶縁膜２５上の全面にわたって、所定の膜厚の層間絶縁膜２８を形成し、その上面を平坦化する。続いて、ゲート絶縁膜２８上に形成されたポリシリコン薄膜の各ゲート電極２６側の端部に相当する位置に上面からこの端部に達するホールを層間絶縁膜２８に形成する。続いて、このホール内にポリシリコンが充填されると共に、層間絶縁膜２８上にポリシリコン薄膜が形成されるように上部第一遮光膜２７となるポリシリコンを堆積する。そして、層間絶縁膜２８上のポリシリコン薄膜に対して、ゲート電極２６の近傍部分からゲート電極２６上にゲート電極２６のほぼ全体を覆う部分を残して他の部分を除去するようにパターニングする。このようにして、各ゲート電極２６の外側側面及び上面を覆い、半導体層２４の活性層となるチャネル領域２４ｃ及びＬＤＤ領域２４ｌを遮光する上部第一遮光膜２７が形成される。この上部第一遮光膜２７は、プロセスを容易にするために、半導体膜２４及びゲート電極２６と同様にポリシリコン薄膜からなる材料を用いて形成することが好適である。
【００４５】
次いで、ポリシリコン膜が形成された層間絶縁膜２８に対して、さらに層間絶縁膜２８を堆積する。この層間絶縁膜２８の全体の厚さは、層間絶縁膜２８を通過する光が干渉効果によって、互いに打ち消し合うような膜厚に設定される。
【００４６】
次いで、層間絶縁膜２８に、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄが形成された位置に対応して、それぞれ、ソース領域２４ｓ上及びドレイン領域２４ｄ上の上部第一遮光膜２７に達するコンタクトホールを形成する。
【００４７】
続いて、コンタクトホールがそれぞれ形成された層間絶縁膜２８上の全体にわたって、Ａｌ等の金属層を堆積する。このＡｌ等の金属層は、層間絶縁膜２８上に堆積されると共に、各コンタクトホール内に充填される。そして、金属層を全面にわたって形成した後、エッチングを実施することにより、半導体膜２４のソース領域２４ｓ、チャネル領域２４ｃ、ドレイン領域２４ｄが配列した方向と直交する方向に延びる形状が残るようにそれ以外の部分を除去する。これにより、下層の半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄに導通可能なソース電極３０及びドレイン電極３１がそれぞれ形成される。
【００４８】
次に、図３（ｂ）に示すように、ソース電極３０及びドレイン電極３１がそれぞれ形成された層間絶縁膜２８上の全面にわたって窒化膜３２を形成し、続いて、酸化膜３３を形成する。層間絶縁膜２８上の窒化膜３２、酸化膜３３は、金属により形成されたソース電極３０及びドレイン電極３１を保護するためのパッシベーション膜として形成されている。酸化膜３３を形成すると、その後、水素化処理を行う。続いて、凹凸が形成される酸化膜３３の表面上に対して、エッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等を行うことにより平坦化する。
【００４９】
次に、図３（ｃ）に示すように、平坦化された酸化膜３３上にＣＶＤ法、スパッタ法等を用いて遮光膜を形成し、その後、フォトリソグラフィ及びエッチングを行うことにより所定の形状にパターニングして、斜め方向から入射される光を遮光する上部第二遮光膜３４とする。上部第二遮光膜３４は、下層の下部遮光膜２２と同様に、種々の遮光性材料により形成することが可能である。
【００５０】
上記のようにして製造された半導体装置２０を、液晶表示装置のアクティブマトリクス基板として用いる場合、ドレイン電極３１上の窒化膜３２及び酸化膜３３上に、コンタクトホールを形成した後、酸化膜３３上に、画素電極となる透明金属膜をＩＴＯ等によって形成し、所定形状にエッチングする。この透明電極膜により形成された画素電極は、ドレイン電極３１上に形成されたコンタクトホールを介してドレイン電極３１に接続される。
【００５１】
次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜２４の活性層となるチャネル領域２４ｓ及びＬＤＤ領域２４ｌに入射される光量に関する検証を行ったので、その検証結果について、以下に説明する。
【００５２】
図４は、本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。また、図５は、図４に示す半導体装置の活性領域（チャネル領域）へ入射される入射光量を、本発明の構成の半導体装置と従来の構成の半導体装置とを比較して示すグラフである。
【００５３】
ここで、図５に示すグラフにおいて、横軸は本発明に関する上部第一遮光膜２７の膜幅ｄ（μｍ）を示しており、縦軸は、入射光量１に対する半導体膜２４の活性層であるチャネル領域２４ｃに入射される相対入射光強度を示している。
【００５４】
図５のグラフに示すように、従来の半導体装置においては、上部第一遮光膜２７が設けられておらず、ｄ＝０μｍであり、第二遮光層３４の幅寸法を変更することにより、チャネル領域２４ｃに入射される光量は、グラフ中の縦軸の黒丸（●）で示された光強度値を上限値とし、黒四角（■）で示された光強度値を下限値として変動する。
【００５５】
また、本発明の半導体装置について、従来の構成の半導体装置と同程度の上部第二遮光膜３４の膜幅条件として、上部第一遮光膜２７の膜幅を種々変更して入射光量を比較した。この結果、図５のグラフに示されているように、上部第一遮光膜２７の膜幅を大きくすることにより、チャネル領域２４ｓに入射される光量が低下される傾向があることが明らかになっている。
【００５６】
したがって、このシミュレーション結果に基づくと、本発明の半導体装置のように、上部第一遮光膜２７と上部第二遮光膜３４との二重の遮光膜の構成を用いることにより、半導体膜２４の活性層（チャネル領域２４ｓ）及びこのチャネル領域の両側部を挟むように形成されたＬＤＤ領域２４ｌに入射される光量が低減される。これにより、層間絶縁膜２８上に形成されるソース電極３０またはドレイン電極３１の幅を狭く形成しても十分な遮光効果を得ることができ、画素部の開口率を大きくとることが可能になる。
【００５７】
この上部第一遮光膜２７は、活性層の直上部を取り囲むように配置されており、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさないようにすることが望ましい。このために、上述の上部第一遮光膜２７は、それぞれ、Ｄｕａｌ−Ｇａｔｅ構造のチャネル領域を有する半導体装置において、半導体膜２４のソース領域２４ｓ上及びドレイン領域２４ｄ上に配置されて、ソース電極３０及びドレイン電極３１に電気的に接続されている。
【００５８】
上部第１遮光膜２７を電気的に接続する場合、大別して２種類の方法がある。一方法としては、上記のように半導体膜２４のソース領域２４ｓ及びドレイン領域２４ｄの双方、またはソース領域２４ｓ及びドレイン領域２４ｄのいずれかに接続する方法があり、他の方法としては、外部電圧に接続する方法がある。以下、図６及び図７によって、この２種類の接続方法の具体例について説明する。なお、この図６及び図７では、一例として、Ｄｕａｌ−Ｇａｔｅ構造のチャネル領域を有する半導体装置を用いて説明しており、各場合についての拡大断面図を示している。
【００５９】
図６は、上部第一遮光膜２７が、下層の半導体膜２４のソース領域２４ｓあるいはドレイン領域２４ｄに接続された場合の断面図であり、（ａ）は、ソース領域２４ｓ及びドレイン領域２４ｄの近傍に分離されて形成された各上部第一遮光膜２７が、それぞれ、ソース領域２４ｓ及びドレイン領域２４ｄに接続されている場合である。これは、上述の実施の形態と同一の接続方法を示している。（ｂ）は、（ａ）の上部遮光膜２７と概略同一の構成とされているが、さらに、各ゲート電極２６の上面から内部側の側面を覆う形状に形成されて、ゲート電極２６の内部側のＬＤＤ領域２４ｌをも覆う形状に形成されている。（ｃ）は、上部第一遮光膜２７が、ソース領域２４ｓ上に形成された後、ソース側に近いゲート電極２６からドレイン電極３１側のゲート電極２６側にまで延び、ドレイン領域２４ｄ側のＬＤＤ領域２４ｌ上で終端されているものである。（ｄ）は、上部第一遮光膜２７が、ドレイン領域２４ｄ上に形成された後、ドレイン側に近いゲート電極２６からソース電極３１側のゲート電極２６側にまで延び、ソース領域２４ｓ側のＬＤＤ領域２４ｌ上で終端されているものである。
【００６０】
図７は、上部第一遮光膜２７が外部電圧に接続された場合の断面図である。この接続方法では、例えば、この半導体装置が液晶表示装置に用いられた場合、マトリクス状に配置された画素電極間を引き回され、さらに駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続される。
【００６１】
この場合、図７（ａ）に示すように、各ゲート電極２６上及び各ゲート電極２６に隣接するそれぞれのＬＤＤ領域２４ｌの全てを覆う形状、（ｂ）ドレイン領域２４ｄ側のＬＤＤ領域２４ｌ以外の領域を覆う形状、（ｃ）ソース領域２４ｓ側のＬＤＤ領域２４ｌ以外の領域を覆う形状に形成される。
【００６２】
このように設けられた上部第一遮光膜２７では、それぞれのゲート電極２６上を併せて覆っているため、ゲート電圧に悪影響を及ぼさないように、上部第一遮光膜２７は、外部のｈｉｇｈ電圧に接続されることが望ましい。
【００６３】
図８は、上部第一遮光膜２７を、駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続した場合における、上部第一遮光膜２７の電圧と画素欠陥個数との関係を調べた結果を示す図である。
【００６４】
この図８に示されるように、上部第一遮光膜２７の電圧が、特に、ｌｏｗ電圧からコモン電圧の間にある場合には、ゲート電極２６とオーバーラップしている上部第一遮光膜２７の電位の影響により、ゲート電極２６に印加される電圧が十分でなくなり、この影響により画素のオン不良が生じて、これに伴う画素欠陥が増大していることが示されている。
【００６５】
一方、上部第一遮光膜２７の電圧が、コモン電圧からｈｉｇｈ電圧の間にある場合には、上記の画素欠陥の発生は低減されている。この場合、ゲート電極２６とオーバーラップしている上部第一遮光膜２７とゲート電極２６との間の距離（絶縁層膜厚）によっても電位の影響は変化するため、上部第一遮光膜２７は、ｈｉｇｈ電圧になっていることが望ましい。
【００６６】
さらに、上記のように上部第一遮光膜２７を外部電圧に接続する場合、データ線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回して接続することが望ましい。例えば、ゲート線に沿って引き回した場合には、上述したように、上部第一遮光膜２７の電位の影響によりゲート信号の遅延が生じ、表示領域全体が鮮明に品質良く表示することができなくなるおそれが強くなるためである。
【００６７】
このように、上記の本発明の上部第一遮光膜２７を接続すれば、半導体膜２４の上部を２重の遮光構造を有するように形成しただけではなく、新たに設けた上部第一遮光膜２７の電気的接続を最適化することができ、より効果的に遮光することができると共に、表示品質を左右するＴＦＴ特性を安定化することが可能となる。
【００６８】
【発明の効果】
本発明の液晶表示装置では、半導体膜の上方に、活性層となるチャネル領域とＬＤＤ領域とを覆う直上の上部第１遮光膜と、ソース電極及びドレイン電極の上方に設けられた上部第２遮光膜とによる２重の遮光構造を有しているので、上部第２遮光膜を回り込んだ光（回折光）が上部第１遮光膜によって遮光することができるので、上部第１遮光膜を有しない従来構造の液晶表示装置に比較して遮光効果を高くすることができる。
【００６９】
また、この上部第１遮光膜を、ソース電極及びドレイン電極の双方またはそのいずれかに接続するか、または、外部電圧に接続することによって、表示品質を左右するＴＦＴ特性を安定化することができる。
【００７０】
このような上部第１遮光膜及び上部第２遮光膜の２重の遮光構造を有することによって、遮光膜幅を必要以上に大きく設けることなく効果的に入射光を遮光して、開口率を向上することができるので、小型で高精細な液晶表示装置を提供することが可能である。
【図面の簡単な説明】
【図１】本発明に関する半導体装置のチャネル方向に沿う断面図である。
【図２】（ａ）〜（ｅ）は、それぞれ、本発明の液晶表示装置に関する半導体装置を製造する方法を工程毎に説明する断面図である。
【図３】（ａ）〜（ｃ）は、それぞれ、その半導体装置を製造する方法を工程毎に説明する断面図である。
【図４】本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。
【図５】図４に示す半導体装置の活性領域（チャネル領域）へ入射される入射光量を、本発明の構成の半導体装置と従来の構成の半導体装置とを比較して示すグラフである。
【図６】上部第一遮光膜が、下層の半導体膜のソース領域あるいはドレイン領域に接続された場合の断面図である。
【図７】上部第一遮光膜が外部電圧に接続された場合の断面図である。
【図８】上部第一遮光膜を、駆動回路（周辺ドライバ）を駆動させるための外部電圧に接続した場合における、上部第一遮光膜の電圧と画素欠陥個数との関係を調べた結果を示す図である。
【図９】従来の液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図である。
【符号の説明】
２０ 半導体装置
２１ 透明基板
２２ 下部遮光膜
２３ 絶縁膜
２４ 半導体膜
２５ ゲート絶縁膜
２６ ゲート電極
２７ 上部第一遮光膜
２８ 層間絶縁膜
３０ ソース電極
３１ ドレイン電極
３２ 窒化膜
３３ 酸化膜
３４ 上部第二遮光膜
Claims (9)
- 透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板を一方の基板とする液晶表示装置において、
該アクティブマトリクス基板は、透明基板上に形成され、薄膜トランジスタのソース領域及びチャネル領域及びドレイン領域及びＬＤＤ領域となる所定の島状の半導体膜と、該半導体薄膜と該透明基板との間に、該透明基板の下方から該半導体膜に光が照射されることを防止するように形成された下部遮光膜と、薄膜トランジスタの活性層となる該半導体膜のチャネル領域及びＬＤＤ領域上の直上に設けられ、上方からの光の照射を防止する上部第１遮光膜と、該半導体膜のソース領域及びドレイン領域にそれぞれ電気的に接続されるソース電極及びドレイン電極上に配置され、該ソース電極及びドレイン電極の形状に対応して設けられた上部第２遮光膜と、を備えたことを特徴とする液晶表示装置。 - 前記上部第１遮光膜は、ポリシリコン薄膜により形成される、請求項１に記載の液晶表示装置。
- 前記上部第１遮光膜は、薄膜トランジスタの活性層となる半導体膜のチャネル領域の上方を取り囲むように配置されている、請求項１に記載の液晶表示装置。
- 前記上部第１遮光膜は、前記半導体膜のソース領域及びドレイン領域の双方またはいずれか一方に電気的に接続されている、請求項２に記載の液晶表示装置。
- 前記上部第１遮光膜は、前記半導体装置の外部に設置された外部電圧に電気的に接続され、該上部第１遮光膜の電位は該外部電圧の電位に固定される、請求項２に記載の液晶表示装置。
- 前記上部第１遮光膜は、前記外部電圧のｈｉｇｈ電圧に電位が固定されている、請求項５に記載の液晶表示装置。
- 前記上部第１遮光膜は、マトリクス状に配置された画素電極間に引き回されて前記外部電圧に接続されている、請求項５に記載の液晶表示装置。
- 請求項１〜７のいずれかに記載の液晶表示装置を製造する方法であって、
透明基板上に下部遮光膜を形成する工程と、
該下部遮光膜が形成された透明基板の上方に、島状の半導体膜を形成する工程と、
該半導体膜に不純物を注入して、ソース領域及びドレイン領域及びチャネル領域及びＬＤＤ領域を形成する工程と、
該半導体膜の活性層となるチャネル領域とＬＤＤ領域とに光が照射されることを防止する上部第１遮光膜を形成する工程と、
該半導体膜のソース領域及びドレイン領域に電気的に接続するソース電極及びドレイン電極を形成する工程と、
該ソース電極及びドレイン電極の上方に、該ソース電極及びドレイン電極の形状に対応した上部第２遮光膜を形成する工程と、
を包含することを特徴とする液晶表示装置の製造方法。 - 前記各工程におけるプロセス最高温度は、９００〜１２００℃の範囲である、請求項８に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002206697A JP2004053630A (ja) | 2002-07-16 | 2002-07-16 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002206697A JP2004053630A (ja) | 2002-07-16 | 2002-07-16 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004053630A true JP2004053630A (ja) | 2004-02-19 |
Family
ID=31931355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002206697A Pending JP2004053630A (ja) | 2002-07-16 | 2002-07-16 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004053630A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| JP2007201073A (ja) * | 2006-01-25 | 2007-08-09 | Epson Imaging Devices Corp | 半導体装置 |
| JP2009063955A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2013182144A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| KR20140020602A (ko) * | 2012-08-10 | 2014-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20190088934A (ko) * | 2019-07-17 | 2019-07-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682829A (ja) * | 1992-09-07 | 1994-03-25 | Sharp Corp | アクティブマトリクス基板 |
| JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| JP2002124679A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Epson Corp | 電気光学装置 |
| JP2002236460A (ja) * | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに投射型表示装置 |
-
2002
- 2002-07-16 JP JP2002206697A patent/JP2004053630A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682829A (ja) * | 1992-09-07 | 1994-03-25 | Sharp Corp | アクティブマトリクス基板 |
| JP2000267131A (ja) * | 1999-03-12 | 2000-09-29 | Seiko Epson Corp | 電気光学装置及びその製造方法 |
| JP2002124679A (ja) * | 2000-10-13 | 2002-04-26 | Seiko Epson Corp | 電気光学装置 |
| JP2002236460A (ja) * | 2001-02-08 | 2002-08-23 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに投射型表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007188936A (ja) * | 2006-01-11 | 2007-07-26 | Epson Imaging Devices Corp | 表示装置 |
| US8174633B2 (en) | 2006-01-11 | 2012-05-08 | Sony Corporation | Display device |
| JP2007201073A (ja) * | 2006-01-25 | 2007-08-09 | Epson Imaging Devices Corp | 半導体装置 |
| JP2009063955A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2013182144A (ja) * | 2012-03-02 | 2013-09-12 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| KR20140020602A (ko) * | 2012-08-10 | 2014-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR102002858B1 (ko) * | 2012-08-10 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20190088934A (ko) * | 2019-07-17 | 2019-07-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR102105005B1 (ko) | 2019-07-17 | 2020-04-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927809B2 (en) | Active matrix substrate and display device | |
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| JP3788387B2 (ja) | 電気光学装置および電気光学装置の製造方法 | |
| JP2004235557A (ja) | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 | |
| JP4233307B2 (ja) | アクティブマトリクス基板および表示装置 | |
| JPH0990425A (ja) | 表示装置 | |
| US20050073620A1 (en) | Active matrix substrate and display device having the same | |
| US7777230B2 (en) | Display device | |
| KR101189147B1 (ko) | 액정표시장치와 그 제조방법 | |
| TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
| JP2004053630A (ja) | 液晶表示装置及びその製造方法 | |
| JP2001265253A (ja) | 電気光学装置 | |
| JP4148239B2 (ja) | 液晶表示パネル | |
| JP2004170656A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10161151A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP4132937B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3767696B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP4434262B2 (ja) | 液晶表示パネル | |
| JP2004012726A (ja) | 表示装置およびその製造方法 | |
| JP3973891B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2004179450A (ja) | 半導体装置およびその製造方法 | |
| KR20010030253A (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2003229573A (ja) | 半導体装置およびその製造方法 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3850296B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080317 |